CN111258919B - 储存设备及其操作方法 - Google Patents

储存设备及其操作方法 Download PDF

Info

Publication number
CN111258919B
CN111258919B CN201910826386.4A CN201910826386A CN111258919B CN 111258919 B CN111258919 B CN 111258919B CN 201910826386 A CN201910826386 A CN 201910826386A CN 111258919 B CN111258919 B CN 111258919B
Authority
CN
China
Prior art keywords
special
special information
memory
memory device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910826386.4A
Other languages
English (en)
Other versions
CN111258919A (zh
Inventor
成镇溶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111258919A publication Critical patent/CN111258919A/zh
Application granted granted Critical
Publication of CN111258919B publication Critical patent/CN111258919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种储存设备及其操作方法。具有提高的启动速度的存储器件包括：存储单元阵列，其包括多个存储块；以及控制逻辑，其被配置为将存储块设置为用于储存特殊信息的特殊块和用于储存用户数据的用户块中的一者，并且被配置为响应于来自存储器控制器的命令来将数据储存在存储块中，其中控制逻辑包括：控制信号发生器，其被配置为响应于由存储器控制器提供的特殊信息读取命令，来产生用于读取储存在所述多个存储块之中的至少两个特殊块中的多条特殊信息的特殊信息读取信号；特殊信息合并器，其被配置为响应于所述特殊信息读取信号来读取所述多条特殊信息；以及特殊信息储存器，其被配置为将读取的所述多条特殊信息储存为合并的特殊信息。

Description

储存设备及其操作方法
相关申请的交叉引用
本申请要求于2018年12月3日提交的申请号为10-2018-0153558的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开总体而言涉及电子设备，并且更具体地涉及储存设备及其操作方法。
背景技术
储存设备在诸如计算机或智能电话的主机设备的控制下储存数据。储存设备可以包括用于储存数据的存储器件和用于控制该存储器件的存储器控制器。存储器件被分类为易失性存储器件和非易失性存储器件。
易失性存储器件是仅在被供电时储存数据、然后在供电中断时所储存的数据消失的存储器件。易失性存储器件可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易性存储器件是即使在供电中断时数据也不会消失的存储器件。非易失性存储器件可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、快闪存储器等等。
发明内容
实施例提供了一种具有提高的启动速度的储存设备及其操作方法。
根据本公开的一个方面，提供了一种存储器件，其包括：存储单元阵列，该存储单元阵列包括多个存储块；以及控制逻辑，其被配置为将存储块设置为用于储存特殊信息的特殊块和用于储存用户数据的用户块中的一者，并且被配置为响应于来自存储器控制器的命令将数据储存在存储块中，其中，控制逻辑包括：控制信号发生器，其被配置为响应于由存储器控制器提供的特殊信息读取命令来产生用于读取储存在多个存储块之中的至少两个特殊块中的多条特殊信息的特殊信息读取信号；特殊信息合并器，其被配置为响应于特殊信息读取信号来读取多条特殊信息；以及特殊信息储存器，其被配置为将读取的多条特殊信息储存为合并的特殊信息。
根据本公开的另一方面，提供了一种用于控制包括多个存储块的存储器件的存储器控制器，该存储器控制器包括：特殊信息读取控制器，其被配置为产生用于读取储存在多个存储块之中的至少两个特殊块中的多条特殊信息的特殊信息读取命令，以及将特殊信息读取命令提供给存储器件；以及特殊块设置器，其被配置为控制存储器件来将根据特殊信息读取命令而从存储器件获取的合并的特殊信息储存在一个主块中，以及控制存储器件来将所述一个主块设置为新的特殊块，其中，根据特殊信息读取命令，在存储器件中将对存储器件进行初始化所需的多条特殊信息储存为合并的特殊信息。
根据本公开的又一方面，提供了一种用于操作存储器控制器的方法，所述存储器控制器用于控制包括多个存储块的存储器件，该方法包括：产生用于读取储存在多个存储块之中的至少两个特殊块中的多条特殊信息的特殊信息读取命令，向存储器件提供特殊信息读取命令，根据特殊信息读取命令来从存储器件获取合并的特殊信息，向存储器件提供用于将合并的特殊信息储存在一个主块中的编程命令，以及向存储器件提供用于将所述一个主块设置为新的特殊块的特殊块设置命令，其中，根据特殊信息读取命令，在存储器件中将对存储器件进行初始化所需的多条特殊信息储存为合并的特殊信息。
根据本公开的又一方面，提供了一种储存设备，其包括：存储器件，该存储器件包括多个存储块；以及存储器控制器，其被配置为向存储器件提供用于读取储存在多个存储块之中的至少两个特殊块中的多条特殊信息的特殊信息读取命令，以及向存储器件提供用于将根据特殊信息读取命令而从存储器件获取的合并的特殊信息储存在一个主块中编程命令，其中，所述存储器件被配置为：响应于特殊信息读取命令，读取储存在所述至少两个特殊块中的数据，将读取的数据之中的使用多比特位检查方案检测到的多条特殊信息储存为合并的特殊信息，并且将合并的特殊信息提供给存储器控制器，以及其中，需要所述多条特殊信息来对存储器件进行初始化。
根据本公开的又一方面，提供了一种用于操作存储器件的方法，该方法包括：将分别储存在存储器件所包括的第一特殊块和第二特殊块中的第一特殊信息和第二特殊信息进行合并；将合并的特殊信息储存在存储器件所包括的空闲主块中，然后将所述空闲主块设置为特殊块；以及从第一特殊块和第二特殊块中擦除第一特殊信息和第二特殊信息，然后将第一特殊块和第二特殊块设置为主块，其中，第一特殊信息和第二特殊信息以彼此不同的访问方案被储存在第一特殊块和第二特殊块中。
附图说明
现在将在下文中参考附图更全面地描述示例实施例；然而，示例实施例可以以不同的形式来实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将示例实施例的范围完全传达给本领域技术人员。
在附图中，为了清楚地说明，可能会夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。相同的附图标记始终指代相同的元件。
图1是示出根据本公开的实施例的储存设备的示图。
图2是示出图1中所示的存储器件的结构的示图。
图3是示出图2中所示的存储单元阵列的实施例的示图。
图4是示出图3中所示的存储块之中的任何一个存储块的电路图。
图5是示出图3中所示的存储块之中的一个存储块的另一实施例的电路图。
图6是示出根据本公开的实施例的存储器件的结构和操作的示图。
图7是示出根据本公开的实施例的存储器控制器和存储器件的操作的电路图。
图8是示出图7中所示的读取信号处理电路的示图。
图9是示出特殊块合并操作的示图。
图10是示出在特殊块合并之前和之后存储器件的启动操作的示图。
图11是示出存储器控制器的操作的流程图。
图12是示出存储器件的操作的流程图。
图13是示出图1中所示的存储器控制器的另一实施例的示图。
图14是示出根据本公开的实施例的应用了储存设备的存储卡系统的框图。
图15是示例性地示出根据本公开的实施例的应用了储存设备的固态驱动器(SSD)系统的框图。
图16是示出根据本公开的实施例的应用了储存设备的用户系统的框图。
具体实施方式
这里公开的具体结构或功能描述仅仅是为了描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式来实现，并且不能被解释为限于这里阐述的实施例。
根据本公开的概念的实施例可以进行各种修改并且具有各种形状。因此，在附图中示出实施例并且旨在在本文中详细描述实施例。然而，根据本公开的概念的实施例不应被解释为限于特定的公开，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代物。
虽然诸如“第一”和“第二”的术语可以被用于描述各种组件，但是这样的组件不应被理解为限于上述术语。上述术语仅用于使一个组件与另一个组件区分开。例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，并且同样地第二组件可以被称为第一组件。
应当理解，当一个元件被称为与另一个元件“连接”或“耦接”时，它可以直接连接或耦接到其他元件，或者也可以存在居间元件。相反，当一个元件被称为与另一个元件“直接连接”或“直接耦接”时，不存在居间元件。同时，可以类似地解释描述诸如“在...之间”、“紧接在...之间”或“与...相邻”以及“与...直接相邻”之类的、组件之间的关系的其他表达。
本申请中使用的术语仅仅用于描述特定实施例，并且不意图限制本公开。除非上下文中另有明确指示，否则本公开中的单数形式也旨在包括复数形式。将进一步理解，诸如“包括”或“具有”等的术语旨在指示在说明书中公开的特征、数字、操作、动作、组件、部件或其组合的存在，并且并非旨在排除可能存在或可能添加一个或多个其他特征、数字、操作、动作、组件、部件或其组合的可能性。
本文中使用的所有术语(包括技术术语或科学术语)，就没有被不同地定义而言，具有本公开所属领域的技术人员通常理解的含义。应该理解，术语具有如字典中限定的定义，以使得术语具有与相关技术的上下文一致的含义。就本申请中没有被明确地定义而言，不应该以理想或过于正式的方式来理解术语。
在描述那些实施例的过程中，将省略对本公开所属领域所公知的、并且与本公开不直接相关的技术的描述。这旨在通过省略不必要的描述来更清楚地公开本公开的主旨。
在下文中，将参考附图详细地描述本公开的示例性实施例，以使得本领域技术人员能够容易地实现本公开的技术精神。
图1是示出根据本公开的实施例的储存设备50的示图。
参照图1，储存设备50可以包括存储器件100和用于控制存储器件100的操作的存储器控制器200。
储存设备50可以是在主机300的控制下用于储存数据的设备，所述主机300诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏控制台、电视、平板电脑、或车载信息娱乐系统。
根据作为与主机300的通信方案的主机接口，储存设备50可以被制造为各种类型的储存设备中的任何一种。例如，可以利用各种类型的储存设备中的任何一种来实现储存设备50，所述各种类型的储存设备诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、尺寸减小的多媒体卡(RS-MMC)和微型多媒体卡(micro-MMC)类型的多媒体卡、安全数字(SD)、迷你安全数字(mini-SD)和微型安全数字(micro-SD)类型的安全数字(SD)卡、通用存储总线(USB)储存设备、通用快闪储存(UFS)设备、个人计算机存储卡国际协会(PCMCIA)卡类型的储存设备、外围组件互连(PCI)卡类型的储存设备、PCI-Express(PCI-e或PCIe)卡类型的储存设备、紧凑型闪存(CF)卡、智能媒体卡和记忆棒。
储存设备50可以被制造为各种种类的封装类型中的任何一种。例如，储存设备50可以被制造为如下各种种类的封装类型中的任何一种，所述各种种类的封装类型诸如封装上封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)。
存储器件100可以储存数据。存储器件100在存储器控制器200的控制下操作。存储器件100可以包括存储单元阵列，该存储单元阵列包括用于储存数据的多个存储单元。存储单元阵列可以包括多个存储块。每个存储块可以包括多个存储单元。一个存储块可以包括多个页。在一个实施例中，页可以是用于将数据储存在存储器件100中或者读取储存在存储器件100中的数据的单位。存储块可以是用于擦除数据的单位。在一个实施例中，存储器件100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND型快闪存储器、垂直NAND型快闪存储器、NOR型快闪存储器、电阻型随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，描述了存储器件100是NAND型快闪存储器的情况。
存储器件100从存储器控制器200接收命令和地址，并访问存储单元阵列中的通过地址而选择的区域。也就是说，存储器件100可以在通过地址而选择的区域上执行与命令相对应的操作。例如，存储器件100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器件100可以将数据编程在通过地址而选择的区域中。在读取操作中，存储器件100可以从通过地址而选择的区域读取数据。在擦除操作中，存储器件100可以擦除储存在通过地址而选择的区域中的数据。
在一个实施例中，存储器件100可以包括控制信号发生器131、特殊信息合并器132和特殊信息储存器133。在一个实施例中，存储器件100还可以包括一个或多个特殊块以及一个或多个主块，将参考图6来描述它们。
控制信号发生器131可以响应于由存储器控制器200提供的特殊信息读取命令，产生特殊信息读取信号，并将所产生的特殊信息读取信号提供给特殊信息合并器132。
控制信号发生器131可以响应于特殊信息读取命令，产生特殊信息输出信号，并将所产生的特殊信息输出信号提供给特殊信息储存器133。特殊信息读取命令可以是用于请求将储存在特殊信息储存器133中的数据提供给存储器控制器200的命令。
存储器件100内的特殊块可以是用于储存特殊信息的存储块，所述特殊信息是对存储器件100进行初始化所需的信息。例如，特殊信息可以包括坏块信息、列修复信息和逻辑信息中的至少一者。坏块信息可以表示存储器件100中所包括的多个存储块之中的初始的坏的存储块。列修复信息可以表示存储单元阵列的坏的列。逻辑信息可以表示作为存储器件100的操作所需的条件的编程偏压、读取偏压、擦除偏压等等。
特殊信息合并器132可以响应于从控制信号发生器131接收的特殊信息读取信号，来顺序地读取储存在至少两个特殊块中的数据。具体地，特殊信息合并器132可以响应于特殊信息读取信号，来读取储存在至少两个特殊块之中的任何一个特殊块中的数据比特位。特殊信息合并器132可以使用多比特位检查方案来检测从所述一个特殊块读取的数据比特位之中的表示特殊信息的数据比特位。表示特殊信息的数据比特位中的每个数据比特位可以是以预设次数被重复地储存在一个特殊块中的。多比特位检查方案可以是如下的方案：从所述一个特殊块读取数据比特位，并且从读取结果来检测被重复了参考次数的相同数据模式，作为表示特殊信息的数据比特位。特殊信息合并器132可以将从至少两个特殊块检测到的表示特殊信息的数据比特位储存在特殊信息储存器133中。结果，表示合并的特殊信息的数据比特位可以被储存在特殊信息储存器133中。
特殊信息储存器133可以包括用于储存表示特殊信息的数据比特位的锁存电路。在一个实施例中，特殊信息储存器133可以储存由特殊信息合并器132使用多比特位检查方案检测到的表示特殊信息的数据比特位。特殊信息储存器133可以响应于特殊信息输出信号来将所储存的表示特殊信息的数据比特位提供给存储器控制器200。
存储器控制器200可以控制储存设备50的整体操作。
当向储存设备50供电时，存储器控制器200可以运行固件(FW)。当存储器件100是快闪存储器件时，存储器控制器200可以运行FW，诸如用于控制主机300与存储器件100之间的通信的闪存转换层(FTL)。
在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换为物理块地址(PBA)，该物理块地址(PBA)表示存储器件100中所包括的存储单元的地址，数据要被储存在其中。
存储器控制器200可以响应于来自主机300的请求来控制存储器件100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器件100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器件100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器件100提供擦除命令和PBA。
在一个实施例中，存储器控制器200可以与来自主机300的请求无关地、自主地产生编程命令、地址和数据，并且将编程命令、地址和数据传送到存储器件100。例如，存储器控制器200可以将命令、地址和数据提供给存储器件100以执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在一个实施例中，存储器控制器200可以控制至少两个存储器件100。存储器控制器200可以根据交织方案来控制存储器件，以便改善操作性能。交织方案可以是允许至少两个存储器件100的操作部分彼此重叠的操作方案。
在一个实施例中，存储器控制器200可以包括特殊块管理器210。
特殊块管理器210可以向控制信号发生器131提供特殊信息读取命令。特殊信息读取命令可以是用于请求将储存在特殊信息储存器133中的数据提供给特殊块管理器210的命令。
储存在特殊信息储存器133中的数据可以是通过如下而获得的数据：读取储存在至少两个特殊块中的数据、并且将所读取的数据之中的使用多比特位检查方案检测到的表示特殊信息的数据进行合并。在一个实施例中，特殊块管理器210可以获取通过将存储器件100响应于特殊信息读取命令而读取的、储存在至少两个特殊块中的特殊信息进行合并而获得的特殊信息。具体地，特殊块管理器210可以将特殊信息读取命令提供给存储器件100，并且存储器件100可以响应于特殊信息读取命令来将储存在特殊信息储存器133中的特殊信息提供给存储器控制器200。
特殊块管理器210可以向存储器件100提供用于将合并的特殊信息储存在一个主块中的编程命令。所述一个主块可以是被配置为储存用户数据的存储块。
特殊块管理器210可以向存储器件100提供擦除命令，所述擦除命令用于擦除响应于特殊信息读取命令而读取了其中的数据的至少两个特殊块。
特殊块管理器210可以将储存有合并的特殊信息的所述一个主块设置为新的特殊块。特殊块管理器210可以将被擦除的特殊块设置为主块。具体地，特殊块管理器210可以向存储器件100提供特殊块设置命令，所述特殊块设置命令用于将存储块设置为特殊块、或者将特殊块设置为主块。
特殊块管理器210可以向存储器件100提供块合并命令，以便合并储存在特殊块中的特殊信息，并将合并的特殊信息储存在一个特殊块中。块合并命令可以包括特殊信息读取命令、编程命令、擦除命令、特殊块设置命令等。
在一个实施例中，块合并命令可以包括设置参数命令，其用于改变储存在特殊信息储存器133中的合并的特殊信息的值。因此，特殊块管理器210可以使用设置参数命令来改变储存在特殊信息储存器133中的合并的特殊信息的值。特殊块管理器210可以使用块合并命令来将储存在特殊信息储存器133中的被改变的特殊信息储存在一个主块中，并将该一个主块设置为特殊块。
主机300可以使用各种通信方式中的至少一种来与储存设备50通信，所述各种通信方式诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间互连(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI express(PCIe)、非易失性存储器express(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储模块(DIMM)、注册式DIMM(RDIMM)和负载减少的DIMM(LRDIMM)。
图2是示出图1中所示的存储器件的结构的示图。
参照图2，存储器件100可以包括存储单元阵列100、外围电路120和控制逻辑130。
存储单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz经由行线RL耦接到地址解码器121。多个存储块BLK1至BLKz经由位线BL1至BLm耦接到读取/写入电路123。多个存储块BLK1至BLKz中的每一个包括多个存储单元。
在一个实施例中，多个存储单元可以是非易失性存储单元。在多个存储单元之中，耦接到同一字线的存储单元可以被定义为一个页。也就是说，存储单元阵列110可以包括多个页。根据本公开的实施例，存储单元阵列110中包括的多个存储块BLK1至BLKz中的每一个可以包括多个虚设单元。一个或多个虚设单元可以串联耦接在漏极选择晶体管与存储单元之间，以及串联耦接在源极选择晶体管与存储单元之间。
存储器件100的存储单元中的每一个可以是用于储存一个数据比特位的单级单元(SLC)、用于储存两个数据比特位的多级单元(MLC)、用于储存三个数据比特位的三级单元(TLC)、或者用于储存四个数据比特位的四级单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读取/写入电路123、数据输入/输出电路124和感测电路125。
外围电路120驱动存储单元阵列110。例如，外围电路120可以驱动存储单元阵列110来执行编程操作、读取操作和擦除操作。
地址解码器121经由行线RL耦接到存储单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例，字线可以包括正常字线和虚设字线。根据本公开的实施例，行线RL还可以包括管道选择线。
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可以对所接收的地址ADDR中的块地址进行解码。地址解码器121根据被解码的块地址来选择存储块BLK1至BLKz之中的至少一个存储块。地址解码器121可以对所接收的地址ADDR中的行地址RADD进行解码。地址解码器121可以根据被解码的行地址RADD，通过将从电压发生器122提供的电压施加到字线WL来选择所选存储块的至少一个字线WL。
在编程操作中，地址解码器121可以将编程电压施加到所选字线，并且将通过电压施加到未选择的字线，所述通过电压具有低于编程电压的电平。在编程验证操作中，地址解码器121可以将验证电压施加到所选字线，并且将验证通过电压施加到未选择的字线，所述验证通过电压具有高于验证电压的电平。
在读取操作中，地址解码器121可以将读取电压施加到所选字线，并且将读取通过电压施加到未选择的字线，所述读取通过电压具有高于读取电压的电平。
根据本公开的实施例，以存储块为单位来执行存储器件100的擦除操作。在擦除操作中，输入到存储器件100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码，并根据被解码的块地址来选择一个存储块。在擦除操作中，地址解码器121可以将接地电压施加到与所选存储块耦接的字线。
根据本公开的实施例，地址解码器121可以对传送至其的地址ADDR中的列地址进行解码。被解码的列地址可以被传送到读取/写入电路123。在一个示例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压发生器122可以通过使用供应给存储器件100的外部电源电压来产生多个电压。电压发生器122在控制逻辑130的控制下操作。
在一个实施例中，电压发生器122可以通过调节外部电源电压来产生内部电源电压。由电压发生器122产生的内部电源电压被用作存储器件100的工作电压。
在一个实施例中，电压发生器122可以通过使用外部电源电压或内部电源电压来产生多个工作电压Vop。电压发生器122可以被配置为产生存储器件100所需的各种电压。例如，电压发生器122可以产生多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
为了产生具有各种电压电平的多个工作电压Vop，电压发生器122可以包括用于接收内部电源电压的多个泵送电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵送电容器来产生多个工作电压Vop。
可以通过地址解码器121来将多个产生的电压Vop供应给存储单元阵列110。
读取/写入电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm经由相应的第一位线BL1至第m位线BLm耦接到存储单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124进行数据DATA的通信。在编程操作中，第一页缓冲器PB1至第m页缓冲器PBm经由数据输入/输出电路124和数据线DL来接收要被储存的数据DATA。
在编程操作中，当将编程脉冲施加到所选字线时，第一页缓冲器PB1至第m页缓冲器PBm可以经由位线BL1至BLm将经由数据输入/输出电路124接收的数据DATA传送到所选存储单元。根据所传送的数据DATA，所选存储单元中的存储单元被编程。与施加编程允许电压(例如，接地电压)所经由的位线耦接的存储单元可以具有增加的阈值电压。与施加编程禁止电压(例如，电源电压)所经由的位线耦接的存储单元的阈值电压可以被保持。在编程验证操作中，第一页缓冲器PB1至第m页缓冲器PBm经由位线BL1至BLm从所选存储单元来读取被储存在所选存储单元中的数据DATA。
在读取操作中，读取/写入电路123可以经由位线BL从所选页的存储单元来读取数据DATA，并将所读取的数据DATA储存在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作中，读取/写入电路123可以将位线BL浮置。在一个实施例中，读取/写入电路123可以包括列选择电路。
数据输入/输出电路124经由数据线DL耦接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作中，数据输入/输出电路124可以从外部控制器(未示出)接收要被储存的数据DATA。在读取操作中，数据输入/输出电路124将从读取/写入电路123中所包括的第一页缓冲器PB1至第m页缓冲器PBm传送的数据输出到外部控制器。
在读取操作或验证操作中，感测电路125可以响应于由控制逻辑130产生的允许比特位VRYBIT信号来产生参考电流，并且通过将从读取/写入电路123接收到的感测电压VPB与由参考电流产生的参考电压进行比较，来向控制逻辑130输出通过信号或失败信号。
控制逻辑130可以耦接到地址解码器121、电压发生器122、读取/写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器件100的整体操作。控制逻辑130可以响应于从外部设备传送的命令CMD而操作。
控制逻辑130可以通过响应于命令CMD和地址ADDR产生若干信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR来产生操作信号OPSIG、行地址RADD、读取/写入电路控制信号PBSIGNALS和允许比特位VRYBIT。控制逻辑130可以将操作信号OPSIG输出到电压发生器122，将行地址RADD输出到地址解码器121，将读取/写入电路控制信号PBSIGNALS输出到读取/写入电路123，并将允许比特位VRYBIT输出到感测电路125。此外，控制逻辑130可以响应于由感测电路125输出的通过或失败信号PASS/FAIL来确定验证操作是否已通过或失败。
在一个实施例中，控制逻辑130可以包括控制信号发生器131、特殊信息合并器132和特殊信息储存器133。
控制信号发生器131可以响应于由存储器控制器200提供的特殊信息读取命令，来产生特殊信息读取信号、并将所产生的特殊信息读取信号提供给特殊信息合并器132。特殊信息读取信号可以是这样的信号，其用于读取储存在至少两个特殊块中的多条特殊信息、并且请求将读取数据之中的使用多比特位检查方案检测到的特殊信息提供给特殊信息储存器133。控制信号发生器131可以产生特殊信息输出信号，并将所产生的特殊信息输出信号提供给特殊信息储存器133。特殊信息输出信号可以是用于请求将储存在特殊信息储存器133中的数据提供给存储器控制器200的信号。
特殊信息合并器132可以响应于特殊信息读取信号，来顺序地读取储存在存储单元阵列110中所包括的多个存储块之中的至少两个特殊块中的数据。具体地，特殊信息合并器132可以从读取/写入电路123顺序地接收通过读取储存在至少两个特殊块之中的任何一个特殊块中的数据比特位而获得的结果。
特殊信息合并器132可以使用多比特位检查方案从读取结果来检测表示特殊信息的数据比特位。表示特殊信息的数据比特位中的每个数据比特位可以是以预设次数被重复地储存在一个特殊块中的。多比特位检查方案可以是如下的方案：从所述一个特殊块读取数据比特位，并且从读取结果来检测被重复了参考次数的相同数据模式，作为表示特殊信息的数据比特位。
特殊信息储存器133可以储存由特殊信息合并器132使用多比特位检查方案检测到的表示特殊信息的数据比特位。特殊信息储存器133可以响应于从控制信号发生器131接收的特殊信息输出信号，来将储存在其中的数据提供给存储器控制器200。储存在特殊信息储存器133中的数据可以是通过将从至少两个特殊块读取的数据之中的、使用多比特位检查方案检测到的表示特殊信息的数据进行合并而获得的数据。
图3是示出图2中所示的存储单元阵列的实施例的示图。
参照图3，存储单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块可以具有三维结构。每个存储块可以包括在衬底(未示出)上层叠的多个存储单元。多个存储单元可以沿+X、+Y和+Z方向布置。将参考图4和图5更详细地描述每个存储块的结构。
图4是示出图3中所示的存储块BLK1至BLKz之中的任何一个存储块BLKa的电路图。
参照图4，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以被形成为“U”形。在存储块BLKa中，m个单元串沿行方向(即+X方向)布置。图4示出沿列方向(即+Y方向)布置的两个单元串。然而，这是为了便于描述，并且应当理解，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储单元MC1至MCn可以具有彼此类似的结构。在一个实施例中，选择晶体管SST和DST以及存储单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷储存层和阻挡绝缘层。在一个实施例中，可以在每个单元串中设置用于提供沟道层的柱。在一个实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷储存层和阻挡绝缘层中的至少一者的柱。
每个单元串的源极选择晶体管SST被耦接在公共源极线CSL与存储单元MC1至MCp之间。
在一个实施例中，布置在同一行上的单元串的源极选择晶体管与沿行方向延伸的源极选择线耦接，并且布置在不同行上的单元串的源极选择晶体管与不同的源极选择线耦接。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管与第一源极选择线SSL1耦接。第二行上的单元串CS21至CS2m的源极选择晶体管与第二源极选择线SSL2耦接。
在另一个实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以被共同耦接到一个源极选择线。
每个单元串的第一存储单元MC1至第n存储单元MCn被耦接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储单元MC1至第n存储单元MCn可以被划分为第一存储单元MC1至第p存储单元MCp以及第(p+1)存储单元MCp+1至第n存储单元MCn。第一存储单元MC1至第p存储单元MCp沿+Z方向的相反方向顺序地布置，并且被串联耦接在源极选择晶体管SST与管道晶体管PT之间。第(p+1)存储单元MCp+1至第n存储单元MCn沿+Z方向顺序地布置，并且被串联耦接在管道晶体管PT与漏极选择晶体管DST之间。第一存储单元MC1至第p存储单元MCp以及第(p+1)存储单元MCp+1至第n存储单元MCn经由管道晶体管PT耦接。每个单元串的第一存储单元MC1至第n存储单元MCn的栅电极被分别耦接到第一字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极被耦接到管道线PL。
每个单元串的漏极选择晶体管DST被耦接在对应的位线与存储单元MCp+1至MCn之间。沿行方向布置的单元串与沿行方向延伸的漏极选择线耦接。第一行上的单元串CS11至CS1m的漏极选择晶体管被耦接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管被耦接到第二漏极选择线DSL2。
沿列方向布置的单元串被耦接到沿列方向延伸的位线。在图4中，第一列上的单元串CS11和CS21被耦接到第一位线BL1。第m列上的单元串CS1m和CS2m被耦接到第m位线BLm。
沿行方向布置的单元串中的耦接到同一字线的存储单元构成一个页。例如，第一行上的单元串CS11至CS1m中的耦接到第一字线WL1的存储单元构成一个页。第二行上的单元串CS21到CS2m中的耦接到第一字线WL1的存储单元构成另一个页。当漏极选择线DSL1和DSL2中的任何一个被选择时，可以选择沿一个行方向布置的单元串。当字线WL1至WLn中的任何一个被选择时，可以在所选单元串中选择一个页。
在另一个实施例中，可以设置偶数位线和奇数位线，而不是设置第一位线BL1至第m位线BLm。另外，沿行方向布置的单元串CS11至CS1m或CS21至CS2m之中的偶数编号的单元串可以分别被耦接到偶数位线，并且沿行方向布置的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可以分别被耦接到奇数位线。
在一个实施例中，第一存储单元MC1至第n存储单元MCn中的至少一个可以被用作虚设存储单元。例如，可以设置至少一个虚设存储单元来减小源极选择晶体管SST与存储单元MC1至MCp之间的电场。可选地，可以设置至少一个虚设存储单元来减小漏极选择晶体管DST与存储单元MCp+1至MCn之间的电场。当虚设存储单元的数量增加时，存储块BLKa的操作的可靠性得到提高。另一方面，存储块BLKa的尺寸增加。当虚设存储单元的数量减少时，存储块BLKa的尺寸减小。另一方面，存储块BLKa的操作的可靠性可能被劣化。
为了有效地控制至少一个虚设存储单元，虚设存储单元可以具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可以对所有虚设存储单元或一些虚设存储单元执行编程操作。当在该编程操作被执行之后执行擦除操作时，虚设存储单元的阈值电压控制施加到与相应虚设存储单元耦接的虚设字线的电压，使得虚设存储单元可以具有所需的阈值电压。
图5是示出图3中所示的存储块BLK1至BLKz之中的一个存储块的另一个实施例BLKb的电路图。
参照图5，存储块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn、以及至少一个漏极选择晶体管DST，它们被层叠在位于存储块BLKb下方的衬底(未示出)上。
每个单元串的源极选择晶体管SST被耦接在公共源极线CSL与存储单元MC1至MCn之间。布置在同一行上的单元串的源极选择晶体管被耦接到同一源极选择线。布置在第一行上的单元串CS11'至CS1m'的源极选择晶体管被耦接到第一源极选择线SSL1。布置在第二行上的单元串CS21'至CS2m'的源极选择晶体管被耦接到第二源极选择线SSL2。在另一个实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以被共同耦接到一个源极选择线。
每个单元串的第一存储单元MC1至第n存储单元MCn被串联耦接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储单元MC1至第n存储单元MCn的栅电极被分别耦接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST被耦接在对应的位线与存储单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管被耦接到沿行方向延伸的漏极选择线。第一行上的单元串CS11'至CS1m'的漏极选择晶体管被耦接到第一漏极选择线DSL1。第二行上的单元串CS21'至CS2m'的漏极选择晶体管被耦接到第二漏极选择线DSL2。
因此，图5的存储块BLKb具有与图4的存储块BLKa相类似的电路，除了从图5中的每个单元串中除去了管道晶体管PT之外。
在另一个实施例中，可以设置偶数位线和奇数位线，而不是设置第一位线BL1至第m位线BLm。另外，沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号的单元串可以分别被耦接到偶数位线，并且沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号的单元串可以分别被耦接到奇数位线。
在一个实施例中，第一存储单元MC1至第n存储单元MCn中的至少一个可以被用作虚设存储单元。例如，可以设置至少一个虚设存储单元来减小源极选择晶体管SST与存储单元MC1至MCp之间的电场。可选地，可以设置至少一个虚设存储单元来减小漏极选择晶体管DST与存储单元MCp+1至MCn之间的电场。当虚设存储单元的数量增加时，存储块BLKb的操作的可靠性得到提高。另一方面，存储块BLKb的尺寸增加。当虚设存储单元的数量减少时，存储块BLKb的尺寸减小。另一方面，存储块BLKb的操作的可靠性可能被劣化。
为了有效地控制至少一个虚设存储单元，虚设存储单元可以具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可以对所有虚设存储单元或一些虚设存储单元执行编程操作。当在该编程操作被执行之后执行擦除操作时，虚设存储单元的阈值电压控制施加到与相应虚设存储单元耦接的虚设字线的电压，使得虚设存储单元可以具有所需的阈值电压。
图6是示出根据本公开的实施例的、参考图2描述的存储器件100的结构和操作的示图。
参照图6中的框图(a)，存储器件100可以执行读取储存在特殊块中的特殊信息的操作。
存储器件100可以包括第零平面Plane 0和第一平面Plane 1。第零平面Plane 0可以包括第零特殊块SP_BLK_00a和第一特殊块SP_BLK_01a。第一平面Plane 1可以包括第零特殊块SP_BLK_10a和第一特殊块SP_BLK_11a。
每个平面可以包括第一主块Main_BLK_1至第n主块Main_BLK_n(n是1或更大的自然数)。第零平面Plane 0可以包括第零特殊块SP_BLK_00a和第一特殊块SP_BLK_01a。主块可以是用于储存用户数据的存储块。特殊块可以是用于储存对存储器件进行初始化所需的特殊信息的存储块。存储器件中所包括的平面的数量、以及平面中所包括的特殊块和主块的数量不限于该实施例。
通过读取储存在特殊块中的特殊信息而获得的结果可以经由与每个平面耦接的页缓冲器Page Buffer而输出到多比特位检查电路。页缓冲器Page Buffer和多比特位电路可以经由内部总线INT_BUS彼此耦接。
多比特位检查电路可以使用多比特位检查方案从提供给其的读取结果来检测表示特殊信息的数据比特位。表示特殊信息的数据比特位中的每个数据比特位可以是以预设次数被重复地储存在至少两个特殊块之中的任何一个特殊块中的。多比特位检查电路可以将所检测到的表示特殊信息的数据比特位储存在特殊信息储存器中。特殊信息储存器可以包括用于储存数据的锁存电路。
存储器控制器200可以通过使用储存在特殊信息储存器中的特殊信息来控制存储器件100的操作。存储器控制器200可以经由输入/输出焊盘IO PAD来向存储器件100提供设置参数命令。存储器件100可以响应于该设置参数命令来改变储存在特殊信息储存器中的特殊信息。输入/输出焊盘IO PAD和特殊信息储存器可以经由控制总线CNTL_BUS彼此耦接。
参照图6中的框图(b)，存储器件100可以响应于由存储器控制器200提供的块合并命令来执行将储存在特殊块中的特殊信息进行合并的操作。
例如，通过读取储存在特殊块中的特殊信息而获得的结果可以经由耦接到页缓冲器Page Buffer的内部总线INT_BUS而被提供作为读取信号处理电路的输入。读取信号处理电路可以将通过读取特殊信息而获得的输入结果提供作为多比特位检查电路的输入M_IN。
多比特位检查电路可以使用多比特位检查方案，从提供给其的读取结果来检测表示特殊信息的数据比特位。多比特位检查电路可以将表示特殊信息的数据比特位提供作为读取信号处理电路的输入。
读取信号处理电路可以响应于特殊信息读取信号SP_EN，来将从多比特位检查电路提供的数据比特位储存在特殊信息储存器中。也就是说，多比特位检查电路的输出M_OUT可以被提供作为特殊信息储存器的输入REG_IN。特殊信息读取信号SP_EN可以是由存储器件响应于特殊信息读取命令而产生的内部信号。
以这种方式，储存在至少两个特殊块中的特殊信息可以被合并，并且合并的特殊信息可以被储存在特殊信息储存器中。存储器件100可以在存储器控制器200的控制下，将储存在特殊信息储存器中的所述合并的特殊信息储存在一个主块中。所述合并的特殊信息可以是通过将从至少两个特殊块读取的数据之中的、按多比特位检查方法检测到的特殊信息进行合并而获得的信息。
在一个实施例中，可以在存储器控制器200的控制下，经由控制总线CNTL_BUS，将储存在特殊信息储存器中的所述合并的特殊信息作为特殊信息储存器的输出，传送到输入/输出焊盘IO PAD。传送到输入/输出焊盘IO PAD的所述合并的特殊信息可以被提供给存储器控制器200。在另一个实施例中，可以在存储器控制器200的控制下，经由内部总线INT_BUS，将储存在特殊信息储存器中的所述合并的特殊信息作为特殊信息储存器的输出，传送到与存储单元阵列耦接的页缓冲器Page Buffer。
存储器件100可以在存储器控制器200的控制下将一个主块设定为特殊块。存储器件100可以在存储器控制器200的控制下擦除读取了其中的数据的至少两个特殊块。存储器件100可以在存储器控制器200的控制下将被擦除的特殊块设置为主块。
在将从特殊块读取的特殊信息进行合并的操作完成之后，主块可以储存合并的特殊信息，然后可以将主块设置为新的特殊块。具体地，特殊块SP_BLK_00b可以是用来储存从被储存在特殊块SP_BLK_00a和SP_BLK_01a中的特殊信息合并的特殊信息、然后设置为特殊块SP_BLK_00b的主块。特殊块SP_BLK_10b可以是用来储存从被储存在特殊块SP_BLK_10a和SP_BLK_11a中的特殊信息合并的特殊信息、然后设置为特殊块SP_BLK_10b的主块。
因此，在存储器件100中，特殊块的数量减少，并且因此可以减少用以读取储存在特殊块中的特殊信息所需的时间。在存储器件100中，用于储存用户数据的主块的数量可以增加。
图7是示出根据本公开的实施例的、存储器控制器200和存储器件100的操作的电路图。
参照图7，存储器件100可以包括控制信号发生器131、特殊信息合并器132和特殊信息储存器133。
控制信号发生器131从存储器控制器200中的特殊块管理器210的特殊信息读取控制器211接收特殊信息读取命令。当特殊信息读取命令被输入时，控制信号发生器131可以产生特殊信息读取信号，并将所产生的特殊信息读取信号提供给特殊信息合并器132。
控制信号发生器131可以响应于特殊信息读取命令，来产生特殊信息输出信号、并将所产生的特殊信息输出信号提供给特殊信息储存器133。特殊信息读取命令可以是用于请求将储存在特殊信息储存器133中的合并的特殊信息提供给存储器控制器200的命令。
特殊信息合并器132可以包括读取信号处理电路132a和多比特位检查电路132b。读取信号处理电路132a可以响应于由控制信号发生器131提供的特殊信息读取信号，来顺序地读取储存在至少两个特殊块中的数据。储存在至少两个特殊块中的数据可以是表示多条特殊信息的数据。
例如，读取信号处理电路132a可以从读取/写入电路123顺序地接收通过读取储存在至少两个特殊块中的数据而获得的结果。读取信号处理电路132a可以向多比特位检查电路132b提供通过读取储存在特殊块中的数据比特位而获得的结果。
多比特位检查电路132可以使用多比特位检查方案，从提供给其的读取结果来检测表示特殊信息的数据比特位。表示特殊信息的数据比特位中的每个数据比特位可以是以预设次数被重复地储存在至少两个特殊块之中的任何一个特殊块中的。例如，多比特位检查电路132b可以从读取结果来检测被重复了参考次数或更多次数的相同数据比特位，作为表示特殊信息的数据比特位。多比特位检查电路132b可以将所检测到的表示特殊信息的数据比特位提供给读取信号处理电路132a。读取信号处理电路132a可以将从多比特位检查电路132b提供的数据比特位储存到特殊信息储存器133。
特殊信息储存器133可以包括用于储存数据的锁存电路。特殊信息储存器133可以储存由读取信号处理电路132a提供的、表示特殊信息的数据比特位。在一个实施例中，特殊信息储存器133可以储存合并的特殊信息。所述合并的特殊信息可以是通过将从至少两个特殊块读取的数据之中的、使用多比特位检查方法检测到的特殊信息进行合并而获得的信息。
在另一个实施例中，可以在存储器控制器200中的特殊块管理器210的特殊块设置器212的控制下，经由内部总线INT_BUS，将储存在特殊信息储存器133中的合并的特殊信息作为特殊信息储存器133的输出，传送到与参考图2描述的存储单元阵列耦接的读取/写入电路。
特殊块管理器210可以包括特殊信息读取控制器211和特殊块设置器212。
具体地，特殊信息读取控制器211可以向控制信号发生器131提供特殊信息读取命令。特殊信息读取命令可以是用于请求将储存在特殊信息储存器133中的合并的特殊信息提供给特殊块管理器210的命令。
特殊块设置器212可以向特殊信息储存器133提供用于将根据特殊信息读取命令而获取的合并的特殊信息储存在一个主块中的编程命令。所述一个主块可以是用于储存用户数据的存储块。特殊块设置器212可以向存储器件100提供针对响应于特殊信息读取命令而读取了储存在其中的数据的至少两个特殊块的擦除命令。
特殊块设置器212可以使用设置参数命令来改变储存在特殊信息储存器133中的特殊信息的值。特殊块设置器212可以使用块合并命令来将储存在特殊信息储存器133中的被改变的特殊信息储存在一个主块中。
特殊块设置器212可以将储存特殊块信息的主块设置为新的特殊块。特殊块设置器212可以将被擦除的特殊块设置为主块。具体地，特殊块设置器212可以将主块设置为特殊块，或者向存储器件100提供用于将被擦除的特殊块设置为主块的特殊块设置命令。
图8是示出图7中所示的读取信号处理电路132a的示图。
参照图8，描述了存储器件包括第一特殊块和第二特殊块的情况。
可以响应于从存储器控制器输入的特殊信息读取命令，来顺序地执行第一特殊块和第二特殊块的读取操作。
首先，读取信号处理电路132a可以接收从参考图7描述的控制信号发生器131输入的特殊信息读取信号SP_EN。读取信号处理电路132a可以接收数据读取结果，该数据读取结果是通过从参考图7描述的读取/写入电路123来读取储存在第一特殊块中的数据而获得的结果。当特殊信息读取信号SP_EN处于高状态时，读取信号处理电路132a可以提供数据读取结果作为参考图6描述的多比特位检查电路132b的输入M_IN。
随后，多比特位检查电路132b可以使用多比特位检查方案来检测数据读取结果中包括的特殊信息。例如，多比特位检查电路132b可以从数据读取结果来检测被重复了参考次数或更多次数的相同数据比特位，作为表示特殊信息的数据比特位。由多比特位检查电路132b检测到的特殊信息可以是多比特位检查电路132b的输出M_OUT。
读取信号处理电路132a可以从多比特位检查电路132b接收多比特位检查电路132b的输出M_OUT。读取信号处理电路132a可以提供多比特位检查电路132b的输出M_OUT作为参考图7描述的特殊信息储存器133的输入REG_IN。
随后，当储存在第二特殊块中的数据被读取时，读取信号处理电路132a可以接收数据读取结果，该数据读取结果是通过读取储存在第二特殊块中的数据而获得的结果。当特殊信息读取信号SP_EN处于高状态时，读取信号处理电路132a可以提供数据读取结果作为多比特位检查电路132b的输入M_IN。
随后，多比特位检查电路132b可以使用多比特位检查方案来检测数据读取结果中包括的特殊信息。由多比特位检查电路132b检测到的表示特殊信息的数据比特位可以是多比特位检查电路132b的输出M_OUT。
读取信号处理电路132a可以接收从多比特位检查电路132b输入的输出M_OUT。当特殊信息读取信号SP_EN处于高状态时，读取信号处理电路132a可以提供多比特位检查电路132b的输出M_OUT作为特殊信息储存器133的输入REG_IN。
通过上述过程，储存在第一特殊块和第二特殊块中的特殊信息可以被储存在特殊信息储存器133中。
当特殊信息读取信号SP_EN处于低状态时，读取信号处理电路132a可以将通过读取/写入电路123读取储存在特殊块中的数据而获得的结果提供作为特殊信息储存器133的输入REG_IN，而不经过多比特位检查电路132b。
图9是示出特殊块合并操作的示图。
参照图9，存储器件可以包括第零平面Plane 0和第一平面Plane 1。每个平面可以包括至少一个特殊块和用于用户数据的多个主块。特殊块可以是用于储存对存储器件进行初始化所需的特殊信息的存储块。平面中所包括的特殊块和主块的数量不限于该实施例。
在特殊块合并操作之前的存储器件的第零平面Plane 0可以包括两个特殊块SP_BLK_00a和SP_BLK_01a。在特殊块合并操作之前的存储器件的第一平面Plane 1可以包括两个特殊块SP_BLK_10a和SP_BLK_11a。第零平面Plane 0和第一平面Plane 1中的每一个可以包括第一主块Main_BLK_1至第n主块Main_BLK_n(n是1或更大的自然数)。
存储器件中所包括的每个特殊块可以储存特殊信息。例如，特殊信息可以包括坏块信息、列修复信息和逻辑信息中的至少一者。坏块信息可以表示存储器件100中所包括的多个存储块之中的初始的坏的存储块。列修复信息可以表示存储单元阵列的坏的列。逻辑信息可以表示作为存储器件的操作所需的条件的编程偏压、读取偏压、擦除偏压等等。特殊信息可以是在封装测试步骤和晶圆测试步骤中的每一个步骤中获取的信息。
在一个实施例中，特殊块SP_BLK_00a可以储存在封装测试步骤中获取的坏块信息。特殊块SP_BLK_01a可以储存在晶圆测试步骤中获取的坏块信息。特殊块SP_BLK_10a可以储存在封装测试步骤中获取的列修复信息。特殊块SP_BLK_11a可以储存在晶圆测试步骤中获取的列修复信息。
当执行根据本公开的实施例的特殊块合并操作时，可以将储存在至少两个特殊块中的数据进行合并，并将其储存在一个特殊块中。也就是说，储存在至少两个特殊块中的数据可以被储存在一个主块中，并且该主块可以被设置为新的特殊块。至少两个先前的特殊块可以被擦除，并且可以将被擦除的特殊块设置为要储存用户数据的主块。
在封装测试步骤中获取的坏块信息(其被储存在特殊块SP_BLK_00a中)和在晶圆测试步骤中获取的坏块信息(其被储存在特殊块SP_BLK_01a中)可以被合并、并且被储存在新的特殊块SP_BLK_00b中。以这种方式，在封装测试步骤中获取的列修复信息(其被储存在特殊块SP_BLK_10a中)和在晶圆测试步骤中获取的列修复信息(其被储存在特殊块SP_BLK_11a中)可以被合并、并且被储存在新的特殊块SP_BLK_10b中。
当执行根据本公开的实施例的特殊块合并操作时，储存在至少两个特殊块中的数据可以被合并、且被储存在一个特殊块中。因此，在存储器件的启动操作中，仅读取一个合并的特殊块，而不读取储存在多个特殊块中的数据，并且因此，可以提高启动操作或复位操作的速度。
在特殊块合并操作之后的存储器件的第零平面Plane 0可以包括一个特殊块SP_BLK_00b。在特殊块合并操作之后的存储器件的第一平面Plane 1可以包括一个特殊块SP_BLK_10b。除了第一主块至第n主块之外，第零平面Plane 0和第一平面Plane 1中的每一个可以包括第零主块Main_BLK_0。因此，特殊块合并操作之后的存储器件可以额外地获得用于储存用户数据的主块。
图10是示出在特殊块合并之前和之后存储器件的启动操作的示图。
参照图10，存储器控制器可以经由DQ#焊盘提供用于控制存储器件的命令、以及在存储器件的命令操作中所请求的数据和地址。
存储器控制器可以经由RB#焊盘来确定存储器件对应于活动状态(忙碌)或非活动状态(就绪)中的哪一个。活动状态可以是存储器件执行与由存储器控制器提供的命令相对应的操作的状态。非活动状态可以是存储器件不执行任何操作的状态。当RB#焊盘的信号表示逻辑值“高”时，存储器件可以处于非活动状态。当RB#焊盘的信号表示逻辑值“低”时，存储器件可以处于活动状态。
存储器控制器可以在存储器件的启动操作中经由DQ#焊盘向存储器件提供用于对存储器件进行初始化的复位命令FFh。存储器件可以响应于复位命令FFh来读取储存在特殊块中的特殊信息。特殊信息可以是对存储器件进行初始化所需的信息。
在图10中，时序图(a)示出了在特殊块合并之前、存储器件的启动操作。时序图(a)示出了参考图6描述的存储器件(a)的启动操作。
在第一时间t_a1，存储器控制器可以将复位命令FFh提供给存储器件(a)。RB#焊盘的信号表示逻辑值“高”，存储器件(a)处于非活动状态。
在第二时间t_a2，存储器件(a)可以响应于复位命令FFh来开始读取储存在特殊块中的特殊信息的操作。具体地，可以读取存储器件(a)中所包括的四个特殊块SP_BLK_00a、SP_BLK_01a、SP_BLK_10a和SP_BLK_11a中的每一个。RB#焊盘的信号从逻辑值“高”变为逻辑值“低”。也就是说，存储器件(a)从非活动状态变为活动状态。
在第三时间t_a3，存储器件(a)可以完成读取储存在特殊块中的特殊信息的操作。RB#焊盘的信号从逻辑值“低”变为逻辑值“高”。存储器件(a)从活动状态变为非活动状态。
用以读取储存在存储器件(a)的特殊块中的特殊信息所需的时间tR1可以是第二时间t_a2与第三时间t_a3之间的时间差。
在图10中，时序图(b)示出了在特殊块合并之后、存储器件的启动操作。时序图(b)示出了参考图6描述的存储器件(b)的启动操作。
在第一时间t_b1，存储器控制器可以向存储器件提供块合并命令xx1h至xxnh(n是1或更大的自然数)。RB#焊盘的信号表示逻辑值“高”，存储器件(b)处于非活动状态。块合并命令xx1h至xxnh可以包括特殊信息读取命令、编程命令、擦除命令、特殊块设置命令和设置参数命令。
存储器控制器可以向存储器件(b)提供特殊信息读取命令。特殊信息读取命令可以是这样的命令，其被单独定义成请求通过读取储存在至少两个特殊块中的数据而获得的结果。在一个实施例中，特殊信息读取命令可以是这样的命令，其用于请求读取储存在至少两个特殊块中的数据、然后将该数据储存在参考图7描述的特殊信息储存器133中。
存储器控制器可以获取由存储器件(b)响应于特殊信息读取命令来读取的、储存在至少两个特殊块中的特殊信息。具体地，存储器控制器可以获取储存在特殊信息储存器133中的合并的特殊信息。
存储器控制器可以使用设置参数命令来改变储存在特殊信息储存器133中的特殊信息的值。
存储器控制器可以向存储器件(b)提供用于将所获取的特殊信息储存在一个存储块中的编程命令。存储器件(b)可以响应于编程命令来将存储器控制器所获取的特殊信息储存在一个存储块中。
存储器控制器可以向存储器件(b)提供擦除命令，所述擦除命令用于擦除由存储器件(b)读取了其中的数据的至少两个特殊块。存储器件(b)可以响应于擦除命令来擦除所述至少两个特殊块。
存储器控制器可以向存储器件(b)提供特殊块设置命令，所述特殊块设置命令用于将储存所获取的特殊信息的存储块设置为新的特殊块。存储器控制器可以向存储器件(b)提供用于将至少两个被擦除的特殊块设置为主块的、单独的特殊块设置命令。主块可以是用于储存用户数据的存储块。
第二时间t_b2可以是响应于在第一时间t_b1提供给存储器件(b)的块合并命令(CMD)、在存储器件(b)的特殊块合并操作被完成之后的时间。具体地，特殊块SP_BLK_00b可以以储存在特殊块SP_BLK_00a和SP_BLK_01a中的特殊信息被合并的形式来储存特殊信息。特殊块SP_BLK_10b可以以储存在特殊块SP_BLK_10a和SP_BLK_11a中的特殊信息被合并的形式来储存特殊信息。
在第二时间t_b2，存储器控制器可以向存储器件(b)提供复位命令FFh。
在第三时间t_b3，存储器件(b)可以响应于复位命令FFh来开始读取储存在特殊块中的合并的特殊信息的操作。具体地，可以读取存储器件(b)中所包括的两个特殊块SP_BLK_00b和SP_BLK_10b中的每一个。RB#焊盘的信号从逻辑值“高”变为逻辑值“低”，存储器件(b)处于活动状态。
在第四时间t_b4，存储器件(b)可以完成读取储存在特殊块中的合并的特殊信息的操作。
用以读取储存在特殊块中的合并的特殊信息所需的时间tR2可以是第三时间t_b3与第四时间t_b4之间的时间差。
与存储器件(a)相比，用以读取存储器件(b)的特殊信息所需的时间可以被减少tR1与tR2之间的差。换句话说，在存储器件的启动操作中，仅读取一个合并的特殊块，而不读取储存在多个特殊块中的数据，以使得可以提高启动操作或复位操作的速度。因此，用以执行启动操作或复位操作所需的时间可以被减少如下的值：即用以读取储存在多个特殊块中的特殊信息所需的时间tR1与用以读取储存在合并的特殊块中的特殊信息所需的时间tR2之间的差。
图11是示出存储器控制器的操作的流程图。
参照图11，在步骤S1101中，存储器控制器可以向存储器件提供特殊信息读取命令。特殊信息读取命令可以是用于请求读取储存在至少两个特殊块中的数据、然后将该数据储存在特殊信息储存器中的命令。
在步骤S1103中，存储器控制器可以读取储存在特殊信息储存器中的合并的特殊信息。所述合并的特殊信息可以是通过将响应于特殊信息读取命令而读取的、储存在至少两个特殊块中的特殊信息进行合并而获得的信息。
在步骤S1105中，存储器控制器可以将所读取的所述合并的特殊信息储存在用于储存用户数据的主块中，并将该主块设置为新的特殊块。存储器控制器可以向存储器件提供用于将所读取的所述合并的特殊信息储存在主块中的编程命令。
在步骤S1107中，在将具有响应于特殊信息读取命令而被读取的数据的至少两个特殊块擦除之后，可以将被擦除的特殊块设置为主块。
图12是示出存储器件的操作的流程图。
参照图12，在步骤S1201中，存储器件可以从存储器控制器接收特殊信息读取命令。存储器件可以响应于特殊信息读取命令来顺序地读取储存在至少两个特殊块中的、表示特殊信息的数据比特位。
在步骤S1203中，存储器件可以使用多比特位检查方案来检测读取的数据比特位之中的表示特殊信息的数据比特位。
在步骤S1205中，存储器件可以将所检测到的表示特殊信息的数据比特位储存在特殊信息储存器中。储存在至少两个特殊块中的表示特殊信息的数据比特位可以被合并、并储存在特殊信息储存器中。
在步骤S1207中，存储器件可以经由数据输入/输出电路将储存在特殊信息储存器中的数据输出到存储器控制器。储存在特殊信息储存器中的数据可以是通过将从至少两个特殊块读取的数据之中的、使用多比特位检查方案检测到的表示特殊信息的数据进行合并而获得的数据。
图13是示出图1中所示的存储器控制器的另一个实施例的示图。
参照图13，存储器控制器1000与主机和存储器件耦接。存储器控制器1000被配置为响应于从主机接收的请求来访问存储器件。例如，存储器控制器1000被配置为控制存储器件的读取、编程、擦除和后台操作。存储器控制器1000被配置为提供存储器件和主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器件的固件。
存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以被配置为提供存储器控制器1000的组件之间的信道。
处理器1010可以控制存储器控制器1000的整体操作，并执行逻辑运算。处理器1010可以经由主机接口1040与外部主机通信，并且经由存储器接口1060与存储器件通信。此外，处理器1010可以经由缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为工作存储器、高速缓冲存储器或缓冲存储器，来控制储存设备的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以将由主机提供的逻辑块地址(LBA)经由FTL转换为物理块地址(PBA)。FTL可以使用映射表接收LBA以转换成PBA。根据映射单元，存在FTL的几种地址映射方法。代表性的地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为对从主机接收的数据进行随机化。例如，处理器1010可以使用随机化种子对从主机接收的数据进行随机化。经随机化的数据被提供作为要被储存在存储器件中的数据，以被编程在存储单元阵列中。
在读取操作中，处理器1010被配置为对从存储器件接收的数据进行去随机化。例如，处理器1010可以使用去随机化种子来对从存储器件接收到的数据进行去随机化。可以将经去随机化的数据输出到主机。
在一个实施例中，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可以被用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以储存由处理器1010执行的代码和命令。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行ECC操作。ECC电路1030可以对要经由存储器接口1060写入在存储器件中的数据执行ECC编码。可以经由存储器接口1060将经ECC编码的数据传送到存储器件。ECC电路1030可以对经由存储器接口1060从存储器件接收的数据执行ECC解码。在一个示例中，ECC电路1030可以作为存储器接口1060的组件而被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信方式中的至少一种与主机通信，所述各种通信方式诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间互连(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI express(PCIe)、非易失性存储器express(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式储存模块(DIMM)、注册式DIMM(RDIMM)和负载减少的DIMM(LRDIMM)。
缓冲器控制电路1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器件通信。存储器接口1060可以经由信道与存储器件进行命令、地址和数据的通信。
在一个示例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
在一个示例中，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中提供的非易失性存储器件(例如，只读存储器(ROM))来加载代码。在另一个示例中，处理器1010可以经由存储器接口1060来从存储器件加载代码。
在一个示例中，存储器控制器1000的总线1070可以划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000中传输数据，并且控制总线可以被配置为在存储器控制器1000中传输诸如命令和地址的控制信息。数据总线和控制总线彼此分开，并且可以不相互干扰或影响。数据总线可以被耦接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以被耦接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图14是示出根据本公开的实施例的应用了储存设备的存储卡系统的框图。
参照图14，存储卡系统2000包括存储器控制器2100、存储器件和连接器2300。
存储器控制器2100被耦接到存储器件2200。存储器控制器2100被配置为访问存储器件2200。例如，存储器控制器2100被配置为控制存储器件2200的读取、写入、擦除和后台操作。存储器控制器2100被配置为提供存储器件2200和主机之间的接口。存储器控制器2100被配置为用于控制存储器件2200的驱动器固件。存储器控制器2100可以与参考图1描述的存储器控制器200相同地实施。
在一个示例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以经由连接器2300与外部设备通信。存储器控制器2100可以根据特定的通信协议与外部设备(例如，主机)通信。在一个示例中，存储器控制器2100可以经由各种通信协议中的至少一种与外部设备通信，所述各种通信协议诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动器电子(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe。
在一个示例中，存储器件2200可以用各种非易失性存储器件来实现，所述非易失性存储器件诸如电可擦除可编程ROM(EPROM)、NAND型快闪存储器、NOR型快闪存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁阻RAM(STT-MRAM)。
存储器控制器2100和存储器件2200可以被集成到单个半导体器件中，以构成存储卡。例如，存储器控制器2100和存储器件2200可以构成如下的存储卡，诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD、microSD和SDHC)、以及通用闪存存储(UFS)。
图15是示例性地示出根据本公开的实施例的应用了储存设备的固态驱动器(SSD)系统的框图。
参照图15，SSD系统3000包括主机3100和SSD 3200。SSD 3200经由信号连接器3001与主机3100交换信号SIG，并经由电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个快闪存储器3221至322n、辅助电源3230和缓冲存储器3240。
在一个实施例中，SSD控制器3210可以用作参考图1描述的存储器控制器200。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个快闪存储器3221至322n。在一个示例中，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是通过以下接口中的至少一种来定义的信号，所述接口诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动器电子(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe。
辅助电源3230经由电源连接器3002耦接到主机3100。当来自主机3100的电力供应不平稳时，辅助电源3230可以提供SSD 3200的电力。在一个示例中，辅助电源3230可以位于SSD 3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且向SSD3200提供辅助电力。
缓冲存储器3240操作为SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时储存从主机3100接收的数据、或从多个快闪存储器3221至322n接收的数据，或者临时储存快闪存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括易失性存储器(诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM)或非易失性存储器(诸如FRAM、ReRAM、STT-MRAM和PRAM)。
图16是示出根据本公开的实施例的应用了储存设备的用户系统的框图。
参照图16，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000所包括的组件、操作系统(OS)、用户程序等。在一个示例中，应用处理器4100可以包括用于控制用户系统4000所包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(SoC)。
存储器模块4200可以操作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括易失性随机存取存储器(诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM)或非易失性随机存取存储器(诸如PRAM、ReRAM、MRAM和FRAM)。在一个示例中，应用处理器4100和存储器模块4200可以通过基于封装上封装(PoP)来封装而被提供为一个半导体封装体。
网络模块4300可以与外部设备通信。在一个示例中，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax(全球互通微波访问)、WLAN、UWB、蓝牙和Wi-Fi。在一个示例中，网络模块4300可以被包括在应用处理器4100中。
储存模块4400可以储存数据。例如，储存模块4400可以储存从应用处理器4100接收的数据。可选地，储存模块4400可以将储存在其中的数据传送到应用处理器4100。在一个示例中，储存模块4400可以用非易失性半导体存储器件来实现，所述非易失性半导体存储器件诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND型闪存、NOR型闪存或具有三维结构的NAND型闪存。在一个示例中，储存模块4400可以被提供为可移除式驱动器，诸如用户系统4000的存储卡或外部驱动器。
在一个示例中，储存模块4400可以包括多个非易失性存储器件，并且所述多个非易失性存储器件可以与参考图1描述的存储器件相同地操作。储存模块4400可以与参考图1描述的储存设备50相同地操作。
用户接口4500可以包括用于将数据或命令输入到应用处理器4100、或者将数据输出到外部设备的接口。在一个示例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸板、触摸屏、触摸垫、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和电动机。
根据本公开，可以提供一种具有提高的启动速度的储存设备及其操作方法。
虽然已经参考本公开的某些示例性实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离如由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上对其进行各种改变。因此，本公开的范围不应该限于上述示例性实施例，而是应该不仅由所附权利要求来确定，而且还应该由其等同物来确定。
在上述实施例中，可以选择性地执行所有步骤，或者可以省略步骤的一部分。在每个实施例中，步骤不一定按照所描述的顺序来执行，而是可以被重新布置。本说明书和附图中公开的实施例仅是便于理解本公开的示例，并且本公开不限于此。也就是说，对于本领域技术人员明显的是，可以基于本公开的技术范围来进行各种修改。
同时，已经在附图和说明书中描述了本公开的示例性实施例。尽管这里使用了特定术语，但这些术语仅用于描述本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内许多变化是可能的。对于本领域技术人员来说应该明显的是，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (21)

1.一种存储器件，包括：
存储单元阵列，其包括多个存储块；以及
控制逻辑，其被配置为：通过使用多比特位检查方案从至少两个特殊块读取关于设置所述存储器件的特殊信息，并且将合并的特殊信息储存在与所述至少两个特殊块不同的存储块中，
其中，所述控制逻辑包括：
控制信号发生器，其被配置为响应于由存储器控制器提供的特殊信息读取命令来产生特殊信息读取信号，所述特殊信息读取信号用于读取多条所述特殊信息；
特殊信息合并器，其被配置为响应于所述特殊信息读取信号来读取所述多条所述特殊信息；以及
特殊信息储存器，其被配置为将读取的所述多条特殊信息储存为所述合并的特殊信息。
2.如权利要求1所述的存储器件，其中，所述控制信号发生器还响应于所述特殊信息读取命令来向所述特殊信息储存器提供特殊信息输出信号，所述特殊信息输出信号用于请求将所述合并的特殊信息提供给所述存储器控制器。
3.如权利要求1所述的存储器件，
其中，所述控制逻辑响应于来自所述存储器控制器的命令，将所述合并的特殊信息储存在所述多个存储块之中的与所述至少两个特殊块不同的存储块中，并且将所述至少两个特殊块设置为用户块。
4.如权利要求1所述的存储器件，其中，所述特殊信息合并器通过读取储存在所述至少两个特殊块中的数据来读取所述多条特殊信息，并且检测读取的数据之中的表示所述多条特殊信息的数据。
5.如权利要求4所述的存储器件，其中，所述至少两个特殊块之中的任何一个特殊块以预设次数重复地储存表示所述多条特殊信息之中的至少一条特殊信息的每个数据比特位。
6.如权利要求5所述的存储器件，
其中，所述特殊信息合并器包括：
读取信号处理电路，其被配置为从所述一个特殊块来读取数据比特位；以及
多比特位检查电路，其被配置为使用所述多比特位检查方案来检测读取的数据比特位之中的表示所述至少一条特殊信息的数据比特位，以及
其中，所述特殊信息储存器储存检测到的数据比特位。
7.如权利要求6所述的存储器件，其中，所述多比特位检查电路检测读取的数据比特位之中的被重复了参考次数或更多次数的数据比特位。
8.如权利要求1所述的存储器件，其中，所述多条特殊信息是对所述存储器件进行初始化所需的信息。
9.如权利要求8所述的存储器件，其中，所述多条特殊信息包括表示所述存储器件的坏块的坏块信息、表示所述存储器件的坏列的列修复信息、以及表示所述存储器件的操作条件的逻辑信息中的至少一者。
10.一种用于控制包括多个存储块的存储器件的存储器控制器，所述存储器控制器包括：
特殊信息读取控制器，其被配置为：产生特殊信息读取命令，所述特殊信息读取命令用于使用多比特位检查方案来读取储存在所述多个存储块之中的至少两个特殊块中的关于设置所述存储器件的多条特殊信息，并且将所述特殊信息读取命令提供给所述存储器件；以及
特殊块设置器，其被配置为控制所述存储器件以将根据所述特殊信息读取命令而从所述存储器件获取的合并的特殊信息储存在与所述至少两个特殊块不同的一个主块中，并且控制所述存储器件以将所述一个主块设置为新的特殊块，
其中，根据所述特殊信息读取命令，在所述存储器件中将所述多条特殊信息用于对所述存储器件进行初始化并将其储存为所述合并的特殊信息。
11.如权利要求10所述的存储器控制器，其中，所述多条特殊信息包括表示所述存储器件的坏块的坏块信息、表示所述存储器件的坏列的列修复信息、以及表示所述存储器件的操作条件的逻辑信息中的至少一者。
12.如权利要求10所述的存储器控制器，其中，所述特殊块设置器向所述存储器件提供用于所述至少两个特殊块的擦除命令。
13.如权利要求12所述的存储器控制器，
其中，所述一个主块是所述多个存储块之中的被配置为储存用户数据的存储块，以及
其中，所述特殊块设置器将响应于所述擦除命令而擦除的所述至少两个特殊块设置为主块。
14.一种用于操作存储器控制器的方法，所述存储器控制器用于控制包括多个存储块的存储器件，所述方法包括：
产生特殊信息读取命令，所述特殊信息读取命令用于使用多比特位检查方案来读取储存在所述多个存储块之中的至少两个特殊块中的关于设置所述存储器件的多条特殊信息；
向所述存储器件提供所述特殊信息读取命令；
根据所述特殊信息读取命令来从所述存储器件获取合并的特殊信息；
向所述存储器件提供编程命令，所述编程命令用于将所述合并的特殊信息储存在与所述至少两个特殊块不同的一个主块中；以及
向所述存储器件提供特殊块设置命令，所述特殊块设置命令用于将所述一个主块设置为新的特殊块，
其中，根据所述特殊信息读取命令，在所述存储器件中将对所述存储器件进行初始化所需的所述多条特殊信息储存为所述合并的特殊信息。
15.如权利要求14所述的方法，
其中，所述一个主块是所述多个存储块之中的被配置为储存用户数据的存储块，以及
其中，所述多条特殊信息包括表示所述存储器件的坏块的坏块信息、表示所述存储器件的坏列的列修复信息、以及表示所述存储器件的操作条件的逻辑信息中的至少一者。
16.如权利要求15所述的方法，还包括：
向所述存储器件提供用于所述至少两个特殊块的擦除命令；以及
向所述存储器件提供所述特殊块设置命令，所述特殊块设置命令用于将所述至少两个特殊块设置为主块。
17.一种储存设备，包括：
存储器件，其包括多个存储块；以及
存储器控制器，其被配置为：向所述存储器件提供特殊信息读取命令，所述特殊信息读取命令用于使用多比特位检查方案来读取储存在所述多个存储块之中的至少两个特殊块中的关于设置所述存储器件的多条特殊信息；以及向所述存储器件提供编程命令，所述编程命令用于将根据所述特殊信息读取命令而从所述存储器件获取的合并的特殊信息储存在与所述至少两个特殊块不同的一个主块中，
其中，所述存储器件被配置为：响应于所述特殊信息读取命令，读取储存在所述至少两个特殊块中的数据，将读取的数据之中的使用所述多比特位检查方案检测到的所述多条特殊信息储存为所述合并的特殊信息，并且将所述合并的特殊信息提供给所述存储器控制器，以及
其中，所述多条特殊信息是对所述存储器件进行初始化所需的信息。
18.如权利要求17所述的储存设备，其中，所述至少两个特殊块之中的任何一个特殊块以预设次数重复地储存表示所述多条特殊信息之中的至少一条特殊信息的每个数据比特位。
19.如权利要求17所述的储存设备，
其中，所述存储器控制器向所述存储器件提供用于将所述一个主块设置为新的特殊块的特殊块设置命令，以及
其中，所述一个主块是所述多个存储块之中的被配置为储存用户数据的存储块。
20.如权利要求17所述的储存设备，其中，所述多条特殊信息包括表示所述存储器件的坏块的坏块信息、表示所述存储器件的坏列的列修复信息、以及表示所述存储器件的操作条件的逻辑信息中的至少一者。
21.一种存储器件的操作方法，所述方法包括：
使用多比特位检查方案来读取分别储存在第一特殊块和第二特殊块中的第一特殊信息和第二特殊信息；
将所述第一特殊信息和所述第二特殊信息合并为一种形式的合并的特殊信息；
将合并的特殊信息储存在所述存储器件所包括的空闲主块中，然后将所述空闲主块设置为特殊块；以及
从所述第一特殊块和所述第二特殊块中擦除所述第一特殊信息和所述第二特殊信息，然后将所述第一特殊块和所述第二特殊块设置为主块，
其中，所述第一特殊信息和所述第二特殊信息以彼此不同的访问方案被储存在所述第一特殊块和所述第二特殊块中。
CN201910826386.4A 2018-12-03 2019-09-03 储存设备及其操作方法 Active CN111258919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180153558A KR102698994B1 (ko) 2018-12-03 2018-12-03 저장 장치 및 그 동작 방법
KR10-2018-0153558 2018-12-03

Publications (2)

Publication Number Publication Date
CN111258919A CN111258919A (zh) 2020-06-09
CN111258919B true CN111258919B (zh) 2023-07-07

Family

ID=70849112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910826386.4A Active CN111258919B (zh) 2018-12-03 2019-09-03 储存设备及其操作方法

Country Status (3)

Country Link
US (1) US11194513B2 (zh)
KR (1) KR102698994B1 (zh)
CN (1) CN111258919B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726869B2 (en) 2019-08-20 2023-08-15 Micron Technology, Inc. Performing error control operation on memory component for garbage collection
US11281578B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Garbage collection in a memory sub-system during a low battery state
US11281392B2 (en) 2019-08-28 2022-03-22 Micron Technology, Inc. Garbage collection in a memory component using an adjusted parameter
CN111758130B (zh) 2020-05-19 2021-04-16 长江存储科技有限责任公司 3d nand闪存及其操作方法
CN112083887B (zh) * 2020-09-10 2023-09-15 深圳芯邦科技股份有限公司 一种数据处理方法及相关设备
KR20220050677A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
TWI763608B (zh) * 2021-11-02 2022-05-01 慧榮科技股份有限公司 資料儲存裝置及其損壞資料行的篩選方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133400A (zh) * 2005-07-29 2008-02-27 松下电器产业株式会社 存储器控制器，非易失性存储器，非易失性存储器系统，和非易失性存储器地址管理方法
CN101183313A (zh) * 2003-12-25 2008-05-21 松下电器产业株式会社 信息处理设备和用于该设备的rom图像生成设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4423559A1 (de) * 1993-11-09 1995-05-11 Hewlett Packard Co Datenverbindungsverfahren und Vorrichtung für Multiprozessor-Computersysteme mit gemeinsamem Speicher
US6289419B1 (en) * 1998-03-06 2001-09-11 Sharp Kabushiki Kaisha Consistency control device merging updated memory blocks
JP3614650B2 (ja) * 1998-03-20 2005-01-26 富士通株式会社 マルチプロセッサ制御方式及びこれに用いられるブート装置及びブート制御装置
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US20040177241A1 (en) * 2003-03-04 2004-09-09 Chih-Wei Chen Booting method that detects memory modes
KR100608602B1 (ko) * 2003-12-10 2006-08-03 삼성전자주식회사 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
JP4544901B2 (ja) * 2004-04-19 2010-09-15 株式会社日立製作所 記憶制御システム及びブート制御システム
TWI249670B (en) * 2004-04-29 2006-02-21 Mediatek Inc System and method capable of sequentially writing a flash memory
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
KR101015342B1 (ko) * 2008-02-15 2011-02-16 가부시끼가이샤 도시바 데이터 기억 시스템
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US8117397B2 (en) * 2008-12-16 2012-02-14 International Business Machines Corporation Victim cache line selection
CN101930404B (zh) * 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
JP2012099015A (ja) * 2010-11-04 2012-05-24 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置
KR20120119092A (ko) 2011-04-20 2012-10-30 삼성전자주식회사 반도체 메모리 시스템 및 이의 구동 방법
US8676866B2 (en) * 2012-03-19 2014-03-18 Sap Ag Computing canonical hierarchical schemas
US9424896B2 (en) * 2012-06-22 2016-08-23 Nxp B.V. Method and system for fast initialization of a memory unit
KR20140043560A (ko) * 2012-09-24 2014-04-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
TWI484337B (zh) * 2014-01-06 2015-05-11 威盛電子股份有限公司 記憶體晶片與資料保護方法
KR20150119547A (ko) * 2014-04-15 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR102261817B1 (ko) * 2014-12-15 2021-06-07 삼성전자주식회사 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법
KR20160111222A (ko) * 2015-03-16 2016-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 그것을 포함하는 컴퓨팅 시스템
TWI591640B (zh) * 2016-01-08 2017-07-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
KR102456490B1 (ko) * 2016-01-12 2022-10-20 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10649661B2 (en) * 2017-06-26 2020-05-12 Western Digital Technologies, Inc. Dynamically resizing logical storage blocks
CN108710472A (zh) * 2018-04-27 2018-10-26 北京大学深圳研究生院 用于存储单元内部的磨损均衡管理方法及分布式存储系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183313A (zh) * 2003-12-25 2008-05-21 松下电器产业株式会社 信息处理设备和用于该设备的rom图像生成设备
CN101133400A (zh) * 2005-07-29 2008-02-27 松下电器产业株式会社 存储器控制器，非易失性存储器，非易失性存储器系统，和非易失性存储器地址管理方法

Also Published As

Publication number Publication date
KR102698994B1 (ko) 2024-08-27
US11194513B2 (en) 2021-12-07
US20200174700A1 (en) 2020-06-04
CN111258919A (zh) 2020-06-09
KR20200066882A (ko) 2020-06-11

Similar Documents

Publication Publication Date Title
CN111258919B (zh) 储存设备及其操作方法
CN110780802B (zh) 存储器控制器及其操作方法
KR20190123544A (ko) 저장 장치 및 그 동작 방법
CN111208936B (zh) 存储装置及其操作方法
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20240118051A (ko) 저장 장치 및 그 동작 방법
US11372563B2 (en) Storage device and operating method thereof
CN110827873B (zh) 存储器控制器
US11688472B2 (en) Memory device for passing verify operation and operating method of the same
CN111258931A (zh) 存储器控制器及操作该存储器控制器的方法
US11404100B2 (en) Memory device and method of operating the same
CN110648698B (zh) 储存装置、存储器件及操作该存储器件的方法
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
CN114078524A (zh) 存储器装置和该存储器装置的操作方法
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
CN112017718A (zh) 存储装置及其操作方法
KR20190122130A (ko) 저장 장치 및 그 동작 방법
CN114089910B (zh) 储存装置及储存装置的操作方法
US11688464B2 (en) Storage device and method of operating the same
CN112732592B (zh) 存储器设备及其操作方法
CN111190535B (zh) 存储装置及其操作方法
KR20230012334A (ko) 메모리 장치 및 그 동작 방법
CN115206383A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant