CN111190535B - 存储装置及其操作方法 - Google Patents

Abstract

本文中提供的可以是存储装置及其操作方法。存储器控制器可以包括：电源施加计时器，其被配置为测量多个最终电源施加时间中的每一个，每个最终电源施加时间是存储器控制器在接通之后直到关断为止的向存储器控制器施加电源的时间段；以及命令阻断器，其被配置为根据通过累积多个最终电源施加时间获得的累积电源施加时间来禁用从主机输入到存储器控制器的命令之中的设定命令。

Description

存储装置及其操作方法

相关申请的交叉引用

本申请要求于2018年11月15日提交的韩国专利申请号10-2018-0141149的优先权，其全部内容通过引用并入本文。

技术领域

本公开的各种实施例一般地涉及电子装置，并且更具体地涉及存储装置和操作该存储装置的方法。

背景技术

存储装置在诸如计算机或智能电话的主机装置的控制下存储数据。存储装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。这种存储器装置可以是易失性存储器装置或非易失性存储器装置。

在易失性存储器装置中，仅在供电时才保留存储的数据；当电源中断时，存储的数据会丢失。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。

在非易失性存储器装置中，即使在供电中断时也保持存储的数据。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)以及闪存。

发明内容

本公开的各种实施例涉及具有改进的安全性的存储装置和操作该存储装置的方法。

本公开的实施例可以提供一种存储器控制器。该存储器控制器可以包括：电源施加计时器，被配置为测量多个最终电源施加时间中的每一个，每个最终电源施加时间是存储器控制器在接通之后直到关断为止的向存储器控制器施加电源的时间段；以及命令阻断器，被配置为根据通过累积多个最终电源施加时间而获得的累积电源施加时间来禁用从主机输入到存储器控制器的命令之中的设定命令。

本公开的实施例可以提供一种存储装置。该存储装置可以包括：存储器装置，被配置为存储关于累积电源施加时间的信息，累积电源施加时间是通过累积存储装置在接通之后直到关断为止的向存储装置施加电源的各个时段而获得的；以及存储器控制器，被配置为根据累积电源施加时间来禁用从主机输入到存储装置的命令之中的设定命令。

本公开的实施例可以提供一种操作存储装置的方法。该方法可以包括：测量最终电源施加时间，每个最终电源施加时间是存储装置在接通之后直到关断为止的向存储装置施加电源的时间段；存储关于通过累积测量的电源施加时间而获得的累积电源施加时间的信息；以及根据累积电源施加时间来禁用从主机输入到存储装置的命令之中的设定命令。

本公开的实施例可以提供一种存储装置。该存储装置可以包括：计时器，被配置为测量存储装置的多个电源施加时间中的每一个，每个电源施加时间是存储装置的供电和断电之间的持续时间；存储器装置，被配置为存储每个测量的电源施加时间；以及命令拒绝部件，被配置为当由存储的电源施加时间的累积表示的时间变得大于阈值时间时拒绝从主机提供的有限命令，并且当有限命令被拒绝时向主机输出拒绝响应信号。

附图说明

图1是示出根据本公开的实施例的存储装置的图。

图2是示出诸如图1的存储器装置的存储器装置的结构的图。

图3是示出诸如图2的存储器单元阵列的存储器单元阵列的实施例的图。

图4是示出图3的存储器块BLK1至BLKz之中的存储器块BLKa的示例的电路图。

图5是示出图3的存储器块BLK1至BLKz之中的存储器块BLKb的示例的电路图。

图6是示出根据本公开的实施例的存储器控制器的结构和操作的图。

图7是示出根据本公开的实施例的存储器控制器的操作的流程图。

图8是示出根据本公开的实施例的存储器控制器的操作的流程图。

图9是示出根据本公开的实施例的存储器装置的操作的流程图。

图10是示出在主机、存储器控制器和存储器装置之间执行的操作的流程图。

图11是示出根据本公开的实施例的图6的存储器控制器的结构和操作的图。

图12是示出诸如图1的存储器控制器的存储器控制器的实施例的图。

图13是示出应用根据本公开的实施例的存储装置的存储器卡系统的框图。

图14是示出应用根据本公开的实施例的存储装置的固态驱动器(SSD)系统的示例的框图。

图15是示出应用根据本公开的实施例的存储装置的用户系统的框图。

具体实施方式

具体的结构和功能描述旨在解释本公开的实施例。然而，本发明不被任一描述或公开的实施例限制。

本发明可以以许多不同的形式体现，包括任何公开的实施例的变型。因此，本发明应被解释为涵盖落入本公开的概念和技术范围内的修改、等同和替代。也就是说，本发明不限于特定的实践模式；相反，不脱离本公开的精神和技术范围的所有修改、等同和替代都包含在本发明中。

应当理解，尽管本文中可以使用术语“第一”和/或“第二”来识别各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与具有相同或相似名称的另一个元件区分开来。例如，在不脱离本公开的教导的情况下，在一个实例中的第一元件也可以在另一个实例中被称为第二元件，反之亦然。

应当理解，当一个元件被称为“耦合”或“连接”到另一个元件时，它可以直接耦合或连接到另一个元件，或者可以在它们之间存在一个或多个中间元件。相反，应该理解，当一个元件被称为“直接耦合”或“直接连接”到另一个元件时，不存在中间元件。解释元件之间关系的其他表达，例如“在......之间”、“直接在......之间”、“与......相邻”或“与......直接相邻”应该以相同的方式解释。

本文中使用的术语仅用于描述特定实施例的目的，而不是旨在限制性的。在本公开中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。除非另外指定或通过上下文清楚指向单数形式，本说明书和所附权利要求中使用的冠词“一个”和“一”表示“一个或多个”。将进一步理解，在本说明书中使用的术语“包括”、“包含”、“具有”等指定所述特征、整数、步骤、操作、元件、部件和/或它们的组合的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。

除非另外定义，否则本文中使用的包括技术和科学术语的所有术语具有与本公开所属的本领域技术人员通常理解的含义相同的含义。将进一步理解的是，本文中使用的术语应被解释为具有与它们在本说明书的上下文和相关领域中的含义一致的含义，并且不以理想化或过于正式的含义解释，除非在本文中明确如此定义。

省略了对本领域技术人员公知的功能和结构的详细描述，以避免模糊本公开的主题。这旨在省略不必要的描述，以便使本公开的主题清楚。

现在将参考附图更全面地描述本公开的各种实施例，使得本领域技术人员可以实践本发明，附图中示出了本公开的优选实施例。

图1是示出根据本公开的实施例的存储装置的图。

参考图1，存储装置50可以包括存储器装置100和存储器控制器200。存储装置50可以是在主机300的控制下存储数据的装置，主机300例如移动电话、智能手机、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板个人计算机(PC)或车载信息娱乐系统。

取决于作为用于与主机300通信的方案的主机接口，存储装置50可以被配置作为各种类型的存储装置中的任何一种。存储装置50可以实现为以下的任意一种：固态驱动器(SSD)；诸如MMC、嵌入式MMC(eMMC)、缩小尺寸MMC(RS-MMC)或微型MMC的多媒体卡；诸如SD、迷你SD或微型SD的安全数字卡；通用存储总线(USB)存储装置；通用闪存(UFS)装置；个人计算机存储器卡国际协会(PCMCIA)卡型存储装置；外围部件互连(PCI)卡型存储装置；PCI快速(PCI-E)卡型存储装置；紧凑型闪存(CF)卡；智能媒体卡；以及记忆棒。

存储装置50可以以各种类型的封装形式制造，例如封装上封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。

存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制来被操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可包括多个存储器块。每个存储器块可以包括多个存储器单元。单个存储器块可以包括多个页。在一个实施例中，每个页可以是数据存储在存储器装置100中的单位，或者读取存储在存储器装置100中的数据的单位。存储器块可以是擦除数据的单位。在一个实施例中，存储器装置100可以采用许多替代形式，例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存，NOR闪存装置、电阻式RAM(RRAM)、相变存储器(PRAM)、磁阻式RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。作为示例，在存储器装置100是NAND闪存的上下文中给出了对本发明的特征和方面的描述。

存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问由地址选择的存储器单元阵列的区域。也就是说，存储器装置100可以对由地址选择的区域执行与命令相对应的操作。例如，存储器装置100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除存储在由地址选择的区域中的数据。

在一个实施例中，存储器装置100可以包括电源施加时间存储部131。

电源施加时间存储部131可以以设定的间隔或者随机地从存储器控制器200被提供关于电源施加时间的信息。每个电源施加时间可以是在存储装置50接通之后经过的时间。具体地，每个电源施加时间可以是在接通之后向存储装置50施加电源的时间段。

在一个实施例中，关于在存储装置50关断之前最后提供的电源施加时间的信息可以是关于最终电源施加时间的信息。最终电源施加时间可以是从当存储装置50接通到存储装置50关断的时间段。

电源施加时间存储部131可以存储关于通过累积所提供的最终电源施加时间而获得的累积电源施加时间的信息。电源施加时间存储器131可以将关于累积电源施加时间的信息存储在存储器块中。电源施加时间存储器131可以响应于来自存储器控制器200的请求或命令而将累积电源施加时间信息提供给存储器控制器200。

存储器控制器200控制存储装置50的整体操作。

当向存储装置50施加电源时，存储器控制器200可以运行固件(FW)。当存储器装置100是闪存装置时，存储器控制器200可以运行诸如闪存转换层(FTL)的固件，以用于控制主机300和存储器装置100之间的通信。

在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且可以将逻辑块地址(LBA)转换为指示存储器单元的地址的物理块地址(PBA)，该存储器单元被包括在存储器装置100中并且在其中存储数据。

存储器控制器200可以控制存储器装置100，使得响应于从主机300接收的请求执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。

在一个实施例中，存储器控制器200可以自主地生成编程命令、地址和数据，而不管来自主机300的请求，并且可以将它们发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以便执行后台操作，例如用于耗损均衡的编程操作和用于垃圾收集的编程操作。

在一个实施例中，存储器控制器200可以控制多个存储器装置100。在这种情况下，存储器控制器200可以基于交织方案来控制存储器装置100，以改善操作性能。交织方案可以是其中至少两个存储器装置100的操作时段彼此重叠的操作方法。

在一个实施例中，存储器控制器200可以包括电源施加计时器210和命令阻断器220。

电源施加计时器210可以测量每个电源施加时间。电源施加计时器210可以以设定的间隔或随机地向存储器装置100提供关于测量的电源施加时间的信息。在存储装置50关断之前最后测量的电源施加时间可以是最终电源施加时间。最终电源施加时间可以是存储装置50在被接通之后直到关断时电源被施加的时间段。

命令阻断器220可以周期性地向存储器装置100提供用于请求累积电源施加时间信息的命令。通过累积所提供的最终电源施加时间来获得累积电源施加时间。命令阻断器220可以根据从存储器装置100提供的累积电源施加时间信息来禁用输入到存储装置50的设定命令。设定命令可以用于分析和测试存储装置50，并且因此设定命令在存储装置50被发布给用户之后可以不被服务。

例如，命令阻断器220可以基于累积电源施加时间和阈值时间之间的比较结果来禁用设定命令。当累积电源施加时间超过阈值时间时，命令阻断器220可以禁用设定命令。当设定命令被禁用时，存储器控制器200可以将针对设定命令的拒绝响应信号输出到外部装置。

主机300可以使用各种通信方法中的至少一种与存储装置50通信，例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、已注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法。

图2是示出图1的存储器装置的结构的图。

参考图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL耦合到地址解码器121。存储器块BLK1至BLKz通过位线BL1至BLm耦合到读取和写入电路123。存储器块BLK1至BLKz中的每一个包括多个存储器单元。在一个实施例中，多个存储器单元是非易失性存储器单元。在多个存储器单元中，耦合到相同字线的存储器单元被定义为单个页。也就是说，存储器单元阵列110由多个页组成。根据本公开的实施例，包括在存储器单元阵列110中的多个存储器块BLK1至BLKz中的每一个可以包括一个或多个虚设单元。虚设单元可以串联耦合在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。

存储器装置100的每个存储器单元可以被实现为能够存储单个数据位的单级单元(SLC)、能够存储两个数据位的多级单元(MLC)、能够存储三个数据位的三级单元(TLC)或者能够存储四个数据位的四级单元(QLC)。

外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和感测电路125。

外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，使得编程操作、读取操作和擦除操作被执行。

地址解码器121通过行线RL耦合到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例，字线可以包括正常字线和虚设字线。根据本公开的实施例，行线RL可以进一步包括管道选择线。

可以在控制逻辑130的控制下操作地址解码器121。地址解码器121从控制逻辑130接收地址ADDR。

地址解码器121可以解码接收的地址ADDR之中的块地址。地址解码器121响应于解码的块地址而从存储器块BLK1至BLKz之中选择至少一个存储器块。地址解码器121被配置为对接收的地址ADDR之中的行地址RADD进行解码。地址解码器121可以通过响应于解码的行地址RADD而将从电压发生器122提供的电压施加到至少一个字线WL来选择所选择的存储器块的至少一个字线。

在编程操作期间，地址解码器121可以将编程电压施加到所选择的字线，并且将具有低于编程电压的水平的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择的字线，并且将具有高于验证电压的水平的验证通过电压施加到未选择的字线。

在读取操作期间，地址解码器121可以将读取电压施加到所选择的字线，并且将具有高于读取电压的水平的读取通过电压施加到未选择的字线。

根据本公开的实施例，可以基于存储器块来执行存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以解码块地址并且响应于解码的块地址而选择单个存储器块。在擦除操作期间，地址解码器121可以将接地电压施加到耦合到所选存储器块的字线。

根据本公开的实施例，地址解码器121可以解码接收的地址ADDR之中的列地址。解码的列地址可以被传送到读取和写入电路123。在一个实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。

电压发生器122可以使用提供给存储器装置100的外部电源电压来生成多个操作电压Vop。电压发生器122可以在控制逻辑130的控制下进行操作。

在一个实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压被用作用于存储器装置100的操作电压。

在一个实施例中，电压发生器122可以使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器122可以生成由存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。

电压发生器122可以包括用于接收内部电源电压的多个泵电容器，以便生成具有各种电压水平的多个操作电压Vop，并且可以在控制逻辑130的控制下通过选择性地启用多个泵电容器来生成多个操作电压Vop。

生成的操作电压Vop可以通过地址解码器121提供给存储器单元阵列110。

读取和写入电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm耦合到存储器单元阵列110。可以在控制逻辑130的控制下操作第一页缓冲器PB1至第m页缓冲器PBm。

第一页缓冲器PB1至第m页缓冲器PBm可以向/从数据输入/输出电路124发送/接收数据DATA。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收要存储的数据DATA。

在编程操作期间，当编程脉冲被施加到选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的要存储的数据DATA传送到选择的存储器单元。基于接收的数据DATA对选择的页中的存储器单元进行编程。与施加有编程允许电压(例如，接地电压)的位线耦合的存储器单元可具有增加的阈值电压。与施加有编程禁止电压(例如，电源电压)的位线耦合的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm从选择的存储器单元读取存储在选择的存储器单元中的数据。

在读取操作期间，读取和写入电路123可以通过位线BL从选择的页中的存储器单元读取数据DATA，并且可以将读取数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。

在擦除操作期间，读取和写入电路123可以允许位线BL浮置。在一个实施例中，读取和写入电路123可以包括列选择电路。

数据输入/输出电路124通过数据线DL耦合到第一页缓冲器PB1至第m页缓冲器PBm。响应于控制逻辑130的控制而操作数据输入/输出电路124。

数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收要存储的数据DATA。在读取操作期间，数据输入/输出电路124将从包括在读取和写入电路123中的第一页缓冲器PB1至第m页缓冲器PBm接收的数据DATA输出到外部控制器。

在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的使能位VRYBIT信号而生成参考电流，并且可以通过将从读取和写入电路123接收的感测电压VPB与由参考电流生成的参考电压进行比较来将通过信号或失败信号输出至控制逻辑130。

控制逻辑130可以耦合到地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器装置100的整体操作。控制逻辑130可以响应于从外部装置发送的命令CMD而被操作。

控制逻辑130可以通过响应于命令CMD和地址ADDR而生成各种类型的信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、读取和写入电路控制信号PBSIGNALS以及使能位VRYBIT。控制逻辑130可以将操作信号OPSIG输出到电压发生器122，将行地址RADD输出到地址解码器121，将读取和写入电路控制信号PBSIGNALS输出到读取和写入电路123，并且将使能位VRYBIT输出到感测电路125。另外，控制逻辑130可以响应于从感测电路125输出的通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。

在一个实施例中，控制逻辑130可以包括电源施加时间存储部131。

电源施加时间存储部131可以以设定的间隔或者随机地从存储器控制器200被提供关于电源施加时间的信息。每个电源施加时间可以是在存储装置50接通之后经过的时间。在存储装置50关断之前最后从存储器控制器200提供的关于电源施加时间的信息可以是关于最终电源施加时间的信息。最终电源施加时间可以是从存储装置50接通到存储装置50关断的时间段。

电源施加时间存储部131可以存储关于通过累积所提供的最终电源施加时间而获得的累积电源施加时间的信息。电源施加时间存储器131可以将关于累积电源施加时间的信息存储在存储器块中。电源施加时间存储部131可以响应于来自存储器控制器200的请求或命令而将累积电源施加时间信息提供给存储器控制器200。

图3是示出图2的存储器单元阵列的实施例的图。

参考图3，存储器单元阵列110包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维(3D)结构。每个存储器块包括堆叠在衬底上的多个存储器单元。这种存储器单元布置在正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向上。下面将参考图4和图5详细描述每个存储器块的结构。

图4是示出图3的存储器块BLK1至BLKz的代表性存储器块BLKa的电路图。

参考图4，存储器块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在存储器块BLKa中，m个单元串沿行方向(即，正(+)X方向)布置。在图4中，两个单元串被示出为沿列方向(即，正(+)Y方向)布置。但是，这个示例是为了清楚起见；应当理解，可以在列方向上布置三个或更多个单元串。

多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以分别具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以向每个单元串提供用于提供沟道层的柱。在一个实施例中，可以向每个单元串提供用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。

每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储器单元MC1至MCp之间。

在一个实施例中，布置在同一行中的单元串的源极选择晶体管耦合到沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管耦合到不同的源极选择线。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管耦合到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管耦合到第二源极选择线SSL2。

在一个实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同耦合到单个源极选择线。

每个单元串中的第一存储器单元MC1至第n存储器单元MCn耦合在源极选择晶体管SST和漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以被划分为第一存储器单元MC1至第p存储器单元MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp沿与正(+)Z方向相反的方向顺序地布置，并且串联连接在源极选择晶体管SST和管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn沿+Z方向顺序地布置并且串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT彼此耦合。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别耦合到第一字线WL1至第n字线WLn。

每个单元串的管道晶体管PT的栅极耦合到管道线PL。

每个单元串的漏极选择晶体管DST耦合在对应的位线和存储器单元MCp+1至MCn之间。行方向上的单元串耦合到沿行方向延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管耦合至第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管耦合至第二漏极选择线DSL2。

沿列方向布置的单元串耦合到沿列方向延伸的位线。在图4中，第一列中的单元串CS11和CS21耦合到第一位线BL1。第m列中的单元串CS1m和CS2m耦合到第m位线BLm。

沿行方向布置的单元串中的耦合到相同字线的存储器单元构成单个页。例如，在第一行中的单元串CS11至CS1m之中耦合到第一字线WL1的存储器单元构成单个页。在第二行中的单元串CS21至CS2m之中耦合到第一字线WL1的存储器单元构成单个附加页。可以通过选择漏极选择线DSL1和DSL2中的任何一个来选择沿单个行的方向布置的单元串。通过选择字线WL1至WLn中的任何一个，可以从选择的单元串中选择单个页。

在一个实施例中，可以提供偶数位线和奇数位线，而不是第一位线BL1至第m位线BLm。此外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的偶数单元串可以分别耦合到偶数位线，并且行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的奇数单元串可以分别耦合到奇数位线。

在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的一个或多个可以用作虚设存储器单元。例如，提供(一个或多个)虚设存储器单元，以减少源极选择晶体管SST和存储器单元MC1至MCP之间的电场。可替代地，提供(一个或多个)虚设存储器单元，以减少漏极选择晶体管DST和存储器单元MCP+1至MCn之间的电场。在提供更多的虚设存储器单元时，存储器块BLKa的操作的可靠性得到改善，但存储器块BLKa的尺寸增加。在提供较少的存储器单元时，存储器块BLKa的尺寸减小，但存储器块BLKa的操作可靠性可能会降低。

为了有效地控制虚设存储器单元，每个虚设存储器单元可以具有所需的阈值电压。在执行存储器块BLKa的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在已执行该编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各个虚设存储器单元耦合的虚设字线的电压，因此虚设存储器单元可以具有所需的阈值电压。

图5是示出图3的存储器块BLK1至BLKz的代表性存储器块BLKb的电路图。

参考图5，存储器块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST，它们堆叠在存储器块BLKb下方的衬底(未示出)上。

每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管耦合到相同的源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管耦合到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管耦合到第二源极选择线SSL2。在一个实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同耦合到单个源极选择线。

每个单元串中的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别耦合至第一字线WL1至第n字线WLn。

每个单元串的漏极选择晶体管DST连接在对应的位线和存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管耦合到沿行方向延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管耦合至第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管耦合至第二漏极选择线DSL2。

结果，图5的存储器块BLKb具有与图4的存储器块BLKa类似的等效电路，除了从每个单元串中排除了管道晶体管PT之外。

在一个实施例中，可以提供偶数位线和奇数位线，而不是第一位线BL1至第m位线BLm。此外，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数单元串可以分别耦合到偶数位线，并且在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数单元串可以分别耦合到奇数位线。

在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的一个或多个可以被用作虚设存储器单元。例如，提供(一个或多个)虚设存储器单元，以减少源极选择晶体管SST和存储器单元MC1至MCn之间的电场。可替代地，提供(一个或多个)虚设存储器单元，以减少漏极选择晶体管DST和存储器单元MC1至MCn之间的电场。在提供更多的虚设存储器单元时，存储器块BLKb的操作的可靠性得到改善，但存储器块BLKb的尺寸增加。在提供较少的存储器单元时，存储器块BLKb的尺寸减小，但存储器块BLKb的操作的可靠性可能会降低。

为了有效地控制虚设存储器单元，每个虚设存储器单元可以具有所需的阈值电压。在执行存储器块BLKb的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在已执行该编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各个虚设存储器单元耦合的虚设字线的电压，因此虚设存储器单元可以具有所需的阈值电压。

图6是示出根据本公开的实施例的存储器控制器(例如，存储器控制器200)的结构和操作的图。

参考图6，存储器装置100可以包括电源施加时间存储部131。

电源施加时间存储部131可以以设定的间隔或者随机地从电源施加计时器210被提供关于电源施加时间的信息。每个电源施加时间可以是在存储装置50接通之后向存储装置50施加电源的时间段。最终电源施加时间可以是从存储装置50接通到存储装置50关断的时间段，如上参考图1所述。

电源施加时间存储部131可以存储关于通过累积所提供的最终电源施加时间而获得的累积电源施加时间的信息。电源施加时间存储部131可以响应于由命令阻断器220提供的电源施加时间读取命令而将累积电源施加时间信息提供给命令阻断器220。

在一个实施例中，存储器控制器200可以包括电源施加计时器210、命令阻断器220和命令操作器230。

电源施加计时器210可以测量电源施加时间。电源施加计时器210可以以设定的间隔或随机地向电源施加时间存储部131提供关于测量的电源施加时间的信息。

命令阻断器220可以周期性地向电源施加时间存储部131提供电源施加时间读取命令。可替代地，命令阻断器220可以响应于来自主机300的请求而将电源施加时间读取命令提供给电源施加时间存储部131。命令阻断器220可以响应于电源施加时间读取命令而获取由电源施加时间存储部131提供的关于累积电源施加时间的信息。累积电源施加时间可以通过累积测量的电源施加时间来获得。命令阻断器220可以根据累积电源施加时间来禁用输入到存储装置的设定命令。

例如，命令阻断器220可以基于累积电源施加时间和阈值时间之间的比较结果来禁用设定命令。例如，当累积电源施加时间超过阈值时间时，命令阻断器220可以禁用设定命令。命令阻断器220可以生成用于禁用设定命令的命令禁用信号，并且可以向命令操作器230提供命令禁用信号。

命令操作器230可以从主机300接收设定命令。

在一个实施例中，设定命令可以包括用于请求为了分析存储装置50所需的数据的命令，如上参考图1所述。设定命令可以包括用于测试存储装置50的命令。设定命令可以包括用于请求改变关于存储器控制器200的操作的信息的命令。关于存储器控制器200的操作的信息可以包括与诸如闪存转换层(FTL)的固件有关的信息。设定命令可以包括用于请求改变存储器装置100的设置信息的命令。存储器装置100的设置信息可以是包括用于存储器装置100的内部操作(诸如读取操作、编程操作和擦除操作)的参数值的信息。

主机300可以使用设定命令访问存储装置50的内部操作信息、存储器控制器200的固件相关信息或存储器装置100的设置信息。主机300可以使用设定命令读取、修改或删除所访问的信息。

命令操作器230可以向主机300提供对设定命令的响应。当设定命令被禁用时，命令操作器230可以将针对设定命令的拒绝响应信号提供给主机300。详细地，命令操作器230可以响应于命令禁用信号而将针对设定命令的拒绝响应信号提供给主机300。

图7是示出根据本公开的实施例的存储器控制器(例如，存储器控制器200)的操作的流程图。

参考图7，在步骤S701，电源可以被施加到存储器控制器。

在步骤S703，存储器控制器可以测量电源施加时间。每个电源施加时间可以是在存储装置接通之后经过的时间。

在步骤S705，存储器控制器200可以以设定的间隔(例如，周期性地)或随机地向存储器装置提供关于测量的电源施加时间的信息。

在步骤S707，存储器控制器可以向存储器装置提供电源施加时间读取命令。电源施加时间读取命令可以用于请求存储在存储器装置中的累积电源施加时间信息。累积电源施加时间可以是通过累积由存储器控制器提供的测量的电源施加时间而获得的时间。

在步骤S709，存储器控制器可以接收响应于电源施加时间读取命令而从存储器装置提供的累积电源施加时间信息。

在步骤S711，存储器控制器可以确定累积电源施加时间是否超过阈值时间。当累积电源施加时间超过阈值时间时(即，步骤S711处的“是”)，处理进入步骤S713。否则(即，步骤S711处的“否”)，处理终止。

在步骤S713，存储器控制器可以禁用设定命令。当设定命令被禁用时，存储器控制器可以将针对设定命令的拒绝响应信号输出到外部系统。

图8是示出根据本公开的实施例的存储器控制器(例如，存储器控制器200)的操作的流程图。

参考图8，在步骤S801，存储器控制器200可以从主机接收设定命令。

在步骤S803，存储器控制器可以确定设定命令是否已被禁用。当确定设定命令已被禁用时(即，步骤S803处的“是”)，处理进入步骤S807；否则(即，步骤S803处的“否”)，处理进入步骤S805。

在步骤S805，存储器控制器可以将对设定命令的响应输出到主机。

在步骤S807，存储器控制器可以将针对设定命令的拒绝响应信号输出到主机。

图9是示出根据本发明的实施例的存储器装置(例如，存储器装置100)的操作的流程图。

参考图9，在步骤S901，存储器装置可以接收关于由存储器控制器测量的电源施加时间的信息。每个电源施加时间可以是从开始向存储器控制器施加电源直到中断电源所经过的时间。

在步骤S903，存储器装置可以存储关于通过累积测量的各个电源施加时间而获得的累积电源施加时间的信息。累积电源施加时间信息可以存储在存储器装置的存储器块中。

在步骤S905，存储器装置可以从存储器控制器接收电源施加时间读取命令。电源施加时间读取命令可以用于允许存储器控制器请求存储在存储器装置中的累积电源施加时间信息。

在步骤S907，存储器装置可以将累积电源施加时间信息提供给存储器控制器。

图10是示出在主机(例如，主机300)、存储器控制器(例如，存储器控制器200)和存储器装置(例如，存储器装置100)之间执行的操作的流程图。

参考图10，在步骤S1001，电源可以被施加到存储器控制器。

在步骤S1003，存储器控制器可以测量每个电源施加时间。每个电源施加时间可以是从开始向存储器控制器施加电源直到中断电源所经过的时间。

在步骤S1005，存储器控制器可以以设定周期的间隔或随机地向存储器装置提供关于测量的电源施加时间的信息。

在步骤S1007，存储器装置可以累积并且存储所接收的各个电源施加时间。详细地，存储器装置可以存储关于通过累积测量的各个电源施加时间而获得的累积电源施加时间的信息。

在步骤S1009，存储器控制器可以将电源施加时间读取命令提供给存储器装置。

在步骤S1011，存储器装置可以响应于电源施加时间读取命令而将关于累积电源施加时间的信息提供给存储器控制器。

在步骤S1013，存储器控制器可以将累积电源施加时间与阈值时间进行比较。存储器控制器可以基于比较的结果来设置是否禁用设定命令。例如，当累积电源施加时间超过阈值时间时，存储器控制器可以禁用设定命令。

在步骤S1015，存储器控制器可以从主机接收设定命令。

在步骤S1017，存储器控制器可以向主机提供对设定命令的响应。当设定命令被禁用时，存储器控制器可以向主机提供针对设定命令的拒绝响应信号。

图11是示出根据本公开的实施例的存储器控制器200的结构和操作的图。

参考图11，存储器控制器200可以另外包括受阻地址区域240。

命令阻断器220可以根据累积电源施加时间来禁用用于请求访问设定区域的命令，该命令是从主机300输入到命令操作器230。可以通过累积电源被施加到存储器控制器200的各个时间来获得累积电源施加时间。用于请求访问设定区域的命令可以是用于请求读取、修改或删除存储在设定区域中的信息的命令。

命令阻断器220可以基于累积电源施加时间和阈值时间之间的比较结果来禁用用于请求访问设定区域的命令。当累积电源施加时间超过阈值时间时，命令阻断器220可以禁用用于请求访问设定区域的命令。命令阻断器220可以生成用于禁用这种尝试的访问命令的命令禁用信号，并且可以向命令操作器230提供命令禁用信号。

命令操作器230可以从主机300接收用于请求访问设定区域的命令。命令操作器230可以向主机300提供对这样接收的命令的响应。当用于请求访问设定区域的命令被禁止时，命令操作器230可以提供针对这种命令的拒绝响应信号。详细地，命令操作器230可以响应于命令禁用信号而将针对用于请求访问设定区域的命令的拒绝响应信号提供给主机300。

受阻地址区域240可以是存储外部访问被限制的信息的区域。详细地，受阻地址区域240可以是存储与存储器控制器200的操作相关的信息(诸如固件相关信息)的区域。受阻地址区域240可以是存储上面参考图1描述的存储器装置的设置信息的区域。存储器装置的设置信息可以是包括用于存储器装置的内部操作(诸如读取操作、编程操作和擦除操作)的参数值的信息。受阻地址区域240可以是存储用于上面参考图1描述的存储装置的内部操作的系统信息的区域。

在一个实施例中，受阻地址区域240可以是设定区域。

图12是示出图1的存储器控制器的实施例的图。

参考图12，存储器控制器1000耦合到主机和存储器装置。响应于从主机接收的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入、读取、擦除和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口。存储器控制器1000可以运行用于控制存储器装置的固件。

存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校验和纠正(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可以在存储器控制器1000的部件之间提供通道。

处理器1010可以控制存储器控制器1000的整体操作，并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且还通过存储器接口1060与存储器装置通信。此外，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲器存储器来控制存储装置的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以将由主机提供的逻辑块地址(LBA)通过FTL转换为物理块地址(PBA)。FTL可以使用映射表接收LBA并且将LBA转换为PBA。通过FTL执行的地址映射方法的示例可以包括根据映射单元的各种方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。

处理器1010可以随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。随机化的数据可以作为要存储的数据提供给存储器装置，并且可以被编程在存储器单元阵列中。

处理器1010可以在读取操作期间使从存储器装置接收的数据去随机化。例如，处理器1010可以使用去随机化种子对从存储器装置接收的数据进行去随机化。去随机化数据可以被输出到主机。

在一个实施例中，处理器1010可以运行软件或固件以执行随机化和去随机化操作。

存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓存存储器或缓冲器存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可以执行纠错。ECC电路1030可基于通过存储器接口1060被写入到存储器装置的数据来执行纠错码(ECC)编码。ECC编码的数据可以通过存储器接口1060传输到存储器装置。ECC电路1030可以基于通过存储器接口1060从存储装置接收的数据来执行ECC解码。在示例中，ECC电路1030可以作为存储器接口1060的部件被包括在存储器接口1060中。

主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信方法中的至少一种来执行通信，例如通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法。

缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道向/从存储器装置发送/接收命令、地址和数据。

在一个实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。

在一个实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中提供的非易失性存储器装置(例如，ROM)加载代码。在一个实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。

在一个实施例中，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000中传输数据，并且控制总线可以被配置为在存储器控制器1000中传输诸如命令或地址的控制信息。数据总线和控制总线可以彼此隔离，以便不相互干扰或影响。数据总线可以耦合到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以耦合到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。

图13是示出应用根据本公开的实施例的存储装置的存储器卡系统的框图。

参考图13，存储器卡系统2000可包括存储器控制器2100、存储器装置2200和连接器2300。

存储器控制器2100耦合到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取、写入、擦除和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以运行用于控制存储器装置2200的固件。存储器控制器2100可以以与上面参考图1描述的存储器控制器200相同的方式实现。

在一个实施例中，存储器控制器2100可以包括诸如RAM、处理器、主机接口、存储器接口和ECC电路的部件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在一个实施例中，存储器控制器2100可以通过各种通信协议中的至少一种与外部装置通信，例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)协议。在一个实施例中，连接器2300可以由上述各种通信协议中的至少一个来被定义。

在一个实施例中，存储器装置2200可以实现为各种非易失性存储器装置中的任何一种，例如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋扭矩磁RAM(STT-MRAM)。

存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以构成存储器卡，例如PC卡(个人计算机存储器卡国际协会：PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。

图14是示出应用根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。

参考图14，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电源PWR。SSD 3200可以包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲器存储器3240。

根据本公开的实施例，SSD控制器3210可以执行上面参考图1描述的存储器控制器200的功能。

SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。在一个实施例中，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以是由各种接口中的至少一个定义的信号，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)接口。

辅助电源3230可以通过电源连接器3002耦合到主机3100。辅助电源3230可以从主机3100提供有电源PWR并且可以被充电。当来自主机3100的电源未被平稳地供应时，辅助电源3230可以供应SSD3200的电源。在一个实施例中，辅助电源3230可以位于SSD 3200内部或外部。例如，辅助电源3230可以设置在主板中，并且可以向SSD 3200提供辅助电源。

缓冲器存储器3240用作SSD 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的各种易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器中的任何一种。

图15是示出应用根据本公开的实施例的存储装置的用户系统的框图。

参考图15，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以运行包括在用户系统4000中的部件，操作系统(OS)或用户程序。在一个实施例中，应用处理器4100可以包括用于控制包括在用户系统4000中的部件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲器存储器或高速缓存存储器。存储器模块4200可以包括易失性RAM，诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM和LPDDR3 SDRAM，或非易失性RAM，诸如PRAM、ReRAM、MRAM和FRAM。在一个实施例中，应用处理器4100和存储器模块4200可以基于封装上封装(POP)封装，然后可以作为单个半导体封装提供。

网络模块4300可以与外部装置通信。例如，网络模块4300可以支持无线通信，例如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在一个实施例中，网络模块4300可以包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可替代地，存储模块4400可以将存储在存储模块4400中的数据发送到应用处理器4100。在一个实施例中，存储模块4400可以实现为非易失性半导体存储器装置，例如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存。在一个实施例中，存储模块4400可以被提供为可移除存储介质(即，可移除驱动器)，诸如用户系统4000的存储器卡或外部驱动器。

在一个实施例中，存储模块4400可以包括多个非易失性存储器装置，每个非易失性存储器装置可以以与上面参考图1描述的存储器装置100相同的方式操作。存储模块4400可以以与上面参考图1描述的存储装置50相同的方式操作。

用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在一个实施例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电器件。用户接口4500还可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电机。

根据本公开的实施例，提供了具有改进的安全性的存储装置和操作该存储装置的方法。

虽然已经公开了本公开的各种实施例，但是本领域技术人员根据本公开将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。因此，本公开的范围由所附权利要求和权利要求的等同物限定，而不是由前面的描述限定。

在上面讨论的实施例中，可以选择性地执行或跳过任何步骤。另外，每个实施例中的步骤可以不总是按给定顺序被顺序地执行，而是可以以其他合适的顺序被执行。此外，本说明书和附图中公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换句话说，本公开所属领域的普通技术人员将能够容易地理解，基于本公开的技术范围各种修改是可能的。

说明书中使用的特定术语或词语应当根据本公开的精神来被解释，而不限制其主题。应当理解，本文中描述的基本发明构思的许多变化和修改仍将落入所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (21)

1.一种存储器控制器，包括：

电源施加计时器，被配置为测量多个最终电源施加时间中的每个最终电源施加时间，每个最终电源施加时间是所述存储器控制器在接通之后直到关断为止的向所述存储器控制器施加电源的时间段；以及

命令阻断器，被配置为根据通过累积所述多个最终电源施加时间而获得的累积电源施加时间，禁用从主机输入到所述存储器控制器的命令之中的设定命令。

2.根据权利要求1所述的存储器控制器，进一步包括：命令操作器，被配置为向所述主机输出对所述设定命令的响应。

3.根据权利要求2所述的存储器控制器，其中所述命令阻断器基于所述累积电源施加时间与阈值时间之间的比较结果来禁用所述设定命令。

4.根据权利要求3所述的存储器控制器，其中所述命令阻断器被配置为：当所述累积电源施加时间超过所述阈值时间时，生成用于禁用所述设定命令的命令禁用信号，并且向所述命令操作器提供所述命令禁用信号。

5.根据权利要求4所述的存储器控制器，其中所述命令操作器响应于所述命令禁用信号而将针对所述设定命令的拒绝响应信号输出到所述主机。

6.根据权利要求1所述的存储器控制器，其中所述设定命令包括以下中的至少一个：用于测试所述存储器控制器的命令、用于请求用以分析所述存储器控制器的数据的命令、用于请求对所述存储器控制器的固件相关信息的改变的命令、用于请求对由所述存储器控制器控制的存储器装置的设置信息的改变的命令、用于请求对存储所述固件相关信息的区域的访问的命令、以及用于请求对存储所述设置信息的区域的访问的命令。

7.一种存储装置，包括：

存储器装置，被配置为存储关于累积电源施加时间的信息，所述累积电源施加时间是通过累积存储装置在接通之后直到关断为止的向所述存储装置施加电源的各个时间段而获得的；以及

存储器控制器，被配置为根据所述累积电源施加时间来禁用从主机输入到所述存储装置的命令之中的设定命令。

8.根据权利要求7所述的存储装置，其中所述存储器控制器基于所述累积电源施加时间与阈值时间之间的比较结果来禁用所述设定命令。

9.根据权利要求8所述的存储装置，其中所述存储器控制器被配置为：当所述累积电源施加时间超过所述阈值时间时，将针对所述设定命令的拒绝响应信号输出到所述主机。

10.根据权利要求7所述的存储装置，其中所述存储器控制器包括：

电源施加计时器，被配置为测量电源施加时间，每个电源施加时间是在所述存储装置接通之后向所述存储装置施加电源的时间段；

命令阻断器，被配置为根据所述累积电源施加时间来禁用所述设定命令；以及

命令操作器，被配置为向所述主机输出对所述设定命令的响应。

11.根据权利要求10所述的存储装置，其中所述存储器装置包括电源施加时间存储部，所述电源施加时间存储部被配置为存储关于所述累积电源施加时间的信息。

12.根据权利要求11所述的存储装置，其中：

所述电源施加计时器以设定间隔或随机地向所述电源施加时间存储部提供关于所述电源施加时间的信息，

在所述存储装置关断之前最后提供给所述电源施加时间存储部的关于所述电源施加时间的信息是关于最终电源施加时间的信息，以及

所述累积电源施加时间是通过累积所述最终电源施加时间而获得的时间。

13.根据权利要求10所述的存储装置，其中所述命令阻断器被配置为：当所述累积电源施加时间超过阈值时间时，生成用于禁用所述设定命令的命令禁用信号，并且向所述命令操作器提供所述命令禁用信号。

14.根据权利要求13所述的存储装置，其中所述命令操作器响应于所述命令禁用信号而将针对所述设定命令的拒绝响应信号输出到所述主机。

15.根据权利要求7所述的存储装置，其中：

所述设定命令包括用于请求访问设定区域的命令，以及

所述设定区域包括以下中的至少一个：存储用于所述存储装置的内部操作的系统信息的区域、存储所述存储装置的固件相关信息的区域、以及存储所述存储器装置的设置信息的区域。

16.根据权利要求7所述的存储装置，其中所述设定命令包括以下中的至少一个：用于测试所述存储装置的命令、用于请求用以分析所述存储装置的数据的命令、用于请求对所述存储装置的固件相关信息的改变的命令、以及用于请求对所述存储器装置的设置信息的改变的命令。

17.一种操作存储装置的方法，包括：

测量最终电源施加时间，每个最终电源施加时间是所述存储装置在接通之后直到关断为止的向所述存储装置施加电源的时间段；

存储关于通过累积所测量的最终电源施加时间而获得的累积电源施加时间的信息；以及

根据所述累积电源施加时间来禁用从主机输入到所述存储装置的命令之中的设定命令。

18.根据权利要求17所述的方法，其中所述累积电源施加时间是通过累积所述最终电源施加时间来获得的。

19.根据权利要求17所述的方法，其中基于所述累积电源施加时间与阈值时间之间的比较结果来禁用所述设定命令。

20.根据权利要求19所述的方法，进一步包括：当所述累积电源施加时间超过所述阈值时间时，向所述主机输出针对所述设定命令的拒绝响应信号。

21.一种存储装置，包括：

计时器，被配置为测量所述存储装置的多个电源施加时间中的每个电源施加时间，每个电源施加时间是所述存储装置的供电和断电之间的持续时间；

存储器装置，被配置为存储每个所测量的电源施加时间；以及

命令拒绝部件，被配置为当由所存储的电源施加时间的累积表示的时间变得大于阈值时间时拒绝从主机提供的有限命令，并且当所述有限命令被拒绝时向所述主机输出拒绝响应信号。