CN114121104A

CN114121104A - 存储器设备及其操作方法

Info

Publication number: CN114121104A
Application number: CN202110401048.3A
Authority: CN
Inventors: 辛在贤; 金兑祜; 梁仁坤; 林星默
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2020-08-28
Filing date: 2021-04-14
Publication date: 2022-03-01
Also published as: US11482286B2; US20220068388A1; KR20220028306A

Abstract

一种能够减小峰值电流的存储器设备包括多个存储器单元串，多个存储器单元串各自包括：连接在公共源极线与位线之间的多个存储器单元、连接在公共源极线与多个存储器单元之间的源极选择线、以及连接在位线与多个存储器单元之间的漏极选择线。一种用于操作存储器设备的方法包括：通过公共源极线对多个存储器单元串的沟道区域进行预充电；以及在开始对多个存储器单元串的沟道区域进行预充电之后，在多个存储器单元串的沟道区域正在被预充电时，设置被施加到位线的位线电压。

Description

存储器设备及其操作方法

相关申请的交叉引用

本申请要求于2020年08月28日在韩国知识产权局提交的韩国专利申请号10-2020-0109111的优先权，上述申请的全部公开内容通过引用并入本文。

技术领域

本公开总体上涉及一种电子设备，并且更具体地，涉及一种存储器设备及其操作方法。

背景技术

存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括用于存储数据的存储器设备和用于控制存储器设备的存储器控制器。存储器设备分为易失性存储器设备和非易失性存储器设备。

易失性存储器设备是如下的存储器设备，在这样的存储器设备中仅在供电时才存储数据并且在供电中断时所存储的数据消失。易失性存储器设备可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器设备是如下的存储器设备，在这样的存储器设备中即使供电中断数据也不会消失。非易失性存储器设备可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存等。

发明内容

实施例提供了一种能够减小峰值电流的存储器设备以及存储器设备的操作方法。

根据本公开的一方面，提供了一种操作存储器设备的方法，该存储器设备包括多个存储器单元串，多个存储器单元串各自包括：连接在公共源极线与位线之间的多个存储器单元、连接在公共源极线与多个存储器单元之间的源极选择线、以及连接在位线与多个存储器单元之间的漏极选择线，该方法包括：通过公共源极线，对多个存储器单元串的沟道区域进行预充电；以及在开始对多个存储器单元串的沟道区域进行预充电之后，在多个存储器单元串的沟道区域正在被预充电时，设置被施加到位线的位线电压。

根据本公开的另一方面，提供了一种存储器设备，该存储器设备包括多个存储器块、外围电路以及编程操作控制器；多个存储器块各自包括多个存储器单元串，多个存储器单元串各自包括：串联连接在公共源极线与位线之间的多个存储器单元、串联连接在公共源极线与多个存储器单元之间的多个源极选择线、以及串联连接在位线与多个存储器单元之间的多个漏极选择线；外围电路被配置成执行多个编程循环，多个编程循环各自包括：向多个存储器块中的被选择的存储器块提供编程电压的编程电压施加步骤、以及验证被选择的存储器块的编程状态的验证步骤；编程操作控制器被配置成：控制外围电路以通过公共源极线对多个存储器单元串的沟道区域进行预充电，并且在编程电压施加步骤中，在相对于开始对多个存储器单元串的沟道区域进行预充电的预定时间，设置被施加到位线的位线电压。

根据本公开的又一方面，提供了一种操作存储器设备的方法，该存储器设备包括多个存储器单元串，多个存储器单元串各自包括：连接在公共源极线与位线之间的多个存储器单元、连接在公共源极线与多个存储器单元之间的源极选择线、以及连接在位线与多个存储器单元之间的漏极选择线，该方法包括：增大公共源极线的电压；通过公共源极线，增大被施加到多个存储器单元串中的每个存储器单元串的源极选择线的电压；以及在被施加到多个存储器单元串中的每个存储器单元串的源极选择线的电压被增大时，在被施加到多个存储器单元串中的每个存储器单元串的源极选择线的电压被增大之后，在预定经过时间之后，设置被施加到位线的位线电压。

根据本公开的一方面，提供了一种存储器设备，包括多个存储器块、外围电路以及编程操作控制器；多个存储器块各自包括多个存储器单元串，多个存储器单元串各自包括：串联连接在公共源极线与位线之间的多个存储器单元，其中至少一个存储器单元是虚设存储器单元；串联连接在公共源极线与多个存储器单元之间的多个源极选择线、以及串联连接在位线与多个存储器单元之间的多个漏极选择线；外围电路被配置成执行多个编程循环，多个编程循环各自包括：向多个存储器块中的被选择的存储器块提供编程电压的编程电压施加步骤、以及验证被选择的存储器块的编程状态的验证步骤；编程操作控制器被配置成：控制外围电路以通过公共源极线对多个存储器单元串的沟道区域进行预充电，并且在编程电压施加步骤中，在相对于开始对多个存储器单元串的沟道区域进行预充电的预定时间，设置被施加到位线的位线电压。

至少一个虚设存储器单元可以减小在预定的源极选择晶体管与多个存储器单元的预定的第一部分之间的电场。

至少一个虚设存储器单元可以减小预定的漏极选择晶体管与存储器单元的预定的第二部分之间的电场。

附图说明

现在将在下文中参考附图更全面地描述示例实施例；然而，这些示例实施例可以以不同的形式被实施，并且不应当被解释为限于本文阐述的实施例。相反，这些实施例被提供以使本公开将是透彻且完整的，并且将向本领域技术人员充分传达示例实施例的范围。

在附图中，为了图示清楚，尺寸可以被放大。应当理解，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。贯穿全文，相似的附图标记指代相似的元件。

图1是图示根据本公开的一个实施例的存储设备的图。

图2是图示图1中所示的存储器设备的图。

图3是图示图2中所示的存储器单元阵列的实施例的图。

图4是图示图3中所示的存储器块中的任何一个存储器块的电路图。

图5是图示图3中所示的存储器块中的一个存储器块的另一实施例的电路图。

图6是图示图3中所示的存储器块中的一个存储器块的又一实施例的电路图。

图7是图示图2中所示的存储器设备的编程操作的图。

图8是图示图2中所示的存储器设备中所包括的存储器单元以其被编程的顺序的图。

图9是图示根据本公开的一个实施例的存储器设备的操作方法的波形图。

图10是图示根据本公开的一个实施例的存储器设备的操作方法的波形图。

图11是图2中所示的控制逻辑中所包括的编程操作控制器的配置图。

图12是图示图1中所示的存储器控制器的图。

图13是图示应用根据本公开的一个实施例的存储设备的存储器卡系统的框图。

图14是示例性地图示应用根据本公开的一个实施例的存储设备的固态驱动器(SSD)系统的框图。

图15是图示应用根据本公开的一个实施例的存储设备的用户系统的框图。

具体实施方式

本文公开的特定的结构描述或功能描述仅是说明性的，目的在于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式被实现，并且可以不被解释为限于本文阐述的实施例。

图1是图示根据本公开的一个实施例的存储设备的图。

参考图1，存储设备50可以包括存储器设备100和用于控制存储器设备100的操作的存储器控制器200。存储设备50可以是用于在主机300的控制下存储数据的设备，主机300诸如是移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统。

根据与主机300以通信方案布置的主机接口，存储设备50可以被制造为各种类型的存储设备中的任何一种。例如，可以利用各种类型的存储设备中的任何一种来实现存储设备50，各种类型的存储设备诸如是固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、小尺寸MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储设备、通用闪存(UFS)设备、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。

存储设备50可以被制造为各种封装类型中的任何一种。例如，存储设备50可以被制造为各种封装类型中的任何一种，各种封装类型诸如是叠层封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。

存储器设备100可以存储数据。存储器设备100可以在存储器控制器200的控制下操作。存储器设备100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括用于存储数据的多个存储器单元。

存储器单元中的每个存储器单元可以作为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)和存储四个数据位的四级单元(QLC)中的任何一种来操作。

存储器单元阵列(未示出)可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于将数据存储在存储器设备100中或读取存储在存储器设备100中的数据的单位。存储器块可以是用于擦除数据的单位。

在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述了存储器设备100是NAND闪存的情况。

存储器设备100可以从存储器控制器200接收命令CMD和地址ADDR，并且访问存储器单元阵列中的由地址ADDR选择的区。存储器设备100可以对由地址ADDR选择的区执行由命令CMD指示的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作中，存储器设备100可以对由地址ADDR选择的区中的数据进行编程。在读取操作中，存储器设备100可以从由地址ADDR选择的区读取数据。在擦除操作中，存储器设备100可以擦除被存储在由地址ADDR选择的区中的数据。

在一个实施例中，存储器设备100可以包括编程操作控制器131。

编程操作控制器131可以执行将数据存储在被包括在存储器设备100中的多个存储器单元中的编程操作。

在一个实施例中，编程操作控制器131可以控制存储器设备，以对包括多个存储器单元的多个存储器单元串的沟道区域进行预充电，并且设置被施加到连接到多个存储器单元的位线的电压，其中可以开始对沟道进行预充电，并且然后在预充电的至少预定部分期间，可以跟随有设置可以被施加到位线的位线电压。

在一个实施例中，存储器设备100可以通过公共源极线对多个存储器单元串的沟道区域进行预充电。

此外，在一个实施例中，在开始对多个存储器单元串的沟道区域的预充电之后，在多个存储器单元串的沟道区域正在被预充电时，存储器设备100可以设置被施加到位线的位线电压。

存储器控制器200可以控制存储设备50的整体操作。

当功率被施加到存储设备50时，存储器控制器200可以执行固件(FW)。当存储器设备100是闪存设备时，FW可以包括：用于控制与主机300的通信的主机接口层(HIL)、用于控制主机与存储器设备100之间的通信的闪存转换层(FTL)、以及用于控制与存储器设备100的通信的闪存接口层(FIL)。

在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换成物理块地址(PBA)，该物理块地址(PBA)表示被包括在存储器设备100中的要在其中存储数据的存储器单元的地址。在本说明书中，可以以相同含义使用LBA和“逻辑地址”或“逻辑的地址”。在本说明书中，可以以相同含义使用PBA和“物理地址”。

响应于来自主机300的请求，存储器控制器200可以控制存储器设备100以执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器设备100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器设备100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器设备100提供擦除命令和PBA。

在一个实施例中，存储器控制器200可以自主地生成命令、地址和数据，而不管来自主机300的任何请求，并且将命令、地址和数据传送到存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据，这样的命令、地址和数据用于执行在执行损耗平衡、读取回收、垃圾收集等中伴随的读取操作和编程操作。

在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。存储器控制器200可以根据交错技术来控制存储器设备，以便改进操作性能。交错技术可以是用于控制对至少两个存储器设备100的操作以彼此重叠的方法。

主机300可以使用各种通信方式中的至少一种通信方式与存储设备50通信，各种通信方式诸如是通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。

图2是图示图1中所示的存储器设备100的图。

参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过行线RL连接到行解码器121。多个存储器块BLK1至BLKz可以通过位线BL1至BLm连接到页缓冲器组123。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。连接到相同字线的存储器单元可以被定义为一个页。因此，一个存储器块可以包括多个页。

行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。

被包括在存储器单元阵列110中的存储器单元中的每个存储器单元可以被配置成存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)或存储四个数据位的四级单元(QLC)。

外围电路120可以在控制逻辑130的控制下对存储器单元阵列110的被选择的区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLm施加各种操作电压或对所施加的电压放电。

外围电路120可以包括行解码器121、电压生成器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。

行解码器121可以通过行线RL连接到存储器单元阵列110。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在一个实施例中，字线可以包括普通字线和虚设字线。在一个实施例中，行线RL可以进一步包括管道选择线。

行解码器121可以在控制逻辑的控制下操作。行解码器121可以从控制逻辑130接收行地址RADD。

行解码器121可以对行地址RADD解码。行解码器121可以根据经解码的地址在存储器块BLK1至BLKz中选择至少一个存储器块。此外，行解码器121可以选择被选择的存储器块的至少一个字线，以根据经解码的地址将由电压生成器122生成的电压施加到至少一个字线WL。

例如，在编程操作中，行解码器121可以将编程电压施加到被选择的字线，并且可以将具有比编程电压的电平低的电平的编程通过电压施加到未被选择的字线。在编程验证操作中，行解码器121可以将验证电压施加到被选择的字线，并且可以将具有比验证电压的电平高的电平的验证通过电压施加到未被选择的字线。

在读取操作中，行解码器121可以将读取电压施加到被选择的字线，并且可以将具有比读取电压的电平高的电平的读取通过电压施加到未被选择的字线。

在一个实施例中，可以以存储器块为单位执行存储器设备100的擦除操作。在擦除操作中，行解码器121可以根据经解码的地址选择一个存储器块。在擦除操作中，行解码器121可以将接地电压施加到连接到被选择的存储器块的字线。

电压生成器122可以在控制逻辑130的控制下操作。电压生成器122可以通过使用被提供给存储器设备100的外部供电电压来生成多个电压。具体地，响应于操作信号OPSIG，电压生成器可以生成在编程操作、读取操作和擦除操作中使用的各种操作电压Vop。例如，电压生成器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。

在一个实施例中，电压生成器122可以通过调节外部供电电压来生成内部供电电压。由电压生成器122生成的内部供电电压可以被用作存储器设备100的操作电压。

在一个实施例中，电压生成器122可以通过使用外部供电电压或内部供电电压来生成多个电压。

例如，电压生成器122可以包括用于接收内部供电电压的多个泵电容器，并且电压生成器122可以在控制逻辑130的控制下通过选择性地激活多个泵电容器来生成多个电压。

可以通过行解码器121将多个所生成的电压提供给存储器单元阵列110。

页缓冲器组123可以包括第一页缓冲器至第m页缓冲器PB1至PBm。第一页缓冲器至第m页缓冲器PB1至PBm可以分别通过第一位线至第m位线BL1至BLm连接到存储器单元阵列110。第一位线至第m位线BL1至BLm可以在控制逻辑130的控制下操作。具体地，第一位线至第m位线BL1至BLm可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器至第m页缓冲器PB1至PBm可以临时存储通过第一位线至第m位线BL1至BLm接收的数据，或者在读取操作或验证操作中感测位线BL1至BLm的电压或电流。

具体地，在编程操作中，当编程电压被施加到被选择的字线时，第一页缓冲器至第m页缓冲器PB1至PBm可以通过第一位线至第m位线BL1至BLm将通过输入/输出电路125接收的数据DATA传递到被选择的存储器单元。可以根据所传递的数据DATA来编程被选择的页的存储器单元。连接到被施加编程允许电压(例如，接地电压)的位线的存储器单元可以具有增大的阈值电压。可以维持连接到被施加编程禁止电压(例如，供电电压)的位线的存储器单元的阈值电压。在编程验证操作中，第一页缓冲器至第m页缓冲器PB1至PBm可以通过第一位线至第m位线BL1至BLm从被选择的存储器单元读取页数据。

在读取操作中，第一页缓冲器至第m页缓冲器PB1至PBm可以通过第一位线至第m位线BL1至BLm从被选择的页的存储器单元读取数据DATA，并且可以在列解码器124的控制下，将所读取的数据DATA输出到输入/输出电路125。

在擦除操作中，第一页缓冲器至第m页缓冲器PB1至PBm可以使第一位线至第m位线BL1至BLm浮置。

响应于列地址CADD，列解码器124可以在输入/输出电路125和页缓冲器组123之间通信数据。例如，列解码器124可以通过数据线DL与第一页缓冲器至第m页缓冲器PB1至PBm通信数据，或者可以通过列线CL与输入/输出电路125通信数据。

输入/输出电路125可以将可以从参考图1描述的存储器控制器200接收的命令CMD和地址ADDR传递到控制逻辑130，或者可以与列解码器124交换数据DATA。

在读取操作或验证操作中，感测电路126可以响应于允许位VRYBIT信号而生成基准电流，并且可以通过将从页缓冲器组123接收的感测电压VPB与由基准电流生成的基准电压进行比较来输出通过信号PASS或失败信号FAIL。

响应于命令CMD和地址ADDR，控制逻辑130可以通过输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRYBIT来控制外围电路120。此外，响应于通过信号PASS或失败信号FAIL，控制逻辑130可以确定验证操作是已经通过还是已经失败。

在一个实施例中，控制逻辑130可以包括编程操作控制器131。

在一个实施例中，编程操作控制器131可以控制存储器设备以对包括多个存储器单元的多个存储器单元串的沟道区域进行预充电，并且设置被施加到连接到多个存储器单元的位线的电压，其中可以开始对沟道区域进行预充电，并且然后可以开始设置被施加到位线的电压。

将参考图11详细描述编程操作控制器131。

图3是图示图2中所示的存储器单元阵列的实施例的图。

参考图3，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿着+X、+Y和+Z方向被布置。将参考图4和图5更详细地描述每个存储器块的结构。

图4是图示图3中所示的存储器块BLK1至BLKz中的任何一个存储器块BLKa的电路图。

参考图4，存储器块BLKa可以包括多个存储器单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个存储器单元串CS11至CS1m和CS21至CS2m中的每个存储器单元串可以形成为“U”形。在存储器块BLKa中，可以在行方向(即，+X方向)上布置m个存储器单元串。图4图示了在列方向(即，+Y方向)上布置的两个存储器单元串。然而，这是为了便于描述，并且应当理解，可以在列方向上布置三个存储器单元串。

多个存储器单元串CS11至CS1m和CS21至CS2m中的每个存储器单元串可以包括至少一个源极选择晶体管SST、第一存储器单元至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1到MCn可以具有彼此相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一项可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个存储器单元串中提供用于提供沟道层的柱。在一个实施例中，可以在每个存储器单元串中提供用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一项的柱。

每个存储器单元串的源极选择晶体管SST可以连接在公共源极线CSL和存储器单元MC1至MCp之间。

在一个实施例中，被布置在相同行上的存储器单元串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且被布置在不同行上的存储器单元串的源极选择晶体管可以连接到不同的源极选择线。在图4中，第一行上的存储器单元串CS11至CS1m的源极选择晶体管可以连接到第一源极选择线SSL1。第二行上的存储器单元串CS21至CS2m的源极选择晶体管可以连接到第二源极选择线SSL2。

在另一个实施例中，存储器单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接到一个源极选择线。

每个存储器单元串的第一存储器单元至第n存储器单元MC1至MCn可以连接在源极选择晶体管SST和漏极选择晶体管DST之间。

第一存储器单元至第n存储器单元MC1至MCn可以被划分为第一存储器单元至第p存储器单元MC1至MCp和第(p+1)存储器单元至第n存储器单元MCp+1至MCn。第一存储器单元至第p存储器单元MC1至MCp可以被顺序地布置在+Z方向的相反方向上，并且可以串联连接在源极选择晶体管SST和管道晶体管PT之间。第(p+1)存储器单元至第n存储器单元MCp+1至MCn可以被顺序地布置在+Z方向上，并且可以串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元至第p存储器单元MC1至MCp和第(p+1)存储器单元至第n存储器单元MCp+1至MCn可以通过管道晶体管PT连接。每个存储器单元串的第一存储器单元至第n存储器单元MC1至MCn的栅极电极可以分别连接到第一字线至第n字线WL1至WLn。

每个存储器单元串的管道晶体管PT的栅极可以连接到管道线PL。

每个存储器单元串的漏极选择晶体管DST可以连接在对应的位线与存储器单元MCp+1至MCn之间。在行方向上布置的存储器单元串可以连接到在行方向上延伸的漏极选择线。第一行上的存储器单元串CS11至CS1m的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行上的存储器单元串CS21至CS2m的漏极选择晶体管可以连接到第二漏极选择线DSL2。

在列方向上布置的存储器单元串可以连接到在列方向上延伸的位线。在图4中，第一列上的存储器单元串CS11和CS21可以连接到第一位线BL1。第m列上的存储器单元串CS1m和CS2m可以连接到第m位线BLm。

在行方向上布置的存储器单元串中连接到相同字线的存储器单元可以构成一个页。例如，第一行上的存储器单元串CS11至CS1m中连接到第一字线WL1的存储器单元可以构成一个页。第二行上的存储器单元串CS21至CS2m中连接到第一字线WL1的存储器单元可以构成另一页。当漏极选择线DSL1和DSL2中的任何一个漏极选择线被选择时，在一个行方向上布置的存储器单元串可以被选择。当字线WL1至WLn中的任何一个字线被选择时，可以在被选择的存储器单元串中选择一个页。

在另一实施例中，可以提供偶数位线和奇数位线来代替第一位线至第m位线BLl至BLm。此外，在行方向上布置的存储器单元串CS11至CS1m或CS21至CS2m中的偶数编号的存储器单元串可以分别连接到偶数位线，并且在在行方向上布置的存储器单元串CS11至CS1m或CS21m至CS2m中的奇数编号的存储器单元串可以分别连接到奇数位线。

在一个实施例中，第一存储器单元至第n存储器单元MCl至MCn中的至少一个存储器单元可以被用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供至少一个虚设存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数目增大时，可以改进存储器块BLKa的操作的可靠性。另一方面，存储器块BLKa的尺寸可以增大。当虚设存储器单元的数目减小时，存储器块BLKa的尺寸可以减小。另一方面，存储器块BLKa的操作的可靠性可能会降低。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储器块BLKa的擦除操作之前或之后，可以对虚设存储器单元中的全部虚设存储器单元或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压可以控制被施加到连接到相应虚设存储器单元的虚设字线的电压，使得虚设存储器单元可以具有所需的阈值电压。

图5是图示图3中所示的存储器块BLK1至BLKz中的一个存储器块的另一实施例BLKb的电路图。

参考图5，存储器块BLKb可以包括多个存储器单元串CS11’至CS1m’和CS21’至CS2m’。多个存储器单元串CS11’至CS1m’和CS21’至CS2m’中的每个存储器单元串可以沿着+Z方向延伸。多个存储器单元串CS11’至CS1m’和CS21’至CS2m’中的每个存储器单元串可以包括至少一个源极选择晶体管SST、第一存储器单元至第n存储器单元MC1至MCn、以及至少一个漏极选择晶体管DST，它们可以被堆叠在存储器块BLKb下方的衬底(未示出)上。

每个存储器单元串的源极选择晶体管SST可以连接在公共源极线CSL和存储器单元MC1至MCn之间。被布置在相同行上的存储器单元串的源极选择晶体管可以连接到相同的源极选择线。被布置在第一行上的存储器单元串CS11’至CS1m’的源极选择晶体管可以连接到第一源极选择线SSL1。被布置在第二行上的存储器单元串CS21’至CS2m’的源极选择晶体管可以连接到第二源极选择线SSL2。在另一实施例中，存储器单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以共同连接到一个源极选择线。

每个存储器单元串的第一存储器单元至第n存储器单元MC1至MCn可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元至第n存储器单元MC1至MCn的栅极电极可以分别连接到第一字线至第n字线WL1至WLn。

每个存储器单元串的漏极选择晶体管DST可以连接在对应的位线与存储器单元MC1至MCn之间。在行方向上布置的存储器单元串的漏极选择晶体管可以连接到在行方向上延伸的漏极选择线。第一行上的存储器单元串CS11’至CS1m’的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行上的存储器单元串CS21’至CS2m’的漏极选择晶体管可以连接到第二漏极选择线DSL2。

因此，除了从图5中的每个存储器单元串排除了管道晶体管PT之外，图5的存储器块BLKb具有与图4的存储器块BLKa的电路相似的电路。

在另一实施例中，可以提供偶数位线和奇数位线来代替第一位线至第m位线BL1至BLm。此外，在行方向上布置的存储器单元串CS11’至CS1m’或CS21’至CS2m’中的偶数编号的存储器单元串可以分别连接到偶数位线，并且在行方向上布置的存储器单元串CS11’至CS1m’或CS21’至CS2m’中的奇数编号的存储器单元串可以分别连接到奇数位线。

在一个实施例中，第一存储器单元至第n存储器单元MC1至MCn中的至少一个存储器单元可以被用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供至少一个虚设存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数目增大时，可以改进存储器块BLKb的操作的可靠性。另一方面，存储器块BLKb的尺寸可以增大。当虚设存储器单元的数目减小时，存储器块BLKb的尺寸可以减小。另一方面，存储器块BLKb的操作的可靠性可能会降低。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储器块BLKb的擦除操作之前或之后，可以对虚设存储器单元中的全部虚设存储器单元或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压可以控制被施加到连接到相应虚设存储器单元的虚设字线的电压，使得虚设存储器单元可以具有所需的阈值电压。

图6是图示图3中所示的存储器块BLK1至BLKz中的一个存储器块的又一实施例BLKi的电路图。

参考图6，在存储器块BLKi中，彼此平行布置的多个字线可以连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储器块BLKi可以包括连接在位线BL1至BLm与公共源极线CSL之间的多个存储器单元串ST。位线BL1至BLm可以分别连接到存储器单元串ST，并且公共源极线CSL可以共同连接到存储器单元串ST。存储器单元串ST可以彼此相同地被配置，并且因此，作为示例，将详细描述连接到第一位线BL1的存储器单元串ST。

存储器单元串ST可以包括源极选择晶体管SST、多个存储器单元MC1至MC16、以及漏极选择晶体管DST，它们可以在公共源极线CSL与第一位线BL1之间彼此串联连接。在一个存储器单元串ST中可以包括至少一个漏极选择晶体管DST，并且在一个存储器单元串ST中可以包括源极选择晶体管和存储器单元，源极选择晶体管的数目大于图中所示的源极选择晶体管SST的数目，并且存储器单元的数目大于图中所示的存储器单元MC1至MC16的数目。

源极选择晶体管SST的源极可以连接到公共源极线SL，并且漏极选择晶体管DST的漏极可以连接到第一位线BLl。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。被包括在不同存储器单元串ST中的源极选择晶体管SST的栅极可以连接到源极选择线SSL，并且被包括在不同存储器单元串ST中的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。存储器单元MC1至MC16的栅极可以连接到多个字线WL1至WL16。被包括在不同存储器单元串ST中的存储器单元中的连接到相同字线的存储器单元的组可以被称为物理页PG。因此，与字线WL1至WL16的数目相对应的物理页PG可以被包括在存储器块BLKi中。

一个存储器单元可以存储一位数据。该一个存储器单元通常可以被称为单级单元(SLC)。一个物理页PG可以存储一个逻辑页(LPG)数据。一个LPG数据可以包括与被包括在一个物理页PG中的单元的数目相对应的数据位。

一个存储器单元可以存储两位或更多位数据。一个物理页PG可以存储两个或更多个LPG数据。

图7是图示图2中所示的存储器设备的编程操作的图。

在图7中，为了便于描述，假设多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。然而，本公开的范围并不限于此，并且多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)或存储4位数据的四级单元(QLC)。

存储器设备100的编程操作可以包括多个编程循环PL1至PLm。即，通过执行多个编程循环PL1至PLm，存储器设备100可以将被选择的存储器单元编程为具有与多个编程状态中的任何一个状态相对应的阈值电压。

多个编程循环PL1至PLm中的每个编程循环可以包括：提供编程电压的编程电压施加步骤PGM Step、以及通过施加验证电压来确定存储器单元是否已经被编程的验证步骤Verify Step。

被包括在每个编程循环中的编程电压施加步骤PGM Step可以包括预充电时间段Precharge、编程时间段Program和放电时间段Discharge。

在预充电时间段Precharge中，可以执行对多个存储器单元串进行预充电的操作。对多个存储器单元串进行预充电的操作可以被称为“串预充电操作”。

此外，在预充电时间段Precharge中，可以执行将位线电压设置为被施加到多个位线的电压的操作。设置位线电压的操作可以被称为“位线设置操作”。

位线设置操作可以包括将位线电压设置为编程允许电压或编程禁止电压的操作。当在随后的编程时间段Program中将编程脉冲施加到被选择的字线时，连接到位线电压被设置为编程允许电压的位线的存储器单元可以具有增大的阈值电压。此外，在随后的编程时间段Program中，可以维持连接到其位线电压被设置为编程禁止电压的位线的存储器单元的阈值电压。

在一个实施例中，编程允许电压可以是接地电压。此外，编程禁止电压可以是供电电压。具体地，可以通过将被施加到页缓冲器的页缓冲器控制信号从关断电压增大到接通电压来执行设置位线电压的操作。

串预充电操作可以包括将从公共源极线施加的电压传递到未被选择的存储器单元串的操作。例如，由于不同的存储器单元串共同连接到相同字线，因此在对被选择的存储器单元串的编程操作中，被包括在未被选择的存储器单元串中的存储器单元可能会受到被施加到字线的编程脉冲的影响。

因此，可以预先充分地增大未被选择的存储器单元串的沟道区域的电压，使得可以防止被包括在未被选择的存储器单元串中的存储器单元的阈值电压被意外地移动。

在一个实施例中，存储器设备100可以在预充电时间段Precharge中同时执行串预充电操作和位线设置操作。

编程时间段Program可以是如下的时间段，在这样的时间段中，被选择的存储器单元被编程为具有与编程状态相对应的阈值电压。例如，存储器设备100可以将编程电压施加到被选择的字线，并且可以将具有比编程电压的电平低的电平的编程通过电压施加到未被选择的字线。此外，存储器设备100可以将与0V相对应的接地电压施加到被选择的位线，并且可以将供电电压施加到未被选择的位线。因此，存储器设备100可以将被选择的存储器单元编程为具有与编程状态相对应的阈值电压。

放电时间段Discharge可以是如下的时间段，在这样的时间段中，被施加到字线和选择线的电压被放电。存储器设备100可以通过将与0V相对应的接地电压施加到字线和选择线来对被施加到字线和选择线的电压进行放电。

图8是图示了图2中所示的存储器设备中所包括的存储器单元可以以其被编程的顺序的图。

在图8中图示了存储器单元串。存储器单元串可以包括串联连接在位线BL与公共源极线CSL之间的多个存储器单元。存储器单元可以分别连接到字线。漏极选择晶体管可以连接在存储器单元与位线之间，并且源极选择晶体管可以连接在存储器单元与公共源极线之间。可以通过漏极选择线DSL来控制漏极选择晶体管，并且可以通过源极选择线SSL来控制源极选择晶体管。

为了便于描述，假设存储器单元串连接到八个字线WL1至WL8。此外，假设连接到第五字线至第八字线WL5至WL8的存储器单元是被编程的存储器单元，并且连接到第一字线至第四字线WL1至WL4的存储器单元是在存储器单元被编程之前的存储器单元。

在一个实施例中，可以按从与漏极选择线DSL相邻的第八字线WL8到与源极选择线SSL相邻的第一字线WL1的方向顺序地执行编程操作。这被称为反向顺序。

在参考图7描述的预充电时间段中，存储器设备100可以通过公共源极线CSL对存储器单元串的沟道Channel进行预充电。例如，在源极选择晶体管被接通的状态下，存储器设备100可以通过公共源极线CSL和源极选择线SSL对沟道Channel进行预充电。漏极选择晶体管可以处于漏极选择晶体管被关断的状态。即，存储器设备100可以在施加编程电压之前对未被选择的存储器单元串进行预充电，以便减小编程操作中的干扰。随着在公共源极线CSL中预充电的电压的电平变得更高，对干扰的减小变得更大。

图9中所示的操作方法可以例如由图2中所示的存储器设备100执行。

在图9中，T0至T4表示被包括在编程操作中的编程电压施加步骤PGM Step，并且T4至T5表示验证步骤Verify Step。存储器设备100可以在T0之前执行验证步骤Verify Step。

编程电压施加步骤PGM Step可以包括预充电时间段Precharge、编程时间段Program和放电时间段Discharge。

T0至T2可以是预充电时间段Precharge，T2至T3可以是编程时间段Program，并且T3至T4可以是放电时间段Discharge。

可以根据字线顺序来顺序地编程存储器单元。因此，连接到未被选择的字线Unselected WL中的比被选择的字线Selected WL早被编程的字线的存储器单元可以处于存储器单元被编程的状态，并且连接到要比被选择的字线Selected WL晚被编程的字线的存储器单元可以具有与擦除状态相对应的阈值电压。

在图9中，假设存储器设备100可以按从与漏极选择线DSL相邻的字线WL到与源极选择线SSL相邻的字线WL的方向顺序地执行编程操作。因此，连接到位于被选择的字线Selected WL与源极选择线SSL之间的未被选择的字线Unselected WL的存储器单元可以是未被执行编程操作的存储器单元。此外，连接到位于被选择的字线Selected WL与漏极选择线DSL之间的未被选择的字线Unselected WL的存储器单元可以是已经被执行了编程操作的存储器单元。

在图9中，第一未被选择的字线组GROUP 1Unselected WL可以对应于位于被选择的字线Selected WL与源极选择线SSL之间的未被选择的字线Unselected WL。第二未被选择的字线组GROUP 2Unselected WL可以对应于位于被选择的字线Selected WL与漏极选择线DSL之间的未被选择的字线Unselected WL。

由于第一未被选择的字线组GROUP 1Unselected WL要晚于被选择的字线Selected WL被编程，因此连接到第一未被选择的字线组GROUP 1Unselected WL的存储器单元可以是具有擦除状态的存储器单元。由于第二未被选择的字线组GROUP 2UnselectedWL早于被选择的字线Selected WL被编程，因此连接到第二未被选择的字线组GROUP2Unselected WL的存储器单元可以处于存储器单元被编程为与所存储的数据相对应的阈值电压的状态。

在T0处，存储器设备100可以对被选择的字线Selected WL进行预充电。例如，存储器设备100可以将预充电电压Vpre施加到被选择的字线Selected WL。因此，可以增大被选择的字线Selected WL的电压。此外，存储器设备100可以将预充电电压Vpre施加到第一未被选择的字线组GROUP 1Unselected WL。因此，可以增大第一未被选择的字线组GROUP1Unselected WL的电压。存储器设备100可以将接地电压GND施加到第二未被选择的字线组GROUP 2Unselected WL。

此外，存储器设备100可以对公共源极线CSL进行预充电。例如，存储器设备100可以将预充电电压施加到公共源极线CSL。因此，可以增大公共源极线CSL的电压。施加到公共源极线CSL的电压可以是用于对未被选择的存储器单元串进行预充电的电压。

存储器设备100可以通过公共源极线CSL对多个存储器单元串的沟道区域进行预充电。具体地，存储器设备100可以执行串预充电操作。

在一个实施例中，存储器设备100可以将被施加到公共源极线CSL的预充电电压Vpre施加到多个存储器单元串中的每个存储器单元串的源极选择线。

例如，存储器设备100可以将预充电电压Vpre施加到作为被选择的存储器单元串的源极选择线的被选择的源极选择线Selected SSL。此外，存储器设备100可以将预充电电压Vpre施加到作为未被选择的存储器单元串的源极选择线的未被选择的源极选择线Unselected SSL。因此，可以增大被选择的源极选择线Selected SSL的电压和未被选择的源极选择线Unselected SSL的电压。

此外，存储器设备100可以将接地电压GND施加到作为被选择的存储器单元串的漏极选择线的被选择的漏极选择线Selected DSL，在该接地电压GND处，漏极选择晶体管被关断。此外，存储器设备100可以将接地电压GND施加到作为未被选择的存储器单元串的漏极选择线的未被选择的漏极选择线Unselected DSL，在该接地电压GND处，漏极选择晶体管被关断。因此，可以减小被选择的漏极选择线Selected DSL的电压和未被选择的漏极选择线Unselected DSL的电压。

在多个存储器单元串的沟道区域正在被预充电时，存储器设备100可以设置被施加到位线的位线电压。具体地，存储器设备100可以同时执行串预充电操作和位线设置操作，其中在正在向位线施加位线电压之前开始对存储器单元串的预充电。

在一个实施例中，存储器设备100可以根据要被存储在如下的存储器单元中的数据来设置位线电压，这样的存储器单元连接到与多个存储器单元连接的字线中的被选择的字线Selected WL。

在一个实施例中，存储器设备100可以将位线电压设置为编程允许电压或编程禁止电压之一。

例如，存储器设备100可以通过将页缓冲器控制信号PBSENSE增大到接通电压Vpbs来将编程允许电压或编程禁止电压施加到位线。

在T1处，存储器设备100可以将接地电压GND施加到被选择的字线Selected WL和第一未被选择的字线组GROUP 1Unselected WL。因此，可以减小被选择的字线Selected WL的电压和第一未被选择的字线组GROUP 1Unselected WL的电压。

在T2处，可以结束串预充电操作和位线设置操作。

在T2处，存储器设备100可以将接地电压GND施加到被选择的源极线Selected SSL和未被选择的源极选择线Unselected SSL。因此，可以减小被选择的源极线Selected SSL的电压和未被选择的源极选择线Unselected SSL的电压。

此外，存储器设备100可以将页缓冲器控制信号PBSENSE减小到接地电压GND。

在T2处，存储器设备100可以将编程电压VPGM提供给被选择的字线Selected WL。

例如，存储器设备100可以将通过电压Vpass施加到字线Selected WL、GROUP1Unselected WL和GROUP 2Unselected WL。随后，存储器设备100可以将编程电压VPGM施加到被选择的字线Selected WL。其他未被选择的字线GROUP 1Unselected WL和GROUP2Unselected WL的电压维持通过电压Vpass。

此外，存储器设备100可以将漏极选择电压VDSL施加到被选择的漏极选择线Selected DSL，在该漏极选择电压VDSL处，漏极选择晶体管可以被接通。

在T3处，存储器设备100可以对被选择的字线Selected WL进行放电。

例如，存储器设备100可以将接地电压GND施加到字线Selected WL、GROUP1Unselected WL和GROUP 2Unselected WL。

此外，存储器设备100可以将接地电压GND施加到被选择的漏极选择线SelectedDSL，在该接地电压GND处，漏极选择晶体管可以被关断。

在T4处，存储器设备可以将验证电压Vpv施加到被选择的字线Selected WL，并且可以将验证通过电压Vpass施加到未被选择的字线GROUP 1Unselected WL和GROUP2Unselected WL。验证电压Vpv可以是用于确定被选择的存储器单元的编程状态的电压。验证通过电压Vpass可以是如下的电压，在这样的电压处，连接到未被选择的字线GROUP1Unselected WL和GROUP 2Unselected WL的存储器单元被接通而对位线的电压没有影响。

此外，存储器设备100可以将漏极选择电压VDSL施加到被选择的漏极选择线Selected DSL，在该漏极选择电压VDSL处，漏极选择晶体管可以被接通。此外，存储器设备100可以将漏极选择电压VDSL施加到未被选择的漏极选择线Unselected DSL，在该漏极选择电压VDSL处，漏极选择晶体管可以被接通。这是为了防止未被选择的存储器单元串的沟道电位由被施加到未被选择的字线GROUP 1Unselected WL和GROUP 2Unselected WL的高电位的验证通过电压Vpass过度地增大。

此外，存储器设备100可以将源极选择电压VSSL施加到被选择的源极选择线Selected SSL，在该源极选择电压VSSL处，源极选择晶体管被接通。此外，存储器设备100可以将源极选择电压VSSL施加到未被选择的源极选择线Unselected SSL，在该源极选择电压VSSL处，源极选择晶体管被接通。这是为了防止未被选择的存储器单元串的沟道电位由被施加到未被选择的字线GROUP 1Unselected WL和GROUP 2Unselected WL的高电位的验证通过电压Vpass过度地增大。

接地电压GND可以被施加到公共源极线CSL。

随后，在T5处，可以结束验证步骤Verify Step。

参考图9，可以同时执行串预充电操作和位线设置操作。串预充电操作所需的电流和位线设置操作所需的电流可以被同时消耗。因此，在存储器设备100中消耗的电流可以瞬间快速增大。

根据本公开的实施例，串预充电操作和位线设置操作可以被同时执行，但是可以被控制为在不同的时间开始。因此，可以在时间上分配在存储器设备100中消耗的电流，从而可以减小在串预充电操作和位线设置操作中生成的峰值电流。将参考图10对此进行详细描述。

图10中所示的操作方法可以例如由图2中所示的存储器设备100执行。

在图10中，T0’至T5’表示被包括在编程操作中的编程电压施加步骤PGM Step，并且T5’至T6’表示验证步骤Verify Step。存储器设备100可以在T0’之前执行验证步骤Verify Step。

T0’至T3’可以是预充电时间段Precharge，T3’至T4’可以是编程时间段Program，并且T4’至T5’可以是放电时间段Discharge。

在时间段T2’至T6’中的操作可以与参考图9描述的、存储器设备在时间段T1至T5中的操作相同。

图10中所示的实施例可以不同于图9中所示的实施例，不同之处在于，在T0’至T2’，串预充电操作和位线设置操作可以被同时执行，但是可以在不同的时间开始。

在一个实施例中，在开始对多个存储器单元串的沟道区域进行预充电之后，在多个存储器单元串的沟道区域正在被预充电时，存储器设备100可以设置被施加到位线的位线电压。例如，可以施加电压以增大多个存储器单元串中的每个存储器单元串的源极选择线的电压，并且在从被施加到多个存储器单元串中的每个存储器单元串的源极选择线的电压增大的时间起经过预定时间之后，存储器设备100可以设置被施加到位线的位线电压。

具体地，在T0’处，存储器设备100可以开始串预充电操作。

例如，存储器设备100可以将预充电电压Vpre施加到公共源极线CSL。此外，存储器设备100可以将预充电电压Vpre施加到被选择的源极选择线Selected SSL和未被选择的源极选择线Unselected SSL。此外，存储器设备100可以将接地电压GND施加到被选择的漏极选择线DSL和未被选择的漏极选择线Unselected DSL。此外，存储器设备100可以将预充电电压Vpre施加到被选择的字线Selected WL和第一未被选择的字线组GROUP 1UnselectedWL。此外，存储器设备100可以将接地电压GND施加到第二未被选择的字线组GROUP2Unselected WL。

随后，在T1’处，存储器设备100可以在执行串预充电操作时开始位线设置操作。例如，当在将预充电电压Vpre施加到被选择的源极选择线Selected SSL和未被选择的源极选择线Unselected SSL之后经过预定时间段时，存储器设备100可以将页缓冲器控制信号PBSENSE的电平增大到接通电压Vpbs。存储器设备100可以基于页缓冲器控制信号PBSENSE将编程允许电压或编程禁止电压施加到位线。即，当在将预充电电压施加到多个存储器单元串中的每个存储器单元串的源极选择线之后经过预定时间段时，存储器设备100可以设置位线电压。

因此，可以在时间上分配在存储器设备100中消耗的电流，使得可以减小在串预充电操作和位线设置操作中生成的峰值电流。

在图11中，存储器单元阵列110、行解码器121、电压生成器122和页缓冲器组123可以分别以与参考图2描述的存储器单元阵列110、行解码器121、电压生成器122和页缓冲器组123相同的方式被配置和操作。编程操作控制器1100可以表示图2中所示的编程操作控制器131。

参考图11，编程操作控制器1100可以包括编程电压控制信号生成器1110、源极选择线控制器1120、源极线控制器1130和位线控制器1140。

编程电压控制信号生成器1110可以生成编程电压控制信号，该编程电压控制信号指示要生成在编程电压施加步骤中使用的多个电压。

在一个实施例中，编程电压控制信号生成器1110可以生成预充电电压控制信号，该预充电电压控制信号指示要生成在预充电时间段中使用的作为具有各种电平的电压的预充电关联电压。此外，编程电压控制信号生成器1110可以将预充电电压控制信号提供给电压生成器122。电压生成器122可以根据预充电电压控制信号来生成在预充电时间段中使用的各种预充电关联电压。随后，电压生成器122可以将预充电关联电压提供给行解码器121。

源极选择线控制器1120可以控制被施加到源极选择线的电压。例如，源极选择线控制器1120可以向行解码器121提供源极选择线控制信号，以允许将预充电电压施加到源极选择线。行解码器121可以根据源极选择线控制信号将预充电电压提供给存储器单元阵列110。

源极线控制器1130可以控制被施加到公共源极线的预充电电压。例如，源极线控制器1130可以将预充电电压施加到存储器单元阵列110的公共源极线。

位线控制器1140可以控制被施加到位线的位线电压。例如，位线控制器1140可以生成用于控制位线电压的页缓冲器控制信号。随后，位线控制器1140可以将页缓冲器控制信号传递到页缓冲器组123。页缓冲器组123可以根据页缓冲器控制信号将位线电压设置为编程允许电压或编程禁止电压。

图12是图示图1中所示的存储器控制器的图。

参考图1和图12，存储器控制器200可以包括处理器220、RAM230、纠错电路240、ROM250、主机接口270和闪存接口280。

处理器220可以控制存储器控制器200的整体操作。RAM 230可以被用作存储器控制器200的缓冲存储器、高速缓冲存储器、工作存储器等。

纠错电路240可以执行纠错。纠错电路240可以对要通过闪存接口280写入存储器设备的数据执行纠错码(ECC)编码。经ECC解码的数据可以通过闪存接口280被传递到存储器设备。纠错电路240可以对通过闪存接口280从存储器设备接收的数据执行ECC解码。示例性地，纠错电路240可以作为闪存接口280的组件被包括在闪存接口280中。

ROM 260可以以固件的形式存储存储器控制器200的操作中所需的各种信息。

存储器控制器200可以通过主机接口270与外部设备(例如，主机300、应用处理器等)通信。

存储器控制器200可以通过闪存接口280与存储器设备100进行通信。存储器控制器200可以通过闪存接口280向存储器设备100传送命令CMD、地址ADDR、控制信号CTRL等，并且接收数据DATA。示例性地，闪存接口280可以包括NAND接口。

图13是图示可以应用根据本公开的一个实施例的存储设备的存储器卡系统的框图。

参考图13，存储器卡系统2000可以包括存储器控制器2100、存储器设备2200和连接器2300。

存储器控制器2100可以连接到存储器设备2200。存储器控制器2100可以访问存储器设备2200。例如，存储器控制器2100可以控制存储器设备2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以在存储器设备2200与主机Host之间提供接口。存储器控制器2100可以驱动用于控制存储器设备2200的固件。存储器控制器2100可以以与参考图1描述的存储器控制器200相同的方式被实现。可以以与参考图2描述的存储器设备100相同的方式实现存储器设备2200。

示例性地，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。

存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以根据特定的通信协议与外部设备(例如，主机)通信。示例性地，存储器控制器2100可以通过各种通信协议中的至少一种通信协议与外部设备通信，各种通信协议诸如是通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙、以及NVMe。示例性地，连接器2300可以由上述各种通信协议中的至少一种通信协议定义。

示例性地，可以利用各种非易失性存储器设备来实现存储器设备2200，各种非易失性存储器设备诸如是电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)。

存储器控制器2100和存储器设备2200可以被集成到单个半导体设备中，以构成存储器卡。例如，存储器控制器2100和存储器设备2200可以构成存储器卡，存储器卡诸如是PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD、microSD和SDHC)和通用闪存(UFS)。

图14是示例性地图示可以应用根据本公开的一个实施例的存储设备的固态驱动器(SSD)系统的框图。

参考图14，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001与主机3100交换信号SIG，并且通过功率连接器3002接收功率PWR。SSD 3200包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。

在一个实施例中，SSD控制器3210可以用作参考图1描述的存储器控制器200。

响应于从主机3100接收的信号SIG，SSD控制器3210可以控制多个闪存3221至322n。示例性地，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由如下接口中的至少一种接口定义的信号，这样的接口诸如是通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WI-FI、蓝牙、以及NVMe。

辅助电源3230可以通过功率连接器3002连接到主机3100。当来自主机3100的功率供给不平稳时，辅助电源3230可以提供SSD 3200的功率。示例性地，辅助电源3230可以位于SSD 3200中，或者位于SSD 3200之外。例如，辅助电源3230可以位于主板上，并且可以向SSD3200提供辅助功率。

缓冲存储器3240可以作为SSD 3200的缓冲存储器操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的易失性存储器、或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图15是图示可以应用根据本公开的一个实施例的存储设备的用户系统的框图。

参考图15，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以驱动被包括在用户系统4000中的组件、操作系统(OS)、用户程序等。示例性地，应用处理器4100可以包括用于控制被包括在用户系统4000中的组件、接口、图形引擎等的控制器。应用处理器4100可以作为片上系统(SoC)被提供。

存储器模块4200可以作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器操作。存储器模块4200可以包括易失性随机存取存储器或非易失性随机存取存储器，易失性随机存取存储器诸如是DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM，非易失性随机存取存储器诸如是PRAM、ReRAM、MRAM和FRAM。示例性地，通过基于叠层封装(PoP)来封装应用处理器4100和存储器模块4200，可以将应用处理器4100和存储器模块4200提供为一个半导体封装。

网络模块4300可以与外部设备通信。示例性地，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi。示例性地，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将被存储在该存储模块4400中的数据传送到应用处理器4100。示例性地，存储模块4400可以用非易失性半导体存储器设备来实现，非易失性半导体存储器设备诸如是相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存。示例性地，存储模块4400可以作为可移动驱动器被提供，可移动驱动器诸如是用户系统4000的存储器卡或外部驱动器。

示例性地，存储模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备可以以与参考图1描述的存储器设备100相同的方式操作。存储模块4400可以以与参考图1描述的存储设备50相同的方式操作。

用户接口4500可以包括如下接口，这样的接口用于向应用处理器4100输入数据或命令或者向外部设备输出数据。示例性地，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像头、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和监视器。

根据本公开，存储器设备和存储器设备的操作方法可以能够减小峰值电流。

Claims

1.一种用于操作存储器设备的方法，所述存储器设备包括多个存储器单元串，所述多个存储器单元串各自包括：连接在公共源极线与位线之间的多个存储器单元、连接在所述公共源极线与所述多个存储器单元之间的源极选择线、以及连接在所述位线与所述多个存储器单元之间的漏极选择线，所述方法包括：

通过所述公共源极线，对所述多个存储器单元串的沟道区域进行预充电；以及

在开始对所述多个存储器单元串的所述沟道区域进行预充电之后，在所述多个存储器单元串的所述沟道区域正在被预充电时，设置被施加到所述位线的位线电压。

2.根据权利要求1所述的方法，还包括将预充电电压施加到所述公共源极线。

3.根据权利要求2所述的方法，其中对所述沟道区域的所述预充电包括：将被施加到所述公共源极线的所述预充电电压施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线。

4.根据权利要求3所述的方法，其中对所述位线电压的所述设置包括：在从所述预充电电压被施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线的时间起经过预定时间段之后，设置所述位线电压。

5.根据权利要求1所述的方法，其中在对所述位线电压的所述设置中，根据要被存储在存储器单元中的数据来设置所述位线电压，所述存储器单元连接到与所述多个存储器单元连接的字线中的被选择的字线。

6.根据权利要求5所述的方法，其中在对所述位线电压的所述设置中，所述位线电压被设置为编程允许电压或编程禁止电压之一。

7.根据权利要求1所述的方法，还包括：在所述多个存储器单元串的所述沟道区域被预充电时，关断连接到所述漏极选择线的漏极选择晶体管。

8.根据权利要求1所述的方法，还包括：将预充电电压施加到连接到所述多个存储器单元的字线中的被选择的字线。

9.根据权利要求1所述的方法，还包括：在所述多个存储器单元串的所述沟道区域被预充电之后，向连接到所述多个存储器单元的字线中的被选择的字线提供编程电压。

10.根据权利要求9所述的方法，还包括：在所述编程电压被提供给所述被选择的字线之后，对所述被选择的字线进行放电。

11.一种存储器设备，包括：

多个存储器块，所述多个存储器块各自包括多个存储器单元串，所述多个存储器单元串各自包括：串联连接在公共源极线与位线之间的多个存储器单元、串联连接在所述公共源极线与所述多个存储器单元之间的多个源极选择线、以及串联连接在所述位线与所述多个存储器单元之间的多个漏极选择线；

外围电路，被配置成执行多个编程循环，所述多个编程循环各自包括：向所述多个存储器块中的被选择的存储器块提供编程电压的编程电压施加步骤、以及验证所述被选择的存储器块的编程状态的验证步骤；以及

编程操作控制器，被配置成：控制所述外围电路，以通过所述公共源极线对所述多个存储器单元串的沟道区域进行预充电，并且在所述编程电压施加步骤中，在相对于开始对所述多个存储器单元串的所述沟道区域进行预充电的预定时间，设置被施加到所述位线的位线电压。

12.根据权利要求11所述的存储器设备，其中所述编程操作控制器包括编程电压控制信号生成器，所述编程电压控制信号生成器被配置成生成编程电压控制信号，所述编程电压控制信号指示要生成在所述编程电压施加步骤中使用的多个电压。

13.根据权利要求12所述的存储器设备，其中所述编程操作控制器还包括源极线控制器，所述源极线控制器被配置成控制被施加到所述公共源极线的电压。

14.根据权利要求13所述的存储器设备，其中所述编程操作控制器还包括源极选择线控制器，所述源极选择线控制器被配置成控制被施加到所述多个源极选择线的电压。

15.根据权利要求14所述的存储器设备，其中所述编程操作控制器还包括被配置成控制所述位线电压的位线控制器。

16.一种用于操作存储器设备的方法，所述存储器设备包括多个存储器单元串，所述多个存储器单元串各自包括：连接在公共源极线与位线之间的多个存储器单元、连接在所述公共源极线与所述多个存储器单元之间的源极选择线、以及连接在所述位线与所述多个存储器单元之间的漏极选择线，所述方法包括：

增大所述公共源极线的电压；

通过所述公共源极线，增大被施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线的电压；以及

在被施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线的所述电压被增大时，在被施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线的所述电压被增大之后，在预定经过时间之后，设置被施加到所述位线的位线电压。

17.根据权利要求16所述的方法，其中在对所述位线电压的所述设置中，根据要被存储在存储器单元中的数据来设置所述位线电压，所述存储器单元连接到与所述多个存储器单元连接的字线中的被选择的字线。

18.根据权利要求17所述的方法，其中在对所述位线电压的所述设置中，所述位线电压被设置为编程允许电压或编程禁止电压之一。

19.根据权利要求16所述的方法，还包括：在增大被施加到所述多个存储器单元串中的每个存储器单元串的所述源极选择线的电压时，关断连接到所述漏极选择线的漏极选择晶体管。

20.根据权利要求16所述的方法，还包括增大连接到所述多个存储器单元的字线中的被选择的字线的电压。