CN112289361A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN112289361A
CN112289361A CN202010289305.4A CN202010289305A CN112289361A CN 112289361 A CN112289361 A CN 112289361A CN 202010289305 A CN202010289305 A CN 202010289305A CN 112289361 A CN112289361 A CN 112289361A
Authority
CN
China
Prior art keywords
erase
program
verification
planes
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010289305.4A
Other languages
English (en)
Inventor
姜泰圭
梁喆宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112289361A publication Critical patent/CN112289361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置及其操作方法。一种包括多个平面的存储器装置包括：模式设定组件，其将所述存储器装置的操作模式设定为验证通过模式以允许在多个平面中执行的验证操作强制通过；以及验证信号发生器，其用于输出验证通过信号，该验证通过信号用信号通知针对所述多个平面中的每一个，验证操作已通过。

Description

存储器装置及其操作方法
技术领域
本公开总体上涉及电子装置，更具体地，涉及一种存储器装置及其操作方法。
背景技术
存储装置是由诸如计算机、智能电话或智能平板的主机装置控制的用于存储数据的装置。存储装置包括被配置为将数据存储在诸如硬盘驱动器(HDD)的磁盘上的装置以及被配置为将数据存储在诸如固态驱动器(SSD)或存储卡的半导体存储器(即，非易失性存储器)上的装置。
存储装置可包括被配置为存储数据的存储器装置以及被配置为控制存储器装置的存储控制器。存储器装置被分类为易失性存储器装置和非易失性存储器装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
根据本公开的一方面，提供了一种包括多个平面的存储器装置，该存储器装置包括：模式设定组件，其被配置为将存储器装置的操作模式设定为验证通过模式以允许在所述多个平面中执行的验证操作强制通过；以及验证信号发生器，其被配置为输出验证通过信号，该验证通过信号用信号通知针对所述多个平面中的每一个，验证操作已通过。
根据本公开的另一方面，提供了一种操作包括多个平面的存储器装置的方法，该方法包括以下步骤：将存储器装置的操作模式设定为允许在所述多个平面中执行的验证操作强制通过；以及输出验证通过信号，该验证通过信号用信号通知针对所述多个平面中的每一个，验证操作已通过。
附图说明
现在将在下文参照附图更充分地描述示例实施方式；然而，其可按照不同的形式来具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
图1是示出存储装置的框图。
图2是示出图1所示的存储器装置的结构的图。
图3是示出图2所示的存储器单元阵列的实施方式的图。
图4是示出图3所示的存储块当中的任一个存储块的电路图。
图5是示出图3所示的存储块当中的一个存储块的另一实施方式的电路图。
图6是示出多平面结构的图。
图7是示出擦除循环的图。
图8是示出编程循环的图。
图9是示出在多平面中执行的擦除循环和编程循环的图。
图10是示出在多平面中执行的擦除循环的图。
图11A和图11B是示出在验证通过模式或验证失败模式下擦除验证通过信号或擦除验证失败信号的输出以及各个平面的操作的图。
图12是示出在多平面中执行的编程循环的图。
图13A和图13B是示出在验证通过模式或验证失败模式下编程验证通过信号或编程验证失败信号的输出以及各个平面的操作的图。
图14是示出根据本公开的实施方式的存储器装置的操作的图。
图15是示出根据本公开的实施方式的存储器装置的操作的图。
图16是示出根据本公开的实施方式的存储器装置的操作的图。
图17是示出根据本公开的实施方式的存储器装置的操作的图。
图18是示出根据本公开的实施方式的存储器装置的操作的图。
图19是示出图1所示的存储控制器的另一实施方式的图。
图20是示出根据本公开的实施方式的应用存储装置的存储卡系统的框图。
图21是示例性地示出根据本公开的实施方式的应用存储装置的固态驱动器(SSD)系统的框图。
图22是示出根据本公开的实施方式的应用存储装置的用户系统的框图。
具体实施方式
为了描述基于本公开的概念的实施方式，本文所公开的具体结构或功能描述仅是例示性的。基于本公开的概念的实施方式可按照各种形式实现，不能被解释为限于本文中所阐述的实施方式。
基于本公开的概念的实施方式可被不同地修改并具有各种形状。因此，实施方式示出于附图中并旨在于本文中详细描述。然而，基于本公开的概念的实施方式不应被解释为限于指定的公开，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代。
尽管可使用诸如“第一”和“第二”的术语来描述各种组件，但是这些组件不应被理解为限于上述术语。上述术语仅用于将一个组件与另一组件区分。例如，在不脱离本公开的权利范围的情况下，第一组件可被称为第二组件，同样，第二组件可被称为第一组件。
将理解，当元件被称为“连接”或“联接”到另一元件时，其可直接连接或联接到另一元件，或者也可存在中间元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，不存在中间元件。此外，诸如“在...之间”、“紧接在...之间”或“与...相邻”和“与...直接相邻”的描述组件之间的关系的其它表达可类似地解释。
本申请中所使用的术语仅用于描述特定实施方式，并非旨在限制本公开。除非上下文清楚地另外指示，否则本公开中的单数形式也旨在包括复数形式。将进一步理解，诸如“包括”或“具有”等的术语旨在指示存在说明书中所公开的特征、数量、操作、动作、组件、部件或其组合，并不旨在排除可存在或可添加一个或更多个其它特征、数量、操作、动作、组件、部分或其组合的可能性。
只要没有不同地定义，本文所使用的所有术语(包括技术术语或科学术语)具有本公开所属领域的技术人员通常理解的含义。具有词典中限定的定义的术语应该被解释为使得其具有与相关领域的上下文一致的含义。只要在本申请中没有清楚地定义，术语不应以理想的或过于形式的方式解释。
在描述那些实施方式时，将省略对本公开所属领域熟知并且不与本公开直接相关的技术的描述。这旨在通过省略不必要的描述来更清楚地公开本公开的主旨。
以下，将参照附图详细描述本公开的示例性实施方式以便本领域技术人员能够容易地实现本公开的技术精神。
实施方式提供了一种能够控制各个平面的验证操作的存储器装置以及该存储器装置的操作方法。
图1是示出存储装置的框图。
参照图1，存储装置50可包括存储器装置100和存储控制器200。
存储装置50可以是在主机300的控制下存储数据的装置。主机300可以是移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统。
存储装置50可被制造为可与主机300接口的各种类型的存储装置中的任一种。例如，存储装置50可以是固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸减小MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
存储装置50可被制造为各种类型的封装类型中的任一种。例如，存储装置50可被制造为诸如堆叠式封装(POP)、系统封装(SIP)、系统芯片(SOC)、多芯片封装(MCP)、板载芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种类型的封装类型中的任一种。
存储器装置100可存储数据。存储控制器200可控制存储器装置100。存储器装置100可包括用于存储数据的存储器单元阵列，其包括多个存储器单元。存储器单元阵列还可包括多个存储块。各个存储块可包括多个存储器单元，并且这多个存储器单元可构成多个页。在实施方式中，页可以是用于在存储器装置100中存储数据或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。
在实施方式中，存储器装置100可包括模式设定组件150。模式设定组件150可将针对包括在存储器装置100中的各个平面执行的擦除循环或编程循环中所包括的擦除验证操作或编程验证操作设定为强制通过。
传统上，针对包括在存储器装置100中的各个平面执行的擦除验证操作或编程验证操作不被允许强制通过。因此，当发生突然断电(SPO)时，存储器装置100从头开始重新执行暂停的操作。即，为了重新执行暂停的操作，即使在平面之一中擦除验证操作或编程验证操作已通过时，存储器装置100也对所有平面执行擦除操作或编程操作。
因此，在本公开中，针对各个平面允许擦除验证操作或编程验证操作强制通过，以使得当发生SPO时，操作效率可改进。即，针对擦除验证操作通过或编程验证操作通过的任何平面不执行恢复操作。在发生SPO之后，通过在恢复处理中再划分暂停的操作来省略恢复操作，以使得可快速地执行恢复操作。
在实施方式中，模式设定组件150可执行操作以针对存储器单元阵列中所包括的多个平面中的每一个将擦除验证操作或编程验证操作设定为强制通过。
在实施方式中，模式设定组件150可执行操作以允许包括在特定擦除循环或特定编程循环中的擦除验证操作或编程验证操作强制通过。另选地，模式设定组件150可执行操作以将存储器装置100的擦除操作期间执行的擦除验证操作设定为强制通过，或者将存储器装置100的编程操作期间执行的编程验证操作设定为强制通过。
在实施方式中，存储器装置100可包括验证信号发生器。验证信号发生器可包括针对包括在存储器装置100中的各个平面允许擦除验证操作或编程验证操作强制通过的信号。验证信号发生器可包括允许擦除验证操作强制通过的擦除验证信号发生器170和/或允许编程验证操作强制通过的编程验证信号发生器190。
在实施方式中，存储器装置100可包括擦除验证信号发生器170。
擦除验证信号发生器170可基于包括在存储器装置100中的平面的数量配置有多个平面擦除验证信号发生器。P可以是大于1的自然数。即，当存储器装置100中的平面的数量为P时，擦除验证信号发生器170可配置有P个平面擦除验证信号发生器(例如，第一至第P平面擦除验证信号发生器)。第一至第P平面擦除验证信号发生器可分别对应于第一至第P平面。
因此，第一至第P平面擦除验证信号发生器中的每一个可输出对应平面的擦除验证通过信号。
在实施方式中，包括在擦除验证信号发生器170中的多个平面擦除验证信号发生器中的每一个可基于从模式设定组件150接收的擦除循环的数量或擦除验证通过设定信息来输出擦除验证通过信号。
具体地，每当执行对对应平面的擦除循环时，多个平面擦除验证信号发生器中的每一个可累积并计数擦除循环数。当针对各个平面计数的擦除循环数等于从模式设定组件150接收的对应平面的擦除循环数时，平面擦除验证信号发生器可输出擦除验证通过信号。
在实施方式中，存储器装置100可包括编程验证信号发生器190。
编程验证信号发生器190可基于包括在存储器装置100中的平面的数量配置有多个平面编程验证信号发生器。P可以是大于1的自然数。即，当存储器装置100中的平面的数量为P时，编程验证信号发生器190可配置有P个平面编程验证信号发生器(例如，第一至第P平面编程验证信号发生器)。第一至第P平面编程验证信号发生器分别可对应于第一至第P平面。
因此，第一至第P平面编程验证信号发生器中的每一个可输出对应平面的编程验证通过信号。
在实施方式中，包括在编程验证信号发生器190中的多个平面编程验证信号发生器中的每一个可基于从模式设定组件150接收的编程循环的数量或编程验证通过设定信息来输出编程验证通过信号。
具体地，每当执行对对应平面的编程循环时，多个平面编程验证信号发生器中的每一个可累积并计数编程循环数。当针对各个平面计数的编程循环数等于从模式设定组件150接收的对应平面的编程循环数时，平面编程验证信号发生器可输出编程验证通过信号。
在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。在本说明书中，为了说明方便，下面将假设并描述存储器装置100是NAND闪存的情况。
在实施方式中，存储器装置100可按二维阵列结构或三维阵列结构实现。以下，将基于按三维阵列结构实现的存储器装置100来描述实施方式。然而，本公开不限于三维阵列结构。本公开不仅可应用于电荷存储层利用浮栅(FG)来配置的闪存装置，而且可应用于电荷存储层利用绝缘层来配置的电荷捕获闪存(CTF)。
在实施方式中，存储器装置100可使用一个数据比特存储在一个存储器单元中的单级单元(SLC)方案来操作。另选地，存储器装置100可使用至少两个数据比特存储在一个存储器单元中的方案来操作。例如，存储器装置100可使用两个数据比特存储在一个存储器单元中的多级单元(MLC)方案、三个数据比特存储在一个存储器单元中的三级单元(TLC)方案或四个数据比特存储在一个存储器单元中的四级单元(QLC)方案来操作。
存储器装置100被配置为从存储控制器200接收命令和地址并且被配置为访问存储器单元阵列中的通过地址选择的区域。即，存储器装置100可对通过地址选择的区域执行与命令对应的操作。例如，存储器装置100可基于所接收的命令执行写(编程)操作、读操作和擦除操作。例如，当接收到编程命令时，存储器装置100可将数据编程在通过地址选择的区域中。当接收到读命令时，存储器装置100可从通过地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可擦除存储在通过地址选择的区域中的数据。
存储控制器200可控制存储装置50的总体操作。
当电源电压被施加到存储装置50时，存储控制器200可执行固件(FW)。当存储器装置100是闪存装置时，存储控制器200可执行诸如控制主机400与存储器装置100之间的通信的闪存转换层(FTL)的FW。
在实施方式中，存储控制器200可从主机300接收数据和逻辑块地址(LBA)，并将LBA转换为表示要存储数据的存储器装置100中所包括的存储器单元的地址的物理块地址(PBA)。
此外，存储控制器200还可包括缓冲存储器(未示出)。
存储控制器200可在缓冲存储器中存储建立LBA和PBA之间的映射关系的逻辑-物理地址映射表。
存储控制器200可响应于来自主机300的请求而控制存储器装置100执行编程操作、读操作、擦除操作等。例如，当从主机300接收到编程请求时，存储控制器200可将编程请求改变为编程命令并将编程命令、PBA和数据提供给存储器装置100。当从主机300与LBA一起接收到读请求时，存储控制器200可将读请求改变为读命令时，选择与LBA对应的PBA，然后将读命令和PBA提供给存储器装置100。当从主机300与LBA一起接收到擦除请求时，存储控制器200可将擦除请求改变为擦除命令，选择与LBA对应的PBA，然后将擦除命令和PBA提供给存储器装置100。
在实施方式中，存储控制器200可自主地生成编程命令、地址和数据而无需来自主机300的任何请求，并将编程命令、地址和数据发送到存储器装置100。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损平衡的编程操作和用于垃圾收集的编程操作的后台操作。
在实施方式中，存储控制器200可控制主机300与缓冲存储器之间的数据交换。另选地，存储控制器200可将用于控制存储器装置100的系统数据暂时地存储在缓冲存储器中。例如，存储控制器200可将从主机300输入的数据暂时地存储在缓冲存储器中，然后将暂时地存储在缓冲存储器中的数据发送到存储器装置100。
在各种实施方式中，缓冲存储器可用作存储控制器200的工作存储器或高速缓存存储器。缓冲存储器可存储由存储控制器200执行的代码或命令。另选地，缓冲存储器可存储由存储控制器200处理的数据。
在实施方式中，缓冲存储器可利用诸如双倍数据速率同步DRAM(DDR SDRAM)、DDR4SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)的动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)来实现。
在各种实施方式中，缓冲存储器可包括在存储装置50内部，或者可联接到存储装置50，意味着缓冲存储器可在存储装置50的外部。
在实施方式中，存储控制器200可控制至少两个存储器装置100。存储控制器200可基于交织方案来控制存储器装置以改进操作性能。
主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方式中的至少一种来与存储装置50通信。
图2是示出图1所示的存储器装置的结构的图。
参照图2，存储器装置100可包括存储器单元阵列100、外围电路120和控制逻辑130。控制逻辑130可包括模式设定组件150、擦除验证信号发生器170和编程验证信号发生器190。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到行解码器121。多个存储块BLK1至BLKz通过位线BL1至BLn联接到页缓冲器组123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。联接到同一字线的存储器单元可被定义为一个页。因此，一个存储块可包括多个页。
行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。
包括在存储器单元阵列110中的各个存储器单元可被配置为存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)或存储四个数据比特的四级单元(QLC)。
外围电路120可基于控制逻辑130对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。外围电路120可驱动存储器单元阵列110。例如，基于控制逻辑130，外围电路120可对行线RL和位线BL1至BLn施加各种操作电压或者可将所施加的电压放电。
外围电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
行解码器121通过行线RL联接到存储器单元阵列110。行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可包括正常字线和虚设字线。在实施方式中，行线RL还可包括管选择线。
行解码器121将从控制逻辑130接收的行地址RADD解码。行解码器121基于解码的地址选择存储块BLK1至BLKz当中的至少一个存储块。另外，行解码器121可根据解码的地址选择所选存储块的至少一条字线以将电压发生器122所生成的电压施加到所述至少一条字线WL。
例如，在编程操作中，行解码器121可将编程电压施加到所选字线，并将电平低于编程电压的电平的编程通过电压施加到未选字线。在编程验证操作中，行解码器121可将验证电压施加到所选字线，并将电平高于验证电压的电平的验证通过电压施加到未选字线。
在读操作中，行解码器121可将读电压施加到所选字线，并将电平高于读电压的电平的读通过电压施加到未选字线。
在实施方式中，以存储块为单位执行存储器装置100的擦除操作。在擦除操作中，行解码器121可基于解码的地址选择一个存储块。在擦除操作中，行解码器121可将接地电压施加到联接到所选存储块的字线。
电压发生器122在控制逻辑130的控制下操作。电压发生器122使用供应给存储器装置100的外部电源电压来生成多个电压。具体地，电压发生器可响应于操作信号OPSIG而生成在编程操作、读操作和擦除操作中使用的各种操作电压Vop。例如，电压发生器122可基于控制逻辑130生成编程电压、验证电压、通过电压、读电压、擦除电压等。
在实施方式中，电压发生器122可通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
在实施方式中，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。
例如，电压发生器122可包括用于接收内部电源电压的多个泵浦电容器，并且通过基于控制逻辑130选择性地启用这多个泵浦电容器来生成多个电压。
生成的多个电压可通过行解码器121供应给存储器单元阵列110。
页缓冲器组123包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn分别通过第一位线BL1至第n位线BLn联接到存储器单元阵列110。第一位线BL1至第n位线BLn在控制逻辑130的控制下操作。具体地，第一位线BL1至第n位线BLn可响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可暂时存储通过第一位线BL1至第n位线BLn接收的数据，或者在读操作或验证操作中感测位线BL1至BLn的电压或电流。
具体地，在编程操作中，当编程电压被施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可将通过输入/输出电路125接收的数据DATA通过第一位线BL1至第n位线BLn传送到所选存储器单元。基于传送的数据DATA对所选页的存储器单元进行编程。在编程验证操作中，第一页缓冲器PB1至第n页缓冲器PBn通过感测通过第一位线BL1至第n位线BLn从所选存储器单元接收的电压或电流来读取页数据。
在读操作中，第一页缓冲器PB1至第n页缓冲器PBn通过第一位线BL1至第n位线BLn从所选页的存储器单元读取数据DATA，并在列解码器124的控制下将读取的数据DATA输出到输入/输出电路125。
在擦除操作中，第一页缓冲器PB1至第n页缓冲器PBn可将第一位线BL1至第n位线BLn浮置或施加擦除电压。
列解码器124可响应于列地址CADD在输入/输出电路125和页缓冲器组123之间通信数据。例如，列解码器124可通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn通信数据或者通过列线CL与输入/输出电路125通信数据。
输入/输出电路125可将从存储控制器200(参照图1)接收的命令CMD和地址ADDR传送到控制逻辑130或者与列解码器124交换数据DATA。
在读操作或验证操作中，感测电路125可响应于允许比特VRYBIT信号生成基准电流，并通过比较从页缓冲器组123接收的感测电压VPB与通过基准电流生成的基准电压来输出通过或失败信号PASS/FAIL。
响应于命令CMD和地址ADDR，控制逻辑130可通过输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许比特VRYBIT来控制外围电路120。另外，响应于通过或失败信号PASS/FAIL，控制逻辑130可确定验证操作通过还是失败。
包括在存储器单元阵列110中的各个存储器单元可基于存储在其中的数据被编程为多个编程状态当中的一个编程状态。存储器单元的目标编程状态可基于存储在其中的数据被确定为多个编程状态中的任一个。
在实施方式中，控制逻辑130可包括模式设定组件150。当存储器装置100执行擦除循环或编程循环时，模式设定组件150可将存储器装置100的操作模式设定为验证通过模式。验证通过模式可以是存储器装置100的用于允许包括在擦除循环中的擦除验证操作或包括在编程循环中的编程验证操作强制通过的操作模式。当存储器装置100的操作模式被设定为验证通过模式时，模式设定组件150可执行操作以将擦除验证操作或编程验证操作设定为通过。
具体地，模式设定组件150可设定包括在特定擦除循环中的擦除验证操作中允许输出擦除验证通过信号的擦除循环数。另外，模式设定组件150可设定包括在特定编程循环中的编程验证操作中允许输出编程验证通过信号的编程循环数。模式设定组件150可将设定的擦除循环数提供给擦除验证信号发生器170，并将设定的编程循环数提供给编程验证信号发生器190。
在实施方式中，在存储器装置100执行特定擦除循环或特定编程循环的同时，模式设定组件150可执行操作以将包括在对应擦除循环中的擦除验证操作或包括在对应编程循环中的编程验证操作设定为强制通过。
具体地，模式设定组件150可向擦除验证信号发生器170提供擦除验证通过设定信息以将包括在擦除循环中的擦除验证操作设定为通过。另选地，模式设定组件150可向编程验证信号发生器190提供编程验证通过设定信息以将编程循环中的编程验证操作设定为通过。
在实施方式中，控制逻辑130可包括验证信号发生器(未示出)。验证信号发生器(未示出)可针对包括在存储器装置100中的各个平面输出允许擦除验证操作或编程验证操作强制通过的信号。验证信号发生器(未示出)可包括允许擦除验证操作强制通过的擦除验证信号发生器170和/或允许编程验证操作强制通过的编程验证信号发生器190。
在实施方式中，控制逻辑130可包括擦除验证信号发生器170。擦除验证信号发生器170可包括数量与存储器装置100中所包括的平面的数量相等的平面擦除验证信号发生器。包括在擦除验证信号发生器170中的各个平面擦除验证信号发生器可从感测电路126接收对应平面的通过信号或失败信号PASS/FAIL。通过信号或失败信号PASS/FAIL可表示擦除验证操作的通过或失败。
擦除验证信号发生器170可从模式设定组件150接收各个平面的擦除验证通过设定信息的擦除循环数。当擦除验证信号发生器170从模式设定组件150接收到擦除循环数或擦除验证通过设定信息时，与擦除循环数或擦除验证通过设定信息对应的平面擦除验证信号发生器可输出擦除验证通过信号，而不管从感测电路126接收的信号如何。
具体地，当擦除验证信号发生器170从模式设定组件150接收到特定平面的擦除循环数时，与该特定平面对应的平面擦除验证信号发生器可对平面的擦除循环数进行计数。当计数的擦除循环数与从模式设定组件150接收的擦除循环数相等时，平面擦除验证信号发生器可向存储控制器(图1所示的200)输出擦除验证通过信号。
在实施方式中，当擦除验证信号发生器170从模式设定组件150接收到特定平面的擦除验证通过设定信息时，与该特定平面对应的平面擦除验证信号发生器可向存储控制器输出擦除验证通过信号。
在实施方式中，控制逻辑130可包括编程验证信号发生器190。编程验证信号发生器170可包括数量与包括在存储器装置100中的平面的数量相等的平面编程验证信号发生器。包括在编程验证信号发生器190中的各个平面编程验证信号发生器可从感测电路126接收对应平面的通过信号或失败信号PASS/FAIL。通过信号或失败信号PASS/FAIL可表示编程验证操作的通过或失败。
编程验证信号发生器170可从模式设定组件150接收各个平面的擦除验证通过设定信息的编程循环数。当编程验证信号发生器190从模式设定组件150接收到编程循环数或编程验证通过设定信息时，与编程循环数或编程验证通过设定信息对应的平面编程验证信号发生器可输出编程验证通过信号，而不管从感测电路126接收的信号如何。
具体地，当编程验证信号发生器190从模式设定组件150接收到特定平面的编程循环数时，与该特定平面对应的平面编程验证信号发生器可对平面的编程循环数进行计数。当计数的编程循环数与从模式设定组件150接收的编程循环数相等时，平面编程验证信号发生器可向存储控制器输出编程验证通过信号。
在实施方式中，当编程验证信号发生器190从模式设定组件150接收到特定平面的编程验证通过设定信息时，与该特定平面对应的平面编程验证信号发生器可向存储控制器输出编程验证通过信号。
图3是示出图2所示的存储器单元阵列的实施方式的图。
参照图3，存储器单元阵列110可包括多个存储块BLK1至BLKz。各个存储块可具有三维结构。各个存储块可包括层叠在基板(未示出)上的多个存储器单元。所述多个存储器单元可沿着+X、+Y和+Z方向布置。各个存储块的结构将参照图4和图5更详细地描述。
图4是示出图3所示的存储块BLK1至BLKz当中的任一个存储块BLKa的电路图。
参照图4，存储块BLKa可包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可按照“U”形状形成。在存储块BLKa中，在行方向(即，+X方向)上布置m个单元串。图4示出在列方向(即，+Y方向)上布置两个单元串。然而，图4的实施方式仅是为了描述方便，将理解，可在列方向上布置三个或更多个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT以及至少一个漏极选择晶体管DST。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCp之间。
在实施方式中，布置在同一行上的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线。另一方面，布置在不同行上的单元串的源极选择晶体管联接到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在另一实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到一条源极选择线。
各个单元串的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可被分成第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp依次布置在+Z方向的相反方向上，并且串联联接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn依次布置在+Z方向上，并且串联联接在管式晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT联接。各个单元串的第一存储器单元MC1至第n存储器单元MCn的栅电极分别联接到第一字线WL1至第n字线WLn。
各个单元串的管式晶体管PT的栅极联接到管线PL。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
布置在列方向上的单元串联接到在列方向上延伸的位线。在图4上，第一列上的单元串CS11和CS21联接到第一位线BL1。第m列上的单元串CS1m和CS2m联接到第m位线BLm。
布置在行方向上的单元串中联接到同一字线的存储器单元构成一页。例如，第一行上的单元串CS11至CS1m中联接到第一字线WL1的存储器单元构成一页。第二行上的单元串CS21至CS2m中联接到第一字线WL1的存储器单元构成另一页。当漏极选择线DSL1和DSL2中的任一条被选择时，可选择布置在一个行方向上的单元串。当字线WL1至WLn中的任一条被选择时，可在所选单元串中选择一页。
在另一实施方式中，代替第一位线BL1至第m位线BLm，可设置偶数位线和奇数位线。另外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m当中的偶数单元串可分别联接到偶数位线，布置在行方向上的单元串CS11至CS1m或CS21至CS2m当中的奇数单元串可分别联接到奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。例如，至少一个虚设存储器单元可减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，至少一个虚设存储器单元可减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKa的操作的可靠性改进。另一方面，存储块BLKa的尺寸增大。当虚设存储器单元的数量减少时，存储块BLKa的尺寸减小。另一方面，存储块BLKa的操作的可靠性可降低。
为了有效地控制至少一个虚设存储器单元，虚设存储器单元可具有所需阈值电压。在存储块BLKa的擦除操作之前或之后，可对所有或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到联接到各个虚设存储器单元的虚设字线的电压，以使得虚设存储器单元可具有所需阈值电压。
图5是示出图3所示的存储块BLK1至BLKz当中的一个存储块的另一实施方式BLKb的电路图。
参照图5，存储块BLKb可包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个沿着+Z方向延伸。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个包括在存储块BLKb下方层叠在基板(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行上的单元串的源极选择晶体管联接到同一源极选择线。布置在第一行上的单元串CS11’至CS1m’的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行上的单元串CS21’至CS2m’的源极选择晶体管联接到第二源极选择线SSL2。在另一实施方式中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可共同联接到一条源极选择线。
各个单元串的第一存储器单元MC1至第n存储器单元MCn串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅电极分别联接到第一字线WL1至第n字线WLn。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11’至CS1m’的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21’至CS2m’的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，图5的存储块BLKb具有与图4的存储块BLKa相似的电路，不同之处在于从图5的各个单元串排除了管式晶体管PT。
在另一实施方式中，代替第一位线BL1至第m位线BLm，可设置偶数位线和奇数位线。另外，布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的偶数单元串可分别联接到偶数位线，布置在行方向上的单元串CS11'至CS1m’或CS21’至CS2m’当中的奇数单元串可分别联接到奇数位线。
另外，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。
图6是示出多平面结构的图。
参照图6，图6示出包括在存储器单元阵列110中的多平面111和113。尽管图2示出存储器单元阵列(图2所示的110)包括单个平面的实施方式，但图6示出存储器单元阵列110具有提供多个平面的多平面结构的实施方式。图6示出平面数量为2的情况。然而，在另一实施方式中，存储器单元阵列可包括更大数量的平面。
在实施方式中，存储器单元阵列110可包括第零平面111(即，Plane0)和第一平面113(即，Plane1)。第零平面111和第一平面113中的每一个可包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz中的每一个可包括多个存储器单元。
分别包括在第零平面111和第一平面113中的存储器单元可具有不同的操作速度。即，尽管理想的是存储器单元以相同的速度操作，但由于存储器单元的制造工艺的限制，可能出现存储器单元的物理特性之间的差异。存储器单元的物理特性之间的差异可能导致存储器单元的电特性之间的差异。因此，存储器单元可按不同的速度编程或擦除。
由于存储器单元的操作速度之间的差异，即使当针对每一平面施加相同的擦除或编程电压时，擦除操作或编程操作完成的时间可能彼此不同。因此，由于包括在各个平面中的存储器单元可具有不同的操作速度，所以在任一个平面中执行的擦除验证操作可通过，而在另一平面中执行的擦除验证操作可失败。另外，在任一个平面中执行的编程验证操作可通过，而在另一平面中执行的编程验证操作可失败。
在实施方式中，在第零平面111和第一平面113中执行的操作可同时执行。即，在多平面操作中，擦除循环或编程循环可在第零平面111和第一平面113中同时执行。然而，如上所述，尽管擦除循环或编程循环在多平面中同时执行，但由于存储器单元的不同操作速度，在各个平面中擦除验证操作或编程验证操作通过的时间可能不同。
传统上，为了解决该问题，在测试处理中通过允许擦除验证操作或编程验证操作强制通过来执行测试操作。
然而，在生产产品之后，擦除验证操作或编程验证操作通过的时间未任意设定。因此，在本公开中，提出了一种设定各个验证操作通过的时间的方法。
此外，在本公开中，提出了一种在包括在各个平面中的存储器单元的阈值电压分布彼此不同的状态下通过设定在各个平面中擦除验证操作或编程验证操作通过的不同时间来执行操作以进行测试的方法。
图7是示出擦除循环的图。
参照图7，图7示出多平面操作中在平面中各自同时执行的擦除循环。尽管图7中仅示出第一至第三擦除循环，但在各个平面中可执行更大数量的擦除循环。
在实施方式中，各个擦除循环可包括擦除操作和擦除验证操作。具体地，第一擦除循环可包括第一擦除操作和擦除验证操作，第二擦除循环可包括第二擦除操作和擦除验证操作，第三擦除循环可包括第三擦除操作和擦除验证操作。
在实施方式中，在多平面操作中，可在各个平面中执行第一擦除循环。可在多平面中的每一个中所包括的特定存储块中执行第一擦除循环。
具体地，可在各个平面中执行包括在第一擦除循环中的第一擦除操作。在第一擦除操作中，可对多平面中的每一个中所包括的特定存储块的源极选择线或基板施加擦除电压Vers。在施加擦除电压Vers之后，可执行包括在第一擦除循环中的擦除验证操作。在擦除验证操作中，可对联接到多平面中的每一个中所包括的特定存储块的多条字线施加擦除验证电压Vvfye。通过擦除验证操作，可确定多平面中的每一个中所包括的特定存储块是否已被擦除。
当存在第一擦除循环中所包括的擦除验证操作未通过的平面时，可在擦除验证操作未通过的平面中执行第二擦除循环。即，由于包括在各个多平面中的存储器单元的擦除速度彼此不同，所以可存在擦除验证操作未通过的平面。因此，可在擦除验证操作未通过的平面中执行附加擦除循环。
具体地，可在平面中执行包括在第二擦除循环中的第二擦除操作。在第二擦除操作中，可对平面中所包括的特定存储块的源极选择线或基板施加高于擦除电压Vers的第二电压。具体地，第二电压Vers+Vstep可比擦除电压Vers高阶跃电压Vstep。在施加第二电压Vers+Vstep之后，可执行包括在第二擦除循环中的擦除验证操作。在擦除验证操作中，可对联接到平面中所包括的特定存储块的多条字线施加擦除验证电压Vvfye。通过擦除验证操作，可确定平面中所包括的特定存储块是否已被擦除。
随后，当存在第二擦除循环中所包括的擦除验证操作未通过的平面时，可在擦除验证操作未通过的平面中执行第三擦除循环。
在第三擦除循环中所包括的第三擦除操作中，可对平面中所包括的特定存储块的源极选择线或基板施加高于第二电压Vers+Vstep的第三电压。具体地，第三电压Vers+Vstep*2可比第二电压Vers+Vstep高阶跃电压Vstep。随后，可通过第三擦除循环中所包括的擦除验证操作来确定平面中所包括的特定存储块是否已被擦除。
当即使在已执行第一至第三擦除循环之后，仍存在擦除验证操作未通过的平面时，可在平面中执行附加擦除循环。即，在多平面操作中，只有当所有平面的所有擦除验证操作未通过时才可执行附加操作，因此，可执行擦除循环直至所有平面的擦除验证操作通过为止。
图8是示出编程循环的图。
参照图8，图8示出多平面操作中各自在平面中同时执行的编程循环。尽管图7中仅示出第一至第三编程循环，但可在各个平面中执行更大数量的擦除循环。
在实施方式中，各个编程循环可包括编程操作和编程验证操作。具体地，第一编程循环可包括第一编程操作和编程验证操作，第二编程循环可包括第二编程操作和编程验证操作，第三编程循环可包括第三编程操作和编程验证操作。
在实施方式中，在多平面操作中，可在各个平面中执行第一编程循环。可在多平面中的每一个中所包括的特定存储块中执行第一编程循环。
具体地，可在各个平面中执行第一编程循环中所包括的第一编程操作。在第一编程操作中，可对多平面中的每一个中所包括的特定存储块的所选字线施加第一编程电压Vpgm1。在施加第一编程电压Vpgm1之后，可执行第一编程循环中所包括的编程验证操作。在编程验证操作中，可对联接到多平面中的每一个中所包括的特定存储块的多条字线施加编程验证电压Vvfyp。通过编程验证操作，可确定联接到多平面中的每一个中所包括的特定存储块的所选字线的存储器单元是否已被编程。
当存在第一编程循环中所包括的编程验证操作未通过的平面时，可在编程验证操作未通过的平面中执行第二编程循环。即，由于包括在各个多平面中的存储器单元的编程速度彼此不同，所以可存在编程验证操作未通过的平面。因此，可在编程验证操作未通过的平面中执行附加编程循环。
具体地，可在平面中执行第二编程循环中所包括的第二编程操作。在第二编程操作中，可对平面中所包括的特定存储块的所选字线施加高于第一编程电压Vpgm1的第二电压。具体地，第二电压Vpgm+Vstep可比第一编程电压Vpgm1高阶跃电压Vstep。在施加第二电压Vpgm+Vstep之后，可执行第二编程循环中所包括的编程验证操作。在编程验证操作中，可对联接到平面中所包括的特定存储块的多条字线施加编程验证电压Vvfyp。通过编程验证操作，可确定联接到平面中所包括的特定存储块的所选字线的所选存储器单元是否已被编程。
随后，当存在第二编程循环中所包括的编程验证操作未通过的平面时，可在编程验证操作未通过的平面中执行第三编程循环。
在第三编程循环中所包括的第三编程操作中，可对平面中所包括的特定存储块的所选字线施加高于第二电压Vgmp1+Vstep的第三电压。具体地，第三电压Vpgm1+Vstep*2可比第二电压Vpgm+Vstep高阶跃电压Vstep。随后，可通过第三编程循环中所包括的编程验证操作来确定联接到平面中所包括的特定存储块的所选字线的所选存储器单元是否已被编程。
当即使在已执行第一至第三编程循环之后，仍存在编程验证操作未通过的平面时，可在编程验证操作未通过的平面中执行附加编程循环。
图9是示出在多平面中执行的擦除循环和编程循环的图。
参照图9，图9是基于时间序列示出图7和图8所示的擦除循环和编程循环的图。
在实施方式中，在多平面操作中，可在各个平面中执行图9所示的擦除循环和编程循环。
具体地，可在各个平面中执行第一擦除循环。第一擦除循环可包括第一擦除操作和擦除验证操作。当在多个平面中的至少一个中第一擦除循环中所包括的擦除验证操作未通过时，可在各个平面中执行第二擦除循环。随后，当在多个平面中的至少一个中第二擦除循环中所包括的擦除验证操作未通过时，可在各个平面中执行第三擦除循环。
在图9中，假设在第N擦除循环中所有平面的擦除验证操作已通过。
由于在第N擦除循环中所有平面的擦除验证操作已通过，所以可在各个平面中依次执行从第一编程循环开始的编程循环。
在实施方式中，可在各个平面中执行第一编程循环。第一编程循环可包括第一编程操作和编程验证操作。当在多个平面中的至少一个中第一编程循环中的编程验证操作未通过时，可在各个平面中执行第二编程循环。随后，当在多个平面中的至少一个中第二编程循环中所包括的编程验证操作未通过时，可在各个平面中执行第三编程循环。
当在所有平面中预定编程循环中所包括的编程验证操作未通过时，编程操作可失败。即，只有当所有多个平面中编程验证操作通过时编程操作才可完成。
如本文中针对诸如预定编程循环的参数所用的词语“预定”意指在该参数在处理或算法中使用之前确定该参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间但在处理或算法中使用参数之前确定参数的值。
图10是示出在多平面中执行的擦除循环的图。
参照图10，图10示出在多平面(即，第零平面Plane0和第一平面Plane1)中执行的擦除循环。图10示出具有执行擦除循环的两个平面的实施方式。然而，本发明不限于此，可存在多于或少于两个平面。另外，在图10中，在第零平面Plane0和第一平面Plane1中执行的擦除循环是第一循环和第二循环。然而，可基于各个擦除循环中所包括的擦除验证操作是否通过/失败来执行更大数量的擦除循环。
在图10中，第一擦除循环可包括第一擦除操作和擦除验证操作。另外，第二擦除循环可包括第二擦除操作和擦除验证操作。
在实施方式中，可在第零平面Plane0和第一平面Plane1中执行第一擦除循环中所包括的第一擦除操作。基于多平面操作，可在第零平面Plane0和第一平面Plane1中同时执行第一擦除操作。第一擦除操作可以是对多平面中的每一个中所包括的特定存储块的源极选择线或基板施加擦除电压的操作。
在第零平面Plane0和第一平面Plane1中执行第一擦除操作之后，可在第零平面Plane0和第一平面Plane1中执行第一擦除循环中所包括的擦除验证操作。
在图10中，假设在第零平面Plane0和第一平面Plane1中的每一个中第一擦除循环中所包括的擦除验证操作未通过。因此，可在第零平面Plane0和第一平面Plane1中同时执行附加擦除循环(第二擦除循环)。
在实施方式中，可在第零平面Plane0和第一平面Plane1中执行第二擦除循环中所包括的第二擦除操作。基于多平面操作，可在第零平面Plane0和第一平面Plane1中同时执行第二擦除操作。类似于第一擦除操作，第二擦除操作可以是对多平面中的每一个中所包括的特定存储块的源极选择线或基板施加擦除电压的操作。然而，第二擦除操作中的擦除电压可以是与第一擦除操作中的擦除电压相比更高(高阶跃电压)的电压。
在第零平面Plane0和第一平面Plane1中执行第二擦除操作之后，可在第零平面Plane0和第一平面Plane1中执行第二擦除循环中所包括的擦除验证操作。基于在第零平面Plane0和第一平面Plane1中执行的擦除验证操作是否通过，可确定是否要在各个平面中执行附加擦除循环。
图11A和图11B是示出在验证通过模式或验证失败模式下擦除验证通过信号或擦除验证失败信号的输出以及各个平面的操作的图。
图11A示出存储器装置(图2所示的100)的一些组件。图11A假设存储器装置100包括第零平面Plane0和第一平面Plane1的情况。即，图11A假设存储器装置100中所包括的平面的数量为2，并且存储器装置100具有多平面结构的情况。图11B基于时间序列示出在多平面中执行的操作。
参照图11A，存储器装置100可包括感测电路126和控制逻辑130，并且控制逻辑130可包括模式设定组件150和第零平面擦除验证信号发生器171。第零平面擦除验证信号发生器171可以是擦除验证信号发生器(图2所示的170)中所包括的平面擦除验证信号发生器中的任一个。尽管图11A中仅示出第零平面擦除验证信号发生器171，但该图的内容可同样应用于第一平面擦除验证信号发生器(未示出)。
参照图11A，假设图2所示的存储器装置中所包括的组件当中的其它组件被省略。
参照图11A，感测电路126可基于通过针对各个平面执行感测操作而获得的结果来输出通过或失败信号PASS/FAIL。感测操作可以是擦除验证操作。即，感测电路126可输出针对各个平面执行的擦除验证操作的通过或失败信号PASS/FAIL。
在本公开中，尽管第零平面擦除验证信号发生器171在擦除验证操作中从感测电路126接收第零平面Plane0的通过或失败信号PASS/FAIL，但第零平面擦除验证信号发生器171可输出通过信号PASS或失败信号FAIL，而不管从感测电路126接收的第零平面Plane0的通过或失败信号PASS/FAIL如何。
具体地，在存储器装置100执行感测操作之前，模式设定组件150可将存储器装置100的操作模式设定为验证通过模式。验证通过模式可以是存储器装置100的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。
在实施方式中，在存储器装置100执行感测操作之前，模式设定组件150可将存储器装置100的操作模式设定为验证失败模式。验证失败模式可以是存储器装置的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制失败的操作模式。
在实施方式中，当存储器装置100的操作模式被设定为验证通过模式或验证失败模式时，模式设定组件150可将第零平面Plane0的擦除循环数ERSLOOP_NUM输出到第零平面擦除验证信号发生器171。第零平面Plane0的擦除循环数ERSLOOP_NUM可表示输出第零平面Plane0的擦除验证通过信号PASS或擦除验证失败信号FAIL的特定擦除循环。
在实施方式中，可为各个平面设定擦除循环数ERSLOOP_NUM。即，模式设定组件150可为各个平面设定输出擦除验证通过信号PASS或擦除验证失败信号FAIL的擦除循环数ERSLOOP_NUM。
在实施方式中，多个平面擦除验证信号发生器中的每一个可对在对应平面中执行的擦除循环的数量进行计数。即，参照图11A，第零平面擦除验证信号发生器171可对在第零平面Plane0中执行的擦除循环的数量进行计数。
当针对各个平面计数的擦除循环数与从模式设定组件150接收的各个平面的擦除循环数ERSLOOP_NUM相同时，对应平面的平面擦除验证信号发生器可在对应平面的对应擦除循环中所包括的擦除验证操作中输出擦除验证通过信号PASS或擦除验证失败信号FAIL。即，当由第零平面擦除验证信号发生器171计数的擦除循环数与从模式设定组件150接收的第零平面Plane0的擦除循环数ERSLOOP_NUM相同时，第零平面擦除验证信号发生器171可输出擦除验证通过信号PASS或擦除验证失败信号FAIL。
尽管第零平面擦除验证信号发生器171已从感测电路126接收到失败信号FAIL，但第零平面擦除验证信号发生器171可输出擦除验证通过信号PASS。
相反，尽管第零平面擦除验证信号发生器171已从感测电路126接收到通过信号PASS，但第零平面擦除验证信号发生器171可输出擦除验证失败信号FAIL。
因此，当执行擦除循环时，存储器装置100可允许擦除验证操作强制通过或失败。
在实施方式中，当第零平面擦除验证信号发生器171输出擦除验证通过信号PASS时，第零平面擦除验证信号发生器171可输出通过信号PASS，直至第一平面Plane1的擦除验证操作通过为止。即，可输出擦除验证操作已通过的平面的通过信号PASS，直至存储器装置100中所包括的所有平面的擦除验证操作通过为止。
参照图11A，假设模式设定组件150将第零平面Plane0的擦除循环数设定为“2”并将第一平面Plane1的擦除循环数设定为“3”。因此，当在第零平面Plane0中执行第二擦除循环时，可在第二擦除循环中所包括的擦除验证操作中从第零平面擦除验证信号发生器171输出擦除验证通过信号PASS。另外，当在第一平面Plane1中执行第三擦除循环时，可在第三擦除循环中所包括的擦除验证操作中从第一平面擦除验证信号发生器(未示出)输出擦除验证通过信号PASS。
在实施方式中，模式设定组件150可将关于第零平面Plane0的擦除验证通过设定信息EVPASS_SET输出到第零平面擦除验证信号发生器171，使得第零平面擦除验证信号发生器171输出与第零平面Plane0中正执行的擦除循环中所包括的擦除验证操作对应的擦除验证通过信号PASS。
另外，模式设定组件150可将关于第零平面Plane0的擦除验证失败设定信息EVFAIL_SET输出到第零平面擦除验证信号发生器171，使得第零平面擦除验证信号发生器171输出与第零平面Plane0中正执行的擦除循环中所包括的擦除验证操作对应的擦除验证失败信号FAIL。
可为各个平面设定擦除验证通过设定信息EVPASS_SET和擦除验证失败设定信息EVFAIL_SET。
在实施方式中，当第零平面擦除验证信号发生器171接收到擦除验证通过设定信息EVPASS_SET时，第零平面擦除验证信号发生器171可输出擦除验证通过信号PASS。相反，当第零平面擦除验证信号发生器171接收到擦除验证失败设定信息EVFAIL_SET时，第零平面擦除验证信号发生器171可输出擦除验证失败信号FAIL。
参照图11A，假设在第零平面Plane0中正执行第二擦除循环的同时，模式设定组件150输出关于第零平面Plane0的擦除验证通过设定信息EVPASS_SET。另外，假设在第一平面Plane1中正执行第三擦除循环的同时，模式设定组件150输出关于第一平面Plane1的擦除验证通过设定信息EVPASS_SET。
参照图11B，可在第零平面Plane0和第一平面Plane1中执行第一擦除循环。第一擦除循环可包括第一擦除操作和擦除验证操作。可在第零平面Plane0和第一平面Plane1中同时执行第一擦除循环。除了第一擦除循环之外，随后要执行的所有擦除循环可在第零平面Plane0和第一平面Plane1中同时执行。
在实施方式中，假设在第零平面Plane0和第一平面Plane1中执行第一擦除循环之前，存储器装置100的操作模式被设定为验证通过模式。另外，假设模式设定组件150分别向第零平面擦除验证信号发生器171和第一平面擦除验证信号发生器(未示出)输出第零平面Plane0和第一平面Plane1的擦除循环数ERSLOOP_NUM，其中第零平面Plane0的擦除循环数被设定为“2”并且第一平面Plane1的擦除循环数被设定为“3”。
在实施方式中，第零平面擦除验证信号发生器171和第一平面擦除验证信号发生器(未示出)可对第零平面Plane0和第一平面Plane1的擦除循环数进行计数。第零平面擦除验证信号发生器171和第一平面擦除验证信号发生器(未示出)可将计数的擦除循环数与从模式设定组件150接收的擦除循环数ERSLOOP_NUM进行比较。
在图11A和图11B中，假设作为执行第一擦除循环而获得的结果，擦除验证操作失败。因此，可在第零平面Plane0和第一平面Plane1中执行附加擦除循环(第二擦除循环)。可在第零平面Plane0和第一平面Plane1中同时执行第二擦除循环。
由于在第零平面Plane0中执行第二擦除循环，所以由第零平面擦除验证信号发生器171计数的第零平面Plane0的擦除循环数ERSLOOP_NUM与从模式设定组件150接收的第零平面Plane0的擦除循环数ERSLOOP_NUM可与“2”相同。因此，当在第零平面Plane0中执行第二擦除循环中所包括的擦除验证操作时，不管从感测电路126接收的信号如何，第零平面擦除验证信号发生器171可输出擦除验证通过信号PASS。因此，第零平面Plane0的擦除验证可通过。
然而，由于所计数的第一平面Plane1的擦除循环数(2)与从模式设定组件150接收的第一平面Plane1的擦除循环数(3)不相同，所以在第一平面Plane1中执行的擦除验证操作可失败。因此，可在第零平面Plane0和第一平面Plane1中执行附加擦除循环(第三擦除循环)。可在第零平面Plane0和第一平面Plane1中同时执行第三擦除循环。
随后，由于在第一平面Plane1中执行第三擦除循环，所以由第一平面擦除验证信号发生器(未示出)计数的第一平面Plane1的擦除循环数与从模式设定组件150接收的第一平面Plane1的擦除循环数ERSLOOP_NUM可与“3”相同。因此，当在第一平面Plane1中执行第三擦除循环中所包括的擦除验证操作时，不管从感测电路126接收的信号如何，第一平面擦除验证信号发生器(未示出)可输出擦除验证通过信号PASS。因此，第一平面Plane1的擦除验证可通过。
可甚至在第零平面Plane0中执行第三擦除循环。由于通过第零平面擦除验证信号发生器171允许在第零平面Plane0中执行的第二擦除循环的擦除验证操作强制通过，所以有必要在第三擦除循环之后输出第零平面Plane0的擦除验证通过信号PASS。
在实施方式中，在第零平面Plane0中正执行第二擦除循环的同时，第零平面擦除验证信号发生器171可接收关于第零平面Plane0的擦除验证通过设定信息EVPASS_SET。当在第零平面Plane0中执行第二擦除循环中所包括的擦除验证操作时，通过接收擦除验证通过设定信息EVPASS_SET，第零平面擦除验证信号发生器171可输出擦除验证通过信号PASS。因此，第零平面Plane0的擦除验证可通过。
另外，在第一平面Plane1中正执行第三擦除循环的同时，第一平面擦除验证信号发生器(未示出)可接收关于第一平面Plane1的擦除验证通过设定信息EVPASS_SET。当在第一平面Plane1中执行第三擦除循环中所包括的擦除验证操作时，通过接收擦除验证通过设定信息EVPASS_SET，第一平面擦除验证信号发生器(未示出)可输出擦除验证通过信号PASS。因此，第一平面Plane1的擦除验证可通过。
当第零平面Plane0和第一平面Plane1的擦除验证操作均通过时，然后可在第零平面Plane0和第一平面Plane1中执行编程循环。
图12是示出在多平面中执行的编程循环的图。
参照图12，图12示出在多平面(即，第零平面Plane0和第一平面Plane1)中执行的编程循环。在图12中，假设执行编程循环的平面的数量为2的情况。然而，在另一实施方式中，可在更大数量的平面中执行编程循环。另外，在图12中，在第零平面Plane0和第一平面Plane1中执行的编程循环是第一循环和第二循环。然而，可基于各个编程循环中所包括的编程验证操作是否通过/失败来执行更大数量的编程循环。
在图12中，第一编程循环可包括第一编程操作和编程验证操作。另外，第二编程循环可包括第二编程操作和编程验证操作。
在实施方式中，可在第零平面Plane0和第一平面Plane1中执行第一编程循环中所包括的第一编程操作。基于多平面操作，可在第零平面Plane0和第一平面Plane1中同时执行第一编程操作。第一编程操作可以是对联接到多平面中的每一个中所包括的特定存储块的所选字线施加编程电压的操作。
在第零平面Plane0和第一平面Plane1中执行第一编程操作之后，可在第零平面Plane0和第一平面Plane1中执行第一编程循环中所包括的编程验证操作。
在图12中，假设在第零平面Plane0和第一平面Plane1中的每一个中第一编程循环中所包括的编程验证操作未通过。因此，可在第零平面Plane0和第一平面Plane1中同时执行附加编程循环(第二编程循环)。
在实施方式中，可在第零平面Plane0和第一平面Plane1中执行第二编程循环中所包括的第二编程操作。基于多平面操作，可在第零平面Plane0和第一平面Plane1中同时执行第二编程操作。类似于第一编程操作，第二编程操作可以是对多平面中的每一个中所包括的特定存储块的所选字线施加编程电压的操作。然而，第二编程操作中的编程电压可以是比第一编程操作中的编程电压高阶跃电压的电压。
在第零平面Plane0和第一平面Plane1中执行第二编程操作之后，可在第零平面Plane0和第一平面Plane1中执行第二编程循环中所包括的编程验证操作。基于在第零平面Plane0和第一平面Plane1中执行的编程验证操作是否通过，可确定是否要在各个平面中执行附加编程循环。
图13A和图13B是示出在验证通过模式或验证失败模式下编程验证通过信号或编程验证失败信号的输出以及各个平面的操作的图。
图13A示出存储器装置(图2所示的100)的一些组件。图13A假设存储器装置100包括第零平面Plane0和第一平面Plane1。即，图13A假设存储器装置100中所包括的平面的数量为2，并且存储器装置100具有多平面结构。图13B基于时间序列示出在多平面中执行的操作。
参照图13A，存储器装置100可包括感测电路126和控制逻辑130，并且控制逻辑130可包括模式设定组件150和第零平面编程验证信号发生器191。第零平面编程验证信号发生器191可以是包括在编程验证信号发生器(图2所示的190)中的平面编程验证信号发生器中的任一个。尽管图13A中仅示出第零平面编程验证信号发生器191，但该图的内容可同样应用于第一平面编程验证信号发生器(未示出)。
参照图13A，假设图2所示的存储器装置中所包括的组件当中的其它组件被省略。
参照图13A，感测电路126可基于通过针对各个平面执行感测操作而获得的结果来输出通过或失败信号PASS/FAIL。感测操作可以是编程验证操作。即，感测电路126可输出针对各个平面执行的编程验证操作的通过或失败信号PASS/FAIL。
在本公开中，尽管第零平面编程验证信号发生器191在编程验证操作中从感测电路126接收第零平面Plane0的通过或失败信号PASS/FAIL，但第零平面编程验证信号发生器191可输出通过信号PASS或失败信号FAIL，而不管从感测电路126接收的第零平面Plane0的通过或失败信号PASS/FAIL如何。
具体地，在存储器装置100执行感测操作之前，模式设定组件150可将存储器装置100的操作模式设定为验证通过模式。验证通过模式可以是存储器装置100的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。
在实施方式中，在存储器装置100执行感测操作之前，模式设定组件150可将存储器装置100的操作模式设定为验证失败模式。验证失败模式可以是存储器装置的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制失败的操作模式。
在实施方式中，当存储器装置100的操作模式被设定为验证通过模式或验证失败模式时，模式设定组件150可将第零平面Plane0的编程循环数PGMLOOP_NUM输出到第零平面编程验证信号发生器191。第零平面Plane0的编程循环数PGMLOOP_NUM可表示输出第零平面Plane0的编程验证通过信号PASS或编程验证失败信号FAIL的特定编程循环。
在实施方式中，可为各个平面设定编程循环数PGMLOOP_NUM。即，模式设定组件150可为各个平面设定输出编程验证通过信号PASS或编程验证失败信号FAIL的编程循环数PGMLOOP_NUM。
在实施方式中，多个平面编程验证信号发生器中的每一个可对在对应平面中执行的编程循环的数量进行计数。即，在图13A中，第零平面编程验证信号发生器191可对在第零平面Plane0中执行的编程循环的数量进行计数。
当针对各个平面计数的编程循环数与从模式设定组件150接收的各个平面的编程循环数PGMLOOP_NUM相同时，对应平面的平面编程验证信号发生器可在对应平面的对应擦除循环中所包括的编程验证操作中输出编程验证通过信号PASS或编程验证失败信号FAIL。即，当由第零平面编程验证信号发生器191计数的编程循环数与从模式设定组件150接收的第零平面Plane0的编程循环数PGMLOOP_NUM相同时，第零平面编程验证信号发生器191可输出编程验证通过信号PASS或编程验证失败信号FAIL。
尽管第零平面编程验证信号发生器191已从感测电路126接收到失败信号FAIL，但第零平面编程验证信号发生器191可输出编程验证通过信号PASS。
相反，尽管第零平面编程验证信号发生器191已从感测电路126接收到通过信号PASS，但第零平面编程验证信号发生器191可输出编程验证失败信号FAIL。
因此，当执行编程循环时，存储器装置100可允许编程验证操作强制通过或失败。
在实施方式中，当第零平面编程验证信号发生器191输出编程验证通过信号PASS时，第零平面编程验证信号发生器191可输出通过信号PASS，直至第一平面Plane1的编程验证操作通过为止。即，可输出编程验证操作已通过的平面的通过信号PASS，直至存储器装置100中所包括的所有平面的编程验证操作通过为止。
参照图13A，假设模式设定组件150将第零平面Plane0的编程循环数设定为“2”并将第一平面Plane1的编程循环数设定为“3”。因此，当在第零平面Plane0中执行第二编程循环时，可在第二编程循环中所包括的编程验证操作中从第零平面编程验证信号发生器191输出编程验证通过信号PASS。另外，当在第一平面Plane1中执行第三编程循环时，可在第三编程循环中所包括的编程验证操作中从第一平面编程验证信号发生器(未示出)输出编程验证通过信号PASS。
在实施方式中，模式设定组件150可将关于第零平面Plane0的编程验证通过设定信息PVPASS_SET输出到第零平面编程验证信号发生器191，使得第零平面编程验证信号发生器101输出与在第零平面Plane0中正执行的编程循环中所包括的编程验证操作对应的编程验证通过信号PASS。
另外，模式设定组件150可将关于第零平面Plane0的编程验证失败设定信息PVFAIL_SET输出到第零平面编程验证信号发生器191，使得第零平面编程验证信号发生器191输出与在第零平面Plane0中正执行的编程循环中所包括的编程验证操作对应的编程验证失败信号FAIL。
可为各个平面设定编程验证通过设定信息PVPASS_SET和编程验证失败设定信息PVFAIL_SET。
在实施方式中，当第零平面编程验证信号发生器191接收到编程验证通过设定信息PVPASS_SET时，第零平面编程验证信号发生器191可输出编程验证通过信号PASS。相反，当第零平面编程验证信号发生器191接收到编程验证失败设定信息PVFAIL_SET时，第零平面编程验证信号发生器191可输出编程验证失败信号FAIL。
参照图13A，假设在第零平面Plane0中正执行第二编程循环的同时，模式设定组件150输出关于第零平面Plane0的编程验证通过设定信息PVPASS_SET。另外，假设在第一平面Plane1中正执行第三编程循环的同时，模式设定组件150输出关于第一平面Plane1的编程验证通过设定信息PVPASS_SET。
参照图13B，可在第零平面Plane0和第一平面Plane1中执行第一编程循环。第一编程循环可包括第一编程操作和编程验证操作。可在第零平面Plane0和第一平面Plane1中同时执行第一编程循环。除了第一编程循环之外，随后要执行的所有擦除循环可在第零平面Plane0和第一平面Plane1中同时执行。
在实施方式中，假设在第零平面Plane0和第一平面Plane1中执行第一编程循环之前存储器装置100的操作模式被设定为验证通过模式。另外，假设模式设定组件150分别向第零平面编程验证信号发生器191和第一平面编程验证信号发生器(未示出)输出第零平面Plane0和第一平面Plane1的编程循环数PGMLOOP_NUM，其中第零平面Plane0的编程循环数被设定为“2”并且第一平面Plane1的编程循环数被设定为“3”。
在实施方式中，第零平面编程验证信号发生器191和第一平面编程验证信号发生器(未示出)可对第零平面Plane0和第一平面Plane1的编程循环数进行计数。第零平面编程验证信号发生器191和第一平面编程验证信号发生器(未示出)可将所计数的编程循环数与从模式设定组件150接收的编程循环数PGMLOOP_NUM进行比较。
在图13A和图13B中，假设作为通过执行第一编程循环而获得的结果，编程验证操作失败。因此，可在第零平面Plane0和第一平面Plane1中执行附加编程循环(第二编程循环)。可在第零平面Plane0和第一平面Plane1中同时执行第二编程循环。
由于在第零平面Plane0中执行第二编程循环，所以由第零平面编程验证信号发生器191计数的第零平面Plane0的编程循环数PGMLOOP_NUM与从模式设定组件150接收的第零平面Plane0的编程循环数PGMLOOP_NUM可与“2”相同。因此，当在第零平面Plane0中执行第二编程循环中所包括的编程验证操作时，不管从感测电路126接收的信号如何，第零平面编程验证信号发生器191可输出编程验证通过信号PASS。因此，第零平面Plane0的编程验证可通过。
然而，由于所计数的第一平面Plane1的编程循环数(2)与从模式设定组件150接收的第一平面Plane1的编程循环数(3)不相同，所以在第一平面Plane1中执行的编程验证操作可失败。因此，可在第零平面Plane0和第一平面Plane1中执行附加编程循环(第三编程循环)。可在第零平面Plane0和第一平面Plane1中同时执行第三编程循环。
随后，由于在第一平面Plane1中执行第三编程循环，所以由第一平面编程验证信号发生器(未示出)计数的第一平面Plane1的编程循环数与从模式设定组件150接收的第一平面Plane1的编程循环数PGMLOOP_NUM可与“3”相同。因此，当在第一平面Plane1中执行第三编程循环中所包括的编程验证操作时，不管从感测电路126接收的信号如何，第一平面编程验证信号发生器(未示出)可输出编程验证通过信号PASS。因此，第一平面Plane1的编程验证可通过。
可甚至在第零平面Plane0中执行第三编程循环。由于通过第零平面编程验证信号发生器191允许在第零平面Plane0中执行的第二编程循环的编程验证操作强制通过，所以有必要在第三编程循环之后输出第零平面Plane0的编程验证通过信号PASS。
在实施方式中，在第零平面Plane0中正执行第二编程循环的同时，第零平面编程验证信号发生器191可接收关于第零平面Plane0的编程验证通过设定信息PVPASS_SET。当在第零平面Plane0中执行第二编程循环中所包括的编程验证操作时，通过接收编程验证通过设定信息PVPASS_SET，第零平面编程验证信号发生器191可输出编程验证通过信号PASS。因此，第零平面Plane0的编程验证可通过。
另外，在第一平面Plane1中正执行第三编程循环的同时，第一平面编程验证信号发生器(未示出)可接收关于第一平面Plane1的编程验证通过设定信息PVPASS_SET。当在第一平面Plane1中执行第三编程循环中所包括的编程验证操作时，通过接收编程验证通过设定信息PVPASS_SET，第一平面编程验证信号发生器(未示出)可输出编程验证通过信号PASS。因此，第一平面Plane1的编程验证可通过。
当第零平面Plane0和第一平面Plane1的编程验证操作均通过时，所有编程脉冲结束。
图14是示出根据本公开的实施方式的存储器装置的操作的图。
参照图14，在步骤S1401中，存储器装置的操作模式可被设定为验证通过模式。验证通过模式可以是存储器装置的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。当存储器装置的操作模式被设定为验证通过模式时，存储器装置可执行将擦除验证操作或编程验证操作设定为通过的操作。
在步骤S1403中，存储器装置可针对多个平面中的每一个设定擦除循环数和编程循环数。由存储器装置设定的各个平面的擦除循环数或编程循环数可以是针对各个平面设定为擦除验证或编程验证强制通过的循环数。即，在特定擦除循环或特定编程循环中，存储器装置可针对各个平面输出擦除验证通过信号或编程验证通过信号。
在步骤S1405中，当执行与设定的擦除循环数对应的擦除循环时，存储器装置可输出擦除验证通过信号。具体地，存储器装置可对各个平面中的擦除循环数进行计数，并确定针对各个平面计数的擦除循环数是否与为各个平面设定的擦除循环数相等。随后，当针对各个平面计数的擦除循环数与为各个平面设定的擦除循环数相等时，存储器装置可输出对应平面的擦除验证通过信号。当存储器装置中所包括的所有平面的擦除验证操作通过时，可执行编程循环。
在步骤S1407中，当执行与设定的编程循环数对应的编程循环时，存储器装置可输出编程验证通过信号。具体地，存储器装置可对在各个平面中执行的编程循环数进行计数，并确定针对各个平面计数的编程循环数是否与为各个平面设定的编程循环数相等。随后，当针对各个平面计数的编程循环数与为各个平面设定的编程循环数相等时，存储器装置可输出对应平面的编程验证通过信号。
图15是示出根据本公开的实施方式的存储器装置的操作的图。
参照图15，在步骤S1501中，存储器装置可对多个平面执行擦除循环。在多平面操作中，可在多个平面中同时执行擦除循环。然而，在对多个平面执行擦除循环之前，存储器装置的操作模式可被设定为验证通过模式。由于可为各个平面设定输出擦除验证通过信号的擦除循环数，所以在多个平面中执行擦除验证操作的时间可彼此不同。
在步骤S1503中，存储器装置可确定对多个平面中的至少一个执行的擦除循环是不是设定的擦除循环。即，在验证通过模式下，存储器装置可确定平面中的擦除循环数与设定的擦除循环数是否相同。
在实施方式中，当对多个平面中的至少一个执行的擦除循环不是设定的擦除循环(否)时，可再次对多个平面执行擦除循环(S1501)。
在实施方式中，当对多个平面中的至少一个执行的擦除循环是设定的擦除循环(是)时，可输出至少一个平面的擦除验证通过信号(S1505)。即，当多个平面中的任一个中的擦除循环数与设定的擦除循环数相同时，可输出擦除验证通过信号，而不管通过执行擦除验证操作而获得的结果如何。因此，当输出对应平面的擦除验证通过信号时，对应平面的擦除验证操作可强制通过。
随后，存储器装置可确定是否已输出所有平面的擦除验证通过信号(S1507)。具体地，只有当输出存储器装置中所包括的所有平面的擦除验证通过信号时，才可执行附加操作，因此，存储器装置可确定所有平面的擦除验证是否已通过。
在实施方式中，当未输出所有平面的擦除验证通过信号(否)时，可再次执行多个平面上的擦除循环(S1501)。即，可执行多个平面上的擦除循环，直至所有平面的擦除验证通过为止。当输出所有平面的擦除验证通过信号(是)时，对多个平面执行的擦除循环可结束，并且可执行附加操作。
图16是示出根据本公开的实施方式的存储器装置的操作的图。
参照图16，在步骤S1601中，存储器装置可对多个平面执行编程循环。在多平面操作中，可在多个平面中同时执行编程循环。然而，在存储器装置的操作被设定为验证通过模式之后，可为各个平面设定输出编程验证通过信号的编程循环数，因此，在多个平面中执行编程验证操作的时间可彼此不同。
在步骤S1603中，存储器装置可确定对多个平面中的至少一个执行的编程循环是不是设定的编程循环。即，在验证通过模式中，存储器装置可确定平面中的编程循环数与设定的编程循环数是否相同。
在实施方式中，当对多个平面中的至少一个执行的编程循环不是设定的编程循环(否)时，可再次对多个平面执行编程循环(S1601)。多个平面中的最大编程循环数可以是预定的。因此，当即使在多个平面中已执行预定最大编程循环，编程验证操作仍未通过时，编程验证操作可被处理为编程失败。
在实施方式中，当对多个平面中的至少一个执行的编程循环是设定的编程循环(是)时，可输出至少一个平面的编程验证通过信号(S1605)。即，当多个平面中的任一个中的编程循环数与设定的编程循环数相同时，可输出编程验证通过信号，而不管通过执行编程验证操作而获得的结果如何。因此，当输出对应平面的编程验证通过信号时，对应平面的编程验证操作可强制通过。
随后，存储器装置可确定是否已输出所有平面的编程验证通过信号(S1607)。
在实施方式中，当未输出所有平面的编程验证通过信号(否)时，可再次执行多个平面上的编程循环(S1601)。即，可执行多个平面上的编程循环，直至所有平面的编程验证通过为止。当输出所有平面的编程验证通过信号(是)时，对多个平面执行的编程循环可结束，并且可执行附加操作。
图17是示出根据本公开的实施方式的存储器装置的操作的图。
参照图17，在步骤S1701中，存储器装置可对多个平面执行擦除循环。在多平面操作中，可在多个平面中同时执行擦除循环。在多个平面中执行擦除循环之前，存储器装置的操作模式可以是验证通过模式。
在实施方式中，在多平面操作中，存储器装置可将在多个平面中的任一个中执行的擦除循环的擦除验证操作设定为通过。因此，可生成关于擦除验证操作通过的平面的擦除验证通过设定信息。
在步骤S1703中，存储器装置可确定是否已接收到关于多个平面中的至少一个的擦除验证通过设定信息。即，在验证通过模式下，存储器装置可确定是否已接收到能够允许在多个平面当中的任一个平面中执行的擦除循环的擦除验证操作强制通过的擦除验证通过设定信息。
在实施方式中，当接收到关于多个平面中的至少一个的擦除验证通过设定信息(是)时，可输出至少一个平面的擦除验证通过信号(S1705)。即，可输出在多个平面当中的特定平面中执行的擦除循环的擦除验证通过信号，而不管通过执行擦除验证操作而获得的结果如何。因此，当输出对应平面的擦除验证通过信号时，对应平面的擦除验证操作可强制通过。
在输出至少一个平面的擦除验证通过信号之后，存储器装置进行到步骤S1707。
在实施方式中，当未接收到关于多个平面中的至少一个的擦除验证通过设定信息(否)时或者当输出至少一个平面的擦除验证通过信号(S1705)时，存储器装置可确定是否已输出所有平面的擦除验证通过信号(S1707)。具体地，只有当输出存储器装置中所包括的所有平面的擦除验证通过信号时，才可执行附加操作，因此，存储器装置可确定所有平面的擦除验证是否已通过。
在实施方式中，当未输出所有平面的擦除验证通过信号(否)时，可再次执行多个平面上的擦除循环(S1701)。即，可对多个平面执行擦除循环，直至所有平面的擦除验证通过为止。当输出所有平面的擦除验证通过信号时(是)，对多个平面执行的擦除循环可结束，并且可执行附加操作。
图18是示出根据本公开的实施方式的存储器装置的操作的图。
参照图18，在步骤S1801中，存储器装置可对多个平面执行编程循环。在多平面操作中，可在多个平面中同时执行编程循环。在多个平面中执行编程循环之前，存储器装置的操作模式可以是验证通过模式。
在实施方式中，在多平面操作中，存储器装置可将在多个平面中的任一个中执行的编程循环的编程验证操作设定为通过。因此，可生成关于编程验证操作通过的平面的编程验证通过设定信息。
在步骤S1803中，存储器装置可确定是否已接收到关于多个平面中的至少一个的编程验证通过设定信息。即，在验证通过模式下，存储器装置可确定是否已接收到能够允许在多个平面当中的任一个平面中执行的编程循环的编程验证操作强制通过的编程验证通过设定信息。
在实施方式中，当接收到关于多个平面中的至少一个的编程验证通过设定信息(是)时，可输出至少一个平面的编程验证通过信号(S1805)。即，可输出在多个平面当中的特定平面中执行的编程循环的编程验证通过信号，而不管通过执行编程验证操作而获得的结果如何。因此，当输出对应平面的编程验证通过信号时，对应平面的编程验证操作可强制通过。
在输出至少一个平面的编程验证通过信号之后，存储器装置进行到步骤S1807。
在实施方式中，当未接收到关于多个平面中的至少一个的编程验证通过设定信息(否)时或者当输出至少一个平面的编程验证通过信号时(S1805)，存储器装置可确定是否已输出所有平面的编程验证通过信号(S1807)。具体地，只有当输出存储器装置中所包括的所有平面的编程验证通过信号时，才可执行附加操作，因此，存储器装置可确定所有平面的编程验证是否已通过。
在实施方式中，当未输出所有平面的编程验证通过信号(否)时，可再次执行多个平面上的编程循环(S1801)。即，可对多个平面执行编程循环，直至所有平面的编程验证通过为止。当输出所有平面的编程验证通过信号(是)时，对多个平面执行的编程循环可结束，并且可执行附加操作。
图19是示出图1所示的存储控制器的另一实施方式的图。
参照图19，存储控制器1000联接到主机和存储器装置。存储控制器1000被配置为响应于从主机接收的请求而访问存储器装置。例如，存储控制器1000被配置为控制存储器装置的读操作、编程操作、擦除操作和后台操作。存储控制器1000被配置为在存储器装置与主机之间提供接口。存储控制器1000被配置为驱动用于控制存储器装置的固件。
存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲控制电路1050、存储器接口1060和总线1070。
总线1070可被配置为在存储控制器1000的组件之间提供通道。
处理器1010可控制存储控制器1000的总体操作并执行逻辑操作。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可通过缓冲控制电路1050与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可使用映射表来接收LPA以转换为PBA。基于映射单位存在FTL的多个地址映射方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。将随机化的数据作为要存储的数据提供给存储器装置以编程在存储器单元阵列中。
处理器1010可通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可执行ECC操作。ECC电路1030可对要通过存储器接口1060写到存储器装置中的数据执行ECC编码。ECC编码的数据可通过存储器接口1060被传送到存储器装置。ECC电路1030可对通过存储器接口1060从存储器装置接收的数据执行ECC解码。在示例中，ECC电路1030可作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用例如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方式中的至少一种来与主机通信。
缓冲控制电路1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道来与存储器装置通信命令、地址和数据。
在示例中，存储控制器1000可不包括存储器缓冲器1020和缓冲控制电路1050。
在示例中，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000中的非易失性存储器装置(例如，只读存储器(ROM))加载代码。在另一示例中，处理器1010可通过存储器接口1060从存储器装置加载代码。
在示例中，存储控制器1000的总线1070可被划分成控制总线和数据总线。数据总线可被配置为发送存储控制器1000中的数据，控制总线可配置为发送存储控制器1000中的诸如命令和地址的控制信息。数据总线和控制总线彼此分离，并且可彼此不干扰或影响。数据总线可联接到主机接口1040、缓冲控制电路1050、ECC电路1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲控制电路1050、存储器缓冲器1020和存储器接口1060。
图20是示出根据本公开的实施方式的可应用存储装置的存储卡系统的框图。
参照图20，存储卡系统2000包括存储控制器2100、存储器装置和连接器2300。
存储控制器2100联接到存储器装置2200。存储控制器2100被配置为访问存储器装置2200。例如，存储控制器2100被配置为控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100被配置为在存储器装置2200和主机之间提供接口。存储控制器2100被配置为驱动用于控制存储器装置2200的固件。存储器装置2200可与参照图2描述的存储器装置100相同地实现。
在示例中，存储控制器2100可包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。
存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可基于特定通信协议与外部装置(例如，主机)通信。在示例中，存储控制器2100可通过例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的各种通信协议中的至少一种与外部装置通信。
在示例中，存储器装置2200可利用例如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移矩磁性RAM(STT-MRAM)的各种非易失性存储器装置来实现。
在实施方式中，存储器装置2200可在验证通过模式下操作。验证通过模式可以是存储器装置2200的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。在验证通过模式下，存储器装置2200可设定针对各个平面输出擦除验证通过信号的擦除循环数或针对各个平面输出编程验证通过信号的编程循环数。另选地，在针对各个平面执行特定擦除循环或特定编程循环的同时，存储器装置2200可执行操作以将对应擦除循环中所包括的擦除验证操作或对应编程循环中所包括的编程验证操作设定为强制通过。
存储控制器2100和存储器装置2200可被集成到单个半导体装置中以构成存储卡。例如，存储控制器2100和存储器装置2200可构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD、microSD和SDHC)和通用闪存(UFS)的存储卡。
图21是示例性地示出根据本公开的实施方式的应用存储装置的固态驱动器(SSD)系统的框图。
参照图21，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并且通过电源连接器3002接收电力PWR。SSD3200包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。
在实施方式中，SSD控制器3210可用作参照图1描述的存储控制器200。
SSD控制器3210可响应于从主机3100接收的信号SIG而控制多个闪存3221至322n。在示例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的接口中的至少一个定义的信号。
在实施方式中，多个闪存3221至322n可在验证通过模式下操作。验证通过模式可以是多个闪存3221至322n的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。在验证通过模式下，多个闪存3221至322n可设定针对各个平面输出擦除验证通过信号的擦除循环数或针对各个平面输出编程验证通过信号的编程循环数。另选地，在针对各个平面执行特定擦除循环或特定编程循环的同时，多个闪存3221至322n可执行操作以将对应擦除循环中所包括的擦除验证操作或对应编程循环中所包括的编程验证操作设定为强制通过。
辅助电源3230通过电源连接器3002联接到主机3100。当来自主机3100的电力供应不顺畅时，辅助电源3230可提供SSD 3200的电力。在示例中，辅助电源3230可被设置在SSD3200中，或者设置在SSD 3200的外部。例如，辅助电源3230可设置在主板上，并且向SSD3200提供辅助电力。
缓冲存储器3240作为SSD 3200的缓冲存储器操作。例如，缓冲存储器3240可暂时地存储从主机3100接收的数据或者从多个闪存3221至322n接收的数据，或者暂时地存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图22是示出根据本公开的实施方式的可应用存储装置的用户系统的框图。
参照图22，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可驱动包括在用户系统4000中的组件、操作系统(OS)、用户程序等。在示例中，应用处理器4100可包括用于控制包括在用户系统4000中的组件、接口、图形引擎等的控制器。应用处理器4100可作为系统芯片(SoC)提供。
存储器模块4200可作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3SDRAM的易失性随机存取存储器或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。在示例中，应用处理器4100和存储器模块4200可通过基于叠层封装(PoP)进行封装来作为一个半导体封装提供。
网络模块4300可与外部装置通信。在示例中，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi的无线通信。在示例中，网络模块4300可被包括在应用处理器4100中。
存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在其中的数据发送到应用处理器4100。在示例中，存储模块4400可利用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存的非易失性半导体存储器装置来实现。在示例中，存储模块4400可作为例如用户系统4000的存储卡的可移除驱动器或外部驱动器来提供。
在示例中，存储模块4400可包括多个非易失性存储器装置，所述多个非易失性存储器装置可与参照图2至图5描述的存储器装置相同地操作。存储模块4400可与参照图1描述的存储装置50相同地操作。
在实施方式中，存储模块4400可在验证通过模式下操作。验证通过模式可以是存储模块4400的允许擦除循环中所包括的擦除验证操作或编程循环中所包括的编程验证操作强制通过的操作模式。在验证通过模式下，存储模块4400可设定针对各个平面输出擦除验证通过信号的擦除循环数或针对各个平面输出编程验证通过信号的编程循环数。另选地，在针对各个平面执行特定擦除循环或特定编程循环的同时，存储模块4400可执行操作以将对应擦除循环中所包括的擦除验证操作或对应编程循环中所包括的编程验证操作设定为强制通过。
用户接口4500可包括用于向应用处理器4100输入数据或命令或者向外部装置输出数据的接口。在示例中，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口。用户接口4500可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
根据本公开，针对各个平面控制验证操作，以使得存储器装置的可靠性可改进。
尽管参照其特定示例性实施方式示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可对其进行形式和细节上的各种改变。因此，本公开的范围不应限于上述示例性实施方式，而是应该不仅由所附权利要求，而且还由其等同物确定。
在上述实施方式中，可选择性地执行所有步骤，或者可省略部分步骤。在各个实施方式中，步骤未必根据所描述的顺序执行，而是可重新布置。本说明书和附图中所公开的实施方式仅是方便理解本公开的示例，本公开不限于此。即，对于本领域技术人员而言应该显而易见的是，可基于本公开的技术范围进行各种修改。
此外，已在附图和说明书中描述了本公开的示例性实施方式。尽管这里使用了特定术语，但那些术语仅用于说明本公开的实施方式。因此，本公开不限于上述实施方式，在本公开的精神和范围内可进行许多变化。对于本领域技术人员而言应该显而易见，除了本文所公开的实施方式之外，还可基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求2019年7月22日提交于韩国知识产权局的韩国专利申请号10-2019-0088460的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种包括多个平面的存储器装置，该存储器装置包括：
模式设定组件，该模式设定组件被配置为将所述存储器装置的操作模式设定为验证通过模式以允许在所述多个平面中执行的验证操作强制通过；以及
验证信号发生器，该验证信号发生器被配置为输出验证通过信号，该验证通过信号用信号通知针对所述多个平面中的每一个，所述验证操作已通过。
2.根据权利要求1所述的存储器装置，其中，所述模式设定组件：
为所述多个平面中的每一个设定循环数，该循环数表示输出所述验证通过信号所需的循环的数量；或者
输出验证通过设定信息，该验证通过设定信息允许针对所述多个平面中的每一个输出所述验证通过信号。
3.根据权利要求1所述的存储器装置，其中，所述验证信号发生器包括擦除验证信号发生器，该擦除验证信号发生器被配置为输出擦除验证通过信号，该擦除验证通过信号用信号通知针对所述多个平面中的每一个，擦除验证操作已通过，
其中，所述模式设定组件为所述多个平面中的每一个设定擦除循环数，该擦除循环数表示输出擦除验证通过信号所需的循环的数量。
4.根据权利要求3所述的存储器装置，其中，所述擦除验证信号发生器对针对所述多个平面中的每一个执行的擦除循环的数量进行计数。
5.根据权利要求4所述的存储器装置，其中，当针对所述多个平面当中的给定平面，由所述擦除验证信号发生器计数的擦除循环的数量与由所述模式设定组件设定的所述擦除循环数相同时，所述擦除验证信号发生器输出擦除验证通过信号。
6.根据权利要求1所述的存储器装置，其中，所述验证信号发生器包括编程验证信号发生器，该编程验证信号发生器被配置为输出编程验证通过信号，该编程验证通过信号用信号通知针对所述多个平面中的每一个，编程验证操作已通过，
其中，所述模式设定组件为所述多个平面中的每一个设定编程循环数，该编程循环数表示输出编程验证通过信号所需的循环的数量。
7.根据权利要求6所述的存储器装置，其中，所述编程验证信号发生器对针对所述多个平面中的每一个执行的编程循环的数量进行计数。
8.根据权利要求7所述的存储器装置，其中，当对于所述多个平面当中的给定平面，由所述编程验证信号发生器计数的编程循环的数量与由所述模式设定组件设定的所述编程循环数相同时，所述编程验证信号发生器输出编程验证通过信号。
9.根据权利要求1所述的存储器装置，其中，所述验证信号发生器包括擦除验证信号发生器，该擦除验证信号发生器被配置为输出擦除验证失败信号，该擦除验证失败信号用信号通知针对所述多个平面中的每一个，擦除验证操作已失败，
其中，所述模式设定组件输出擦除验证失败设定信息，该擦除验证失败设定信息允许针对所述多个平面中的每一个输出所述擦除验证失败信号。
10.根据权利要求9所述的存储器装置，其中，当所述擦除验证信号发生器接收到所述擦除验证失败设定信息时，所述擦除验证信号发生器输出所述多个平面当中的与所述擦除验证失败设定信息对应的平面中执行的擦除循环的擦除验证失败信号。
11.根据权利要求1所述的存储器装置，其中，所述验证信号发生器包括编程验证信号发生器，该编程验证信号发生器被配置为输出编程验证失败信号，该编程验证失败信号用信号通知针对所述多个平面中的每一个，编程验证操作已失败，
其中，所述模式设定组件输出编程验证失败设定信息，该编程验证失败设定信息允许针对所述多个平面中的每一个输出所述编程验证失败信号。
12.根据权利要求11所述的存储器装置，其中，当所述编程验证信号发生器接收到所述编程验证失败设定信息时，所述编程验证信号发生器输出所述多个平面当中的与所述编程验证失败设定信息对应的平面中执行的编程循环的编程验证失败信号。
13.一种操作包括多个平面的存储器装置的方法，该方法包括以下步骤：
将所述存储器装置的操作模式设定为允许在所述多个平面中执行的验证操作强制通过；以及
输出验证通过信号，该验证通过信号用信号通知针对所述多个平面中的每一个，所述验证操作已通过。
14.根据权利要求13所述的方法，其中，在输出所述验证通过信号的步骤中，当所述验证操作是擦除验证操作时，输出擦除验证通过信号，该擦除验证通过信号用信号通知针对所述多个平面中的每一个，所述擦除验证操作已通过。
15.根据权利要求13所述的方法，其中，在输出所述验证通过信号的步骤中，当所述验证操作是编程验证操作时，输出编程验证通过信号，该编程验证通过信号用信号通知针对所述多个平面中的每一个，所述编程验证操作已通过。
16.根据权利要求14所述的方法，其中，设定所述存储器装置的所述操作模式的步骤包括以下步骤：为所述多个平面中的每一个设定擦除循环数，该擦除循环数表示输出所述擦除验证通过信号所需的循环的数量。
17.根据权利要求14所述的方法，其中，输出所述验证通过信号的步骤包括以下步骤：对所述多个平面中的每一个的擦除循环数进行计数。
18.根据权利要求17所述的方法，其中，在输出所述验证通过信号的步骤中，当对于所述多个平面当中的给定平面，所计数的擦除循环数与所设定的擦除循环数相同时，输出信号。
19.根据权利要求14所述的方法，其中，输出所述验证通过信号的步骤包括以下步骤：生成擦除验证通过设定信息，该擦除验证通过设定信息允许针对所述多个平面中的每一个输出所述擦除验证通过信号，
输出所述多个平面当中的与所述擦除验证通过设定信息对应的平面中执行的擦除循环的信号。
20.根据权利要求15所述的方法，该方法还包括以下步骤：
为所述多个平面中的每一个设定编程循环数，该编程循环数表示输出所述编程验证通过信号所需的循环的数量；以及
对针对所述多个平面中的每一个执行的编程循环的数量进行计数，
其中，在输出所述验证通过信号的步骤中，当对于所述多个平面当中的给定平面，所计数的编程循环的数量与所设定的编程循环数相同时，输出信号。
CN202010289305.4A 2019-07-22 2020-04-14 存储器装置及其操作方法 Pending CN112289361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190088460A KR20210011251A (ko) 2019-07-22 2019-07-22 메모리 장치 및 그 동작 방법
KR10-2019-0088460 2019-07-22

Publications (1)

Publication Number Publication Date
CN112289361A true CN112289361A (zh) 2021-01-29

Family

ID=74189445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010289305.4A Pending CN112289361A (zh) 2019-07-22 2020-04-14 存储器装置及其操作方法

Country Status (3)

Country Link
US (2) US11170859B2 (zh)
KR (1) KR20210011251A (zh)
CN (1) CN112289361A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862256B2 (en) * 2022-02-22 2024-01-02 Sandisk Technologies Llc Non-volatile memory with plane independent screening

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288940B1 (en) * 2000-01-06 2001-09-11 Fujitsu Limited Non-volatile semiconductor memory device
US20110013460A1 (en) * 2009-07-16 2011-01-20 Yingda Dong Dynamically adjustable erase and program levels for non-volatile memory
US20110216602A1 (en) * 2010-03-02 2011-09-08 Samsung Electronics Co., Ltd. Flash memory devices with selective bit line discharge paths and methods of operating the same
US20150092495A1 (en) * 2013-09-27 2015-04-02 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储系统及其操作方法
US9653180B1 (en) * 2016-05-26 2017-05-16 Sandisk Technologies Llc System method and apparatus for screening a memory system
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN109308931A (zh) * 2017-07-26 2019-02-05 爱思开海力士有限公司 存储装置及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072706A (ko) 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20160133688A (ko) 2015-05-13 2016-11-23 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102634434B1 (ko) * 2018-12-24 2024-02-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288940B1 (en) * 2000-01-06 2001-09-11 Fujitsu Limited Non-volatile semiconductor memory device
US20110013460A1 (en) * 2009-07-16 2011-01-20 Yingda Dong Dynamically adjustable erase and program levels for non-volatile memory
US20110216602A1 (en) * 2010-03-02 2011-09-08 Samsung Electronics Co., Ltd. Flash memory devices with selective bit line discharge paths and methods of operating the same
US20150092495A1 (en) * 2013-09-27 2015-04-02 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN106653085A (zh) * 2015-10-30 2017-05-10 爱思开海力士有限公司 储存器件、具有储存器件的存储系统及其操作方法
US9653180B1 (en) * 2016-05-26 2017-05-16 Sandisk Technologies Llc System method and apparatus for screening a memory system
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN109308931A (zh) * 2017-07-26 2019-02-05 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
US11170859B2 (en) 2021-11-09
US20220028463A1 (en) 2022-01-27
US20210027847A1 (en) 2021-01-28
US11688472B2 (en) 2023-06-27
KR20210011251A (ko) 2021-02-01

Similar Documents

Publication Publication Date Title
CN110780802B (zh) 存储器控制器及其操作方法
CN111258919B (zh) 储存设备及其操作方法
US11119950B2 (en) Storage device and method of operating the same
KR102645740B1 (ko) 저장 장치 및 그 동작 방법
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
CN111667871B (zh) 存储器设备及其操作方法
CN111445939B (zh) 存储装置及其操作方法
CN111105836B (zh) 存储装置及其操作方法
US11372563B2 (en) Storage device and operating method thereof
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
KR102501778B1 (ko) 저장 장치 및 그 동작 방법
CN111258931A (zh) 存储器控制器及操作该存储器控制器的方法
CN114121104A (zh) 存储器设备及其操作方法
US11036586B2 (en) Storage device and operating method thereof
US11404100B2 (en) Memory device and method of operating the same
CN111341372B (zh) 存储装置以及操作存储装置的方法
US11688472B2 (en) Memory device for passing verify operation and operating method of the same
US11551762B2 (en) Memory device and method of operating the same
CN111580743B (zh) 存储器控制器及其操作方法
CN114360593A (zh) 存储装置及其操作方法
CN112017718A (zh) 存储装置及其操作方法
CN111190535B (zh) 存储装置及其操作方法
US20220108751A1 (en) Storage device and method of operating the same
KR102679560B1 (ko) 저장 장치 및 그 동작 방법
KR20220170671A (ko) 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination