CN109308931A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN109308931A
CN109308931A CN201810555223.2A CN201810555223A CN109308931A CN 109308931 A CN109308931 A CN 109308931A CN 201810555223 A CN201810555223 A CN 201810555223A CN 109308931 A CN109308931 A CN 109308931A
Authority
CN
China
Prior art keywords
erasing
blind
voltage
memory block
programming operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810555223.2A
Other languages
English (en)
Other versions
CN109308931B (zh
Inventor
金海洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109308931A publication Critical patent/CN109308931A/zh
Application granted granted Critical
Publication of CN109308931B publication Critical patent/CN109308931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

存储装置及其操作方法。本文可提供一种操作存储装置的方法。该方法可包括向存储块施加擦除电压。该方法可包括对存储块执行擦除验证操作。该方法可包括基于擦除验证操作的结果执行第一盲编程操作。

Description

存储装置及其操作方法
技术领域
本公开的各种实施方式总体涉及存储装置及其操作方法，并且更具体地，涉及一种被配置为执行盲编程操作的存储装置。
背景技术
半导体存储装置可主要分为易失性半导体存储装置和非易失性半导体存储装置。易失性半导体存储装置的优点在于可高速执行读取和写入，但是缺点在于当电力供应中断时，所存储的信息丢失。相反，非易失性半导体存储装置即使在电力供应中断的情况下也可保留存储在其中的信息。因此，使用非易失性半导体存储装置来存储要在不管是否供电的情况下保留的信息。
非易失性半导体存储装置的示例可包括掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)等。
非易失性半导体存储装置的代表性示例可包括闪存装置。闪存装置已被广泛用作诸如计算机、移动电话、个人数字助理(PDA)、数码相机、摄像机、录音机、MP3播放器、手持式个人计算机(PC)、游戏机、传真机、扫描仪和打印机之类的电子设备的音频和视频数据存储介质。
近来，随着对存储装置高集成度的需求的增加，已经普及了将多个比特存储在单个存储单元中的多比特闪存装置。
存储装置可包括与每个字线联接的多个存储单元，并且执行将数据存储在存储单元中的编程操作以及对编程后的数据进行擦除的擦除操作。
发明内容
本公开的一个实施方式可提供一种操作存储装置的方法。该方法可包括向存储块施加擦除电压。该方法可包括对所述存储块执行擦除验证操作。该方法可包括基于所述擦除验证操作的结果执行第一盲编程操作。
本公开的一个实施方式可提供一种操作存储装置的方法。该方法可包括对存储块执行第一盲编程操作。该方法可包括向所述存储块施加擦除电压。该方法可包括对所述存储块执行擦除验证操作。该方法可包括当所述擦除验证操作的结果指示失败时，对所述存储块执行第二盲编程操作。
本公开的一个实施方式可提供一种操作存储装置的方法。该方法可包括向存储块施加擦除电压。该方法可包括对所述存储块执行擦除验证操作。该方法可包括基于所述擦除验证操作的结果来对所述存储块执行第一盲编程操作或第二盲编程操作。
本公开的一个实施方式可提供一种操作存储装置的方法。该方法可包括向存储块施加擦除电压。该方法可包括对所述存储块执行擦除验证操作。该方法可包括基于所述擦除验证操作的结果，根据所述存储块的擦除计数值执行第一盲编程操作。
附图说明
图1是例示根据本公开的一个实施方式的存储系统的图。
图2是例示图1的存储装置的图。
图3是例示图2的存储块的图。
图4是例示根据本公开的一个实施方式的具有三维结构的存储块的图。
图5是例示根据本公开的一个实施方式的具有三维结构的存储块的图。
图6是例示编程操作和擦除操作的图。
图7是例示擦除操作的流程图。
图8是例示参照图7描述的擦除操作的定时图。
图9是例示每个物理页的擦除阈值电压分布的图。
图10是例示根据本公开的一个实施方式的擦除操作的流程图。
图11是例示图10的擦除操作的定时图。
图12是例示根据本公开的一个实施方式的擦除操作的流程图。
图13是例示图12的擦除操作的定时图。
图14是例示根据本公开的一个实施方式的擦除操作的流程图。
图15是例示图14的擦除操作的定时图。
图16是例示根据本公开的一个实施方式的每个物理页的擦除阈值电压分布的图。
图17是例示根据本公开的一个实施方式的擦除操作的流程图。
图18是例示根据本公开的一个实施方式的擦除操作的流程图。
图19是例示根据本公开的一个实施方式的擦除操作的流程图。
图20是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
图21是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
图22是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
图23是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
具体实施方式
以下将参照附图描述实施方式的示例；然而，它们可按照不同的形式来实施，并且不应该被解释为受本文所阐述的实施方式限制。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达实施方式的示例的范围。
还应注意，在本说明书中，“连接/联接”不仅指代一个组件直接联接另一组件，而且还指代一个组件通过中间组件间接联接另一组件。另一方面，“直接连接/直接联接”是指一个组件直接联接另一组件而没有中间组件。此外，除非另外定义，否则说明书中使用的“包括/包含”表示存在或添加一个或更多个组件、步骤、操作和元件。
本公开的各种实施方式可涉及一种具有改进的可靠性的存储装置以及操作该存储装置的方法。
图1是例示根据本公开的一个实施方式的存储系统的图。
参照图1，存储系统1000可包括被配置为存储数据的存储装置1100以及被配置为在主机2000的控制下控制存储装置1100的存储控制器1200。
主机2000可使用诸如外围组件快速互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行连接的SCSI(SAS)之类的接口协议与存储系统1000通信。此外，为了主机2000与存储系统1000之间的数据通信的目的而提供的接口协议不限于上述示例，并且可是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)或集成式驱动电子(IDE)之类的接口协议中的任意一个。
存储控制器1200可控制存储系统1000的整体操作以及主机2000与存储装置1100之间的数据交换。例如，存储控制器1200可响应于主机2000的请求而控制存储装置1100以编程或读取数据。此外，存储控制器1200可控制存储装置1100，使得信息被存储在存储装置1100中包括的主存储块和辅存储块(sub-memory block)中，并且取决于针对编程操作加载的数据量，对主存储块或辅存储块执行编程操作。在一个实施方式中，存储装置1100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)或闪存。
存储装置1100可在存储控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是例示图1的存储装置1100的图。
参照图2，存储装置1100可包括被配置为存储数据的存储单元阵列100。存储装置1100可包括被配置为执行用于将数据存储在存储单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作的外围电路200。存储装置1100可包括被配置为在存储控制器(图1的1200)的控制下控制外围电路200的控制逻辑300。
存储单元阵列100可包括多个存储块MB1至MBk(110，k是正整数)。本地线LL和位线BL1至BLn(n是正整数)可联接到存储块MB1至MBk(110)中的每一个。例如，本地线LL可包括第一选择线、第二选择线以及布置在第一选择线与第二选择线之间的多条字线。此外，本地线LL可包括布置在第一选择线与字线之间以及第二选择线与字线之间的虚拟线。这里，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，本地线LL可包括字线、漏极选择线、源极选择线和源线(SL)。例如，本地线LL还可包括虚拟线。例如，本地线LL还可包括管线。本地线LL可联接到存储块MB1至MBk(110)中的每一个。位线BL1至BLn可共同联接至存储块MB1至MBk(110)。存储块MB1至MBk(110)可被实施为二维结构或三维结构。例如，在具有二维结构的存储块110中，可在平行于基板的方向上布置存储单元。例如，在具有三维结构的存储块110中，可在垂直于基板的方向上堆叠存储单元。
外围电路200可被配置为在控制逻辑300的控制下对被选存储块110执行编程操作、读取操作和擦除操作。例如，在控制逻辑300的控制下，外围电路200可向第一选择线、第二选择线和字线提供验证电压和通过电压，可对第一选择线、第二选择线和字线进行选择性地放电，并且可对与字线当中的被选字线联接的存储单元进行验证。例如，外围电路200可包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250和感测电路260。
电压生成电路210可响应于操作信号OP_CMD而生成要用于编程操作、读取操作和擦除操作的各种操作电压Vop。此外，电压生成电路210可响应于操作信号OP_CMD而对本地线LL进行选择性地放电。例如，电压生成电路210可在控制逻辑300的控制下生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源线电压等。
行解码器220可响应于行地址RADD而将操作电压Vop递送到与被选存储块110联接的本地线LL。
页缓冲器组230可包括与位线BL1至BLn联接的多个页缓冲器PB1至PBn(231)。页缓冲器PB1至PBn(231)可响应于页缓冲器控制信号PBSIGNALS而进行操作。例如，页缓冲器PB1至PBn(231)可在读取操作或验证操作期间临时存储通过位线BL1至BLn接收到的数据或感测位线BL1至BLn的电压或电流。
列解码器240可响应于列地址CADD而在输入/输出电路250与页缓冲器组230之间传输数据。例如，列解码器240可通过数据线DL与页缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从存储控制器(图1的1200)接收到的命令CMD或地址ADD发送到控制逻辑300，或者与列解码器240交换数据DATA。
在读取操作或验证操作期间，感测电路260可响应于使能位VRY_BIT<#>而生成参考电流，并且可将从页缓冲器组230接收到的感测电压VPB与由参考电流生成的参考电压进行比较并且输出通过信号PASS或失败信号FAIL。
控制逻辑300可响应于命令CMD和地址ADD而输出操作信号OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS和使能位VRY_BIT，并由此控制外围电路200。此外，控制逻辑300可响应于通过信号PASS或失败信号FAIL而确定验证操作是已经通过还是已经失败。
图3是例示图2的存储块110的图。
参照图3，在存储块110中，彼此平行布置的多条字线可联接在第一选择线与第二选择线之间。这里，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。例如，存储块110可包括联接在位线BL1至BLn与源线SL之间的多个串ST。位线BL1至BLn可分别联接至串ST，而源线SL可共同联接至串ST。串ST可具有相同的配置；因此，下面仅以与第一位线BL1联接的串ST作为示例进行描述。
串ST可包括在源线SL与第一位线BL1之间彼此串联联接的源极选择晶体管SST、多个存储单元F1至F16和漏极选择晶体管DST。可在每个串ST中包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且可在每个串ST中包括比附图中所示的存储单元F1至F16的数目多的存储单元。
源极选择晶体管SST的源极可联接到源线SL，并且漏极选择晶体管DST的漏极可联接到第一位线BL1。存储单元F1至F16可串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且存储单元F1至F16的栅极可联接到多条字线WL1至WL16。在包括在不同串ST中的存储单元当中，联接到相同字线的一组存储单元可被称为物理页PPG。因此，包括在存储块110中的物理页PPG的数目可与字线WL1至WL16的数目对应。
每个存储单元MC可存储1位数据。该存储单元通常被称为单层单元SLC。在这种情况下，每个物理页PPG可存储单个逻辑页LPG的数据。每个逻辑页LPG的数据可包括与单个物理页PPG中包括的单元的数目对应的数据位。每个存储单元MC可存储2位或更多位数据。该存储单元通常被称为多层单元MLC。在这种情况下，每个物理页PPG可存储两个或更多个逻辑页LPG的数据。
图4是例示根据本公开的一个实施方式的具有三维结构的存储块MB1至MBk(110)的图。
参照图4，存储单元阵列100可包括多个存储块MB1至MBk(110)。每个存储块110可包括多个串ST11至ST1m和ST21至ST2m。在一个实施方式中，串ST11至ST1m和ST21至ST2m中的每一个可形成为“U”形。在第一存储块MB1中，可沿行方向(即，沿X方向)布置m个串。在图4中，例示了沿列方向(即，沿Y方向)布置2个串的示例，但是这仅仅是为了说明。例如，可在列方向(Y方向)上布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn、管晶体管PT和至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储单元MC1至MCn可具有彼此相似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储单元MC1至MCn中的每一个可包括沟道层、隧道绝缘层、电荷捕获层和阻挡绝缘层。例如，可在每个串中设置用于提供沟道层的柱。在一个实施方式中，可在每个串中设置用于提供沟道层、隧道绝缘层、电荷捕获层和阻挡绝缘层中的至少一个的柱。
每个串的源极选择晶体管SST可联接在源线SL与存储单元MC1至MCp之间。
在一个实施方式中，布置在同一行中的串的源极选择晶体管可与沿行方向延伸的源极选择线联接。布置在不同行中的串的源极选择晶体管可联接到不同的源极选择线。在图4中，第一行中的串ST11至ST1m的源极选择晶体管可联接到第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可联接到第二源极选择线SSL2。
在一个实施方式中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同联接到单条源极选择线。
每个串中的第一存储单元MC1至第n存储单元MCn可联接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储单元MC1至第n存储单元MCn可被划分成第一存储单元MC1至第p存储单元MCp和第p+1存储单元MCp+1至第n存储单元MCn。第一存储单元MC1至第p存储单元MCp可沿垂直方向(即，沿Z方向)依次布置并且彼此串联连接在源极选择晶体管SST与管晶体管PT之间。第p+1存储单元MCp+1至第n存储单元MCn可在垂直方向(Z方向)上依次布置并且彼此串联联接在管晶体管PT与漏极选择晶体管DST之间。第一存储单元MC1至第p存储单元MCp和第p+1存储单元MCp+1至第n存储单元MCn可通过管晶体管PT彼此联接。每个串的第一存储单元MC1至第n存储单元MCn的栅极可分别联接到第一字线WL1至第n字线WLn。
在一个实施方式中，第一存储单元MC1至第n存储单元MCn中的至少一个可被用作虚拟存储单元。在设置虚拟存储单元的情况下，对应串的电压或电流可得到稳定地控制。每个串的管晶体管PT的栅极可联接到管线PL。
每个串的漏极选择晶体管DST可联接在对应位线与存储单元MCp+1至MCn之间。沿行方向布置的串可联接到沿行方向延伸的对应漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可联接到第一漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可联接到第二漏极选择线DSL2。
沿列方向布置的串可联接到沿列方向延伸的对应位线。在图4中，第一列中的串ST11和ST21可联接到第一位线BL1。第m列中的串ST1m和ST2m可联接到第m位线BLm。
在沿行方向布置的串当中，联接到相同字线的存储单元可形成一页。例如，在第一行中的串ST11至ST1m当中的联接到第一字线WL1的存储单元可形成单页。在第二行中的串ST21至ST2m当中的联接到第一字线WL1的存储单元可形成另一单页。当漏极选择线DSL1和DSL2中的任何一个被选择时，布置在对应行中的串可被选择。当字线WL1至WLn中的任何一个被选择时，被选串的对应页可被选择。
图5是例示根据本公开的一个实施方式的具有三维结构的存储块MB1至MBk(110)的图。
参照图5，存储单元阵列100可包括多个存储块MB1至MBk(110)。每个存储块110可包括多个串ST11'至ST1m'和ST21'至ST2m'。串ST11'至ST1m'和ST21'至ST2m'中的每一个可沿垂直方向(即，沿Z方向)延伸。在每个存储块110中，可沿行方向(即，沿X方向)布置m个串。在图5中，例示了沿列方向(Y方向)布置2个串的示例，但是这仅仅是为了说明。例如，可沿列方向(Y方向)布置三个或更多个串。
串ST11'至ST1m'和ST21'至ST2m'中的每一个可包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn和至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可联接在源线SL与存储单元MC1至MCn之间。布置在同一行中的串的源极选择晶体管可联接到相同的源极选择线。布置在第一行中的串ST11'至ST1m'的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行中的串ST21'至ST2m'的源极选择晶体管可联接到第二源极选择线SSL2。在一个实施方式中，串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可共同联接到单条源极选择线。
每个串中的第一存储单元MC1至第n存储单元MCn可串联联接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储单元MC1至第n存储单元MCn的栅极可分别联接到第一字线WL1至第n字线WLn。
在一个实施方式中，第一存储单元MC1至第n存储单元MCn中的至少一个可被用作虚拟存储单元。在设置虚拟存储单元的情况下，对应串的电压或电流可得到稳定地控制。因此，存储在每个存储块110中的数据的可靠性可被提高。
每个串的漏极选择晶体管DST可联接在对应的位线与存储单元MC1至MCn之间。沿行方向布置的串的漏极选择晶体管DST可联接到对应的漏极选择线。第一行中的串ST11'至ST1m'的漏极选择晶体管DST可联接到第一漏极选择线DSL1。第二行中的串ST21'至ST2m'的漏极选择晶体管DST可联接到第二漏极选择线DSL2。
换句话说，除了管晶体管PT从每个单元串中被排除之外，图5的存储块110可具有与图4的存储块110的电路类似的等效电路。
图6是例示编程操作和擦除操作的图。
图6例示了与单个字线联接的存储单元(即，包括在单个物理页PPG中的存储单元)的阈值电压分布。当物理页PPG处于在其中没有存储数据的干净页状态时，包括在物理页PPG中的每个存储单元可具有擦除状态的阈值电压，如图6的(a)所示。处于擦除状态的存储单元的阈值电压可以是负阈值电压或者0V附近的正值。如果向存储装置1100输入编程数据并且对物理页PPG执行编程操作，则每个存储单元可具有与单个擦除状态或者两个或更多个编程状态中的任何一个对应的阈值电压。图6的(b)例示了在每个存储单元可存储2位数据的情况下存储单元的阈值电压分布。可通过将电子注入到每个存储单元的浮置栅极或电荷捕获层来执行编程操作。
存储在存储单元中的数据可通过擦除操作来擦除。可通过从存储单元的浮置栅极或电荷捕获层中去除电子来执行擦除操作。存储单元的阈值电压可通过擦除操作而减小。可在存储块(110)的基础上执行擦除操作。换句话说，可对一个存储块110中包括的所有存储单元同时执行擦除操作。
如上所述，存储装置1100可对存储单元重复执行编程操作和擦除操作。在重复执行编程操作和擦除操作的同时，电荷可被捕获在例如存储单元的绝缘层中。结果，擦除状态的阈值电压分布可随着编程-擦除周期(program-erase cycle)被重复执行而变宽。此外，当重复执行编程-擦除周期时，擦除状态的阈值电压分布可相对于相同的擦除电压而改变。例如，当重复执行编程-擦除周期时，擦除状态的整个阈值电压分布可向右移动。换句话说，随着编程-擦除周期被重复执行，每个存储单元具有相同的擦除阈值电压所需要的擦除电压的电平可增加。
在擦除操作期间，如图6的(c)的虚线所示，具有图6的(b)中的擦除状态的阈值电压的存储单元可被擦除至比具有编程状态的阈值电压(即，P1至P3的阈值电压)的存储单元的阈值电压低的阈值电压。换句话说，如果通过再次向具有擦除状态的阈值电压的存储单元施加擦除电压来执行对该存储单元的擦除操作，则该存储单元可被擦除至比目标擦除阈值电压低的阈值电压。
图7是例示擦除操作的流程图。
参照图7，在步骤S701，存储装置1100可从外部装置接收擦除命令。在步骤S702，存储装置1100可响应于擦除命令而向存储单元施加擦除电压。这里，擦除电压可被施加至要被执行擦除操作的存储块110的阱。此外，擦除电压可被施加至源线SL。在参照图4和图5所描述的具有三维结构的存储块110的情况下，擦除电压可被施加至阱或源线SL并且被传输至要被执行擦除操作的存储块110中所包括的存储单元的沟道。
在擦除电压已经被施加至存储单元之后，在步骤S703，存储装置1100可对存储单元执行擦除验证操作。如果在擦除验证操作期间确定擦除操作已通过，则在步骤S705，存储装置1100可完成擦除操作。如果在擦除验证操作期间确定擦除操作已失败，则在步骤S704，存储装置1100可增加擦除电压，然后再次执行步骤S702的操作。这里，擦除电压可被施加至存储块110的阱或源线SL。在一个实施方式中，在步骤S704，要施加至阱或源线SL的电压可以是固定的或者可被改变，此外，要施加至存储块110的字线的电压可被改变。换句话说，在再次执行步骤S704的操作之前，存储装置1100可将要施加至阱或源线SL的电压固定并且降低要施加至存储块110的字线的电压。
图8是例示参照图7描述的擦除操作的定时图。
参照图8，目标存储单元上的擦除操作可由多个擦除循环(erase loop)形成。每个擦除循环可包括擦除电压施加操作和擦除验证操作。擦除电压施加操作可以是向存储单元施加擦除电压并减小存储单元的阈值电压的操作。擦除验证操作可以是确定存储单元的阈值电压是否已经达到目标擦除电压的操作。
为了执行擦除操作，可将擦除电压Vers施加至存储单元的源线SL或阱。擦除电压Vers可以是具有适于从存储单元的浮置栅极或电荷捕获层提取电子的电平的正电压。当擦除电压Vers被施加至存储单元的源线SL或阱时，擦除字线电压Vers_WL可被施加至与要被执行擦除操作的存储块110联接的字线WL0至WLn。存储单元的浮置栅极或电荷捕获层中的电子可通过由擦除电压Vers和擦除字线电压Vers_WL生成的电场来从中提取出来。结果，可减小存储单元的阈值电压。当擦除电压Vers被施加至存储单元时，位线可浮置。
在已经执行了擦除电压施加操作之后，可执行擦除验证操作。擦除验证操作可以是确定每个目标存储单元的阈值电压是否低于目标阈值电压的操作。存储装置1100可通过将擦除验证电压Vvfy_WL同时施加至与已经被执行擦除操作的存储块110联接的所有字线来对存储块110的存储单元同时执行擦除验证操作。此外，存储装置1100可通过将擦除验证电压Vvfy_WL同时施加至与已经被执行擦除操作的存储块110联接的多条字线来执行验证操作。该操作可被称为硬擦除验证操作。这里，擦除验证电压Vvfy_WL对于所有字线可以是相同的电压，或者可向每个字线施加恒定电压或可变电压。另选地，存储装置1100可通过将擦除验证电压Vvfy_WL依次施加至与已经被执行擦除操作的存储块110联接的字线来单独地执行基于字线的验证操作。该操作可被称为软擦除验证操作。在硬擦除验证操作的情况下，执行擦除验证操作所花费的时间与软擦除验证操作相比可减少。
在硬擦除验证操作期间要施加至字线的擦除验证电压Vvfy_WL可略高于目标擦除阈值电压。例如，当目标擦除阈值电压是0V时，擦除验证电压Vvfy_WL可以是0.5V，其略高于0V。该差异可用于补偿由在擦除验证电压Vvfy_WL被同时施加至多条字线时所生成的沟道电阻而导致的误差。
如图8所示，可对与偶数位线BLe联接的存储单元和与奇数位线BLo联接的存储单元依次执行擦除验证操作。在这种情况下，当对与偶数位线BLe联接的存储单元执行擦除验证操作时，奇数位线BLo可保持在接地电压。另一方面，当对与奇数位线BLo联接的存储单元执行擦除验证操作时，偶数位线BLe可保持在接地电压。另选地，可对与偶数位线BLe联接的存储单元和与奇数位线BLo联接的存储单元同时执行擦除验证操作。
如果在第一擦除循环的擦除验证操作中确定存储块110的擦除操作已经失败，则存储装置1100可将擦除电压Vers增加预定电压Vstep，然后执行第二擦除循环。如果确定目标存储单元已经通过第二擦除循环的擦除验证操作，则可完成擦除操作。另一方面，如图8所示，如果在第二擦除循环的擦除验证操作中确定擦除操作已经失败，则可执行第三擦除循环。第三擦除循环可使用比第二擦除循环的擦除电压更高的擦除电压来执行。
图9是例示每个物理页的擦除阈值电压分布的图。
参照图9，当对存储块110执行擦除操作时，存储块110的存储单元的擦除阈值电压分布可随着物理页(即，字线)而变化。
在存储块110中，编程操作可按照从与和源极选择线SSL相邻的字线联接的存储单元到与和漏极选择线DSL相邻的字线联接的存储单元的顺序来执行。换句话说，参照图3至图5，编程操作可按照从与最低编号字线联接的存储单元到与最高编号字线联接的存储单元的顺序来执行。例如，在已经对存储块110中包括的存储单元当中的与和源极选择线SSL相邻的一些字线联接的存储单元执行了编程操作，而没有对与和漏极选择线DSL相邻的字线联接的存储单元执行编程操作之后，可对存储块110执行擦除操作。在这种情况下，与和源极选择线SSL相邻的一些字线联接的编程后的存储单元的擦除阈值电压分布可不同于与和漏极选择线DSL相邻的字线联接的未编程存储单元的擦除阈值电压分布。
例如，图9例示了与第一字线WL1至第八字线WL8联接的在被执行编程操作之后已经被执行擦除操作的存储单元的擦除阈值电压分布，以及与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元的擦除阈值电压分布。与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元的擦除阈值电压分布可具有比与第一字线WL1至第八字线WL8联接的在被执行编程操作之后已经被执行擦除操作的存储单元的擦除阈值电压分布低的平均阈值电压。换句话说，与第一字线WL1至第八字线WL8联接的在被执行编程操作之后已经被执行擦除操作的存储单元相比，与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元可被过度擦除。
此外，与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元的擦除阈值电压分布可以比与第一字线WL1至第八字线WL8联接的在被执行编程操作之后已经被执行擦除操作的存储单元的擦除阈值电压分布更宽。这是由于与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元当再次执行擦除操作时处于擦除状态的事实所导致的。
随着对存储单元重复执行编程-擦除周期，存储单元被过度擦除的程度或者擦除阈值电压分布变宽的程度可增加。存储单元被过度擦除或者擦除阈值电压分布变宽的这种现象会使存储单元的可靠性劣化。
图10是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图10，当执行擦除操作时，在步骤S1001，存储装置1100可在擦除电压被施加至存储单元之前执行第一盲编程操作。第一盲编程操作可通过将第一盲编程电压同时施加至与存储块110联接的所有字线来执行。换句话说，第一盲编程电压可被施加至所有存储单元，而不管存储块110中包括的存储单元是处于编程状态还是处于擦除状态。此外，第一盲编程操作可通过将第一盲编程电压同时施加至与存储块110联接的多条字线来执行。第一盲编程操作可具体提供增加具有处于擦除状态的阈值电压的存储单元的阈值电压的效果。通过第一盲编程操作，可减轻过度擦除现象。如上所述，过度擦除现象可由于对具有处于擦除状态的阈值电压的存储单元再次执行擦除操作而引起。因此，可通过在将擦除电压施加至存储单元之前经由第一盲编程操作对具有低阈值电压的存储单元进行编程来减轻过度擦除现象。
在擦除操作期间，在步骤S1002，存储装置1100可在存储单元已通过擦除验证操作之后执行第二盲编程操作。第二盲编程操作可通过将第二盲编程电压同时施加至与存储块110联接的所有字线来执行。此外，第二盲编程操作可通过将第二盲编程电压同时施加至与存储块110联接的多条字线来执行。第二盲编程操作可提供增加在先前的擦除电压施加操作期间已被过度擦除的一些存储单元的阈值电压的效果。在第二盲编程操作期间，参照图9描述的过度擦除存储单元的阈值电压再次增加，从而可减小整个擦除阈值电压分布的尺寸。
如图10所示，在擦除操作期间，存储装置1100可执行第一盲编程操作S1001和第二盲编程操作S1002二者。在擦除操作期间，存储装置1100可执行第一盲编程操作S1001，但是可以不执行第二盲编程操作S1002。此外，在擦除操作期间，存储装置1100可执行第二盲编程操作S1002，但是可以不执行第一盲编程操作S1001。
图11是例示参照图10描述的擦除操作的定时图。
参照图11，存储装置1100可在擦除电压Vers被施加至要擦除的存储块110之前执行第一盲编程操作。第一盲编程操作可通过将第一盲编程电压施加至与要擦除的存储块110联接的字线来执行。另选地，第一盲编程操作可通过将第一盲编程电压同时施加至与存储块110联接的所有字线来执行。作为另一替代方案，第一盲编程操作可通过将第一盲编程电压同时施加至与存储块110联接的多条字线来执行。第一盲编程电压可以是要被施加至与要擦除的存储块110联接的所有字线的相同电压或不同电压。
当在擦除验证操作期间确定擦除操作已经通过时，存储装置1100可在擦除操作完成之前执行第二盲编程操作。第二盲编程操作可通过将第二盲编程电压施加至与已经被执行擦除操作的存储块110联接的字线来执行。另选地，第二盲编程操作可通过将第二盲编程电压同时施加至与存储块110联接的所有字线来执行。作为另一替代方案，第二盲编程操作可通过将第二盲端编程电压同时施加至与存储块110联接的多条字线来执行。第二盲编程电压可以是要被施加至与存储块110联接的所有字线的相同电压或不同电压。第二盲编程电压可与第一盲编程电压不同。此外，第二盲编程电压可低于第一盲编程电压。
当第一盲编程电压被施加至存储块110时，可向位线施加接地电压。此外，当第二盲编程电压被施加至存储块110时，可向位线施加接地电压。
图12是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图12，第二盲编程操作(步骤S1002')可包括首先将第二盲编程电压施加至与存储块110联接的字线的操作(步骤S1201)。步骤S1201的操作可与图10的步骤S1002的操作相同。在已经执行了步骤S1201的操作之后，在步骤S1202，存储装置1100可执行第二盲编程验证操作。第二盲编程验证操作(步骤S1202)可以是确定存储单元的阈值电压分布在步骤S1201的操作期间是否形成目标阈值电压分布的操作。例如，第二盲编程验证操作(步骤S1202)可通过将第二盲编程验证电压Vvfy2_WL同时施加至与存储块110联接的所有字线来执行。另选地，第二盲编程验证操作(步骤S1202)可通过将第二盲编程验证电压Vvfy2_WL同时施加至与存储块110联接的多条字线来执行。例如，在第二盲编程验证操作(步骤S1202)期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线时存在已被确定为关闭的串ST，则可确定第二盲编程操作已经通过。作为示例，在第二盲编程验证操作(步骤S1202)期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线时，已经被确定为关闭的串ST的数目是预定值或更多，则可确定第二盲编程操作已经通过。
作为示例，在第二盲编程验证操作(步骤S1202)期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线时不存在已被确定为开启的串ST，即，如果确定所有串ST已被关闭，则可确定第二盲编程操作已经通过。作为示例，在第二盲编程验证操作(步骤S1202)期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线时被确定为开启的串ST的数目是预定值或更少，则可确定第二盲编程操作已经通过。
第二盲编程验证电压Vvfy2_WL可以与擦除验证电压Vvfy_WL相同。另选地，第二盲编程验证电压Vvfy2_WL可以与擦除验证电压Vvfy_WL不同。换句话说，第二盲编程验证电压Vvfy2_WL可低于或高于擦除验证电压Vvfy_WL。
如果确定第二盲编程验证操作(步骤S1202)失败，则在步骤S1203，存储装置1100可增加第二盲编程电压。此后，存储装置1100可使用增加后的第二盲编程电压来执行步骤S1201的操作。可使用连续增加后的第二盲编程电压来减小存储单元的擦除阈值电压分布的宽度。
图13是例示参照图12描述的擦除操作的定时图。
参照图13，对于目标存储单元的第二盲编程操作可由多个盲编程循环形成。每个盲编程循环可包括第二盲编程电压施加操作和第二盲编程验证操作。第二盲编程电压施加操作可以是通过将第二盲编程电压施加至与要被执行擦除操作的存储块110联接的字线来增加存储单元的阈值电压的操作。第二盲编程验证操作可以是确定存储单元的阈值电压分布是否已经达到目标编程分布的操作。
存储装置1100可在已经确定擦除操作已通过擦除验证操作之后执行第二盲编程操作。在第二盲编程操作期间，存储装置1100可首先将第二盲编程电压施加至与已被执行擦除操作的存储块110联接的字线。第二盲编程电压可被同时施加至与已被执行擦除操作的存储块110联接的多条字线或全部字线。此外，第二盲编程电压可低于第一盲编程电压。
在已经执行了第二盲编程电压施加操作之后，存储装置1100可执行第二盲编程验证操作。第二盲编程验证操作可通过将第二盲编程验证电压Vvfy2_WL施加至与存储块110联接的字线来执行。例如，第二盲编程验证操作可通过将第二盲编程验证电压Vvfy2_WL同时施加至与存储块110联接的多条字线或全部字线来执行。例如，在第二盲编程验证操作期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线或全部字线时存在已经被确定为关闭的串ST，则可确定第二盲编程操作已经通过。作为示例，在第二盲编程验证操作期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线或全部字线时已经被确定为关闭的串ST的数目是预定值或更多，则可确定第二盲编程操作已经通过。
作为示例，在第二盲编程验证操作期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线或全部字线时不存在已经被确定为开启的串ST，即，如果确定所有串ST已被关闭，则可确定第二盲编程操作已经通过。作为示例，在第二盲编程验证操作期间，如果在第二盲编程验证电压Vvfy2_WL被同时施加至与存储块110联接的多条字线或全部字线时已被确定为开启的串ST的数目是预定值或更少，则可确定第二盲编程操作已经通过。
如图13所示，可对与偶数位线BLe联接的存储单元和与奇数位线BLo联接的存储单元依次执行第二盲编程验证操作。在这种情况下，当对与偶数位线BLe联接的存储单元执行第二盲编程验证操作时，奇数位线BLo可保持在接地电压。另一方面，当对与奇数位线BLo联接的存储单元执行第二盲编程验证操作时，偶数位线BLe可保持在接地电压。与图13所示不同，可对与偶数位线BLe联接的存储单元和与奇数位线BLo联接的存储单元同时执行第二盲编程验证操作。
如图13所示，作为在第一盲编程循环期间执行的第二盲编程验证操作的结果，如果确定第二盲编程操作失败，则可执行第二盲编程循环。第二盲编程循环可使用比第一盲编程循环的盲编程电压高预定电压Vstep2的第二盲编程电压来执行。
图14是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图14，擦除操作可按照与参照图12描述的方法类似的方式来执行，并且还可包括第三盲编程操作(步骤S1401)。例如，如果在步骤S703确定擦除操作已经失败，则存储装置1100可在增加擦除电压Vers(步骤S704)并且将增加后的擦除电压再次施加至存储块110(步骤S702)之前执行第三盲编程操作(步骤S1401)。换句话说，如果在已经执行了每个擦除循环之后在擦除验证操作(步骤S703)中确定擦除操作已经失败，则可在执行增加擦除电压的步骤S704之前执行第三盲编程操作。第三盲编程操作可通过将第三盲编程电压施加至与已经被执行擦除操作的存储块110联接的字线来执行。另选地，第三盲编程操作可通过将第三盲编程电压同时施加至与已经被执行擦除操作的存储块110联接的多条字线或全部字线来执行。第三盲编程电压可以是要被施加至与已经被执行擦除操作的存储块110联接的多条字线或全部字线的相同电压。另选地，第三盲编程电压可以是要被施加至相应字线的相同电压或不同电压。
存储单元的擦除阈值电压分布的宽度可通过第三盲编程操作(步骤S1401)进一步减小。此外，存储单元的过度擦除现象可通过第三盲编程操作进一步减轻。由此，可进一步增强存储装置1100的可靠性。
图14的第二盲编程操作可包括与参照图12描述的步骤S1002'相同的操作。图14的步骤S1002'可被图10的步骤S1002替换。可执行步骤S1001、S1002'和S1401中的仅一个或两个。例如，可仅执行步骤S1401的操作而不执行步骤S1001和S1002'的操作。另选地，可执行步骤S1401和S1002'的操作而不执行步骤S1001的操作。在一些实施方式中，可执行步骤S1001、S1002'和S1401中的仅两个步骤的任何组合。在其它实施方式中，可执行S1001、S1002'和S1401中的仅一个步骤。在又一实施方式中，可执行S1001、S1002'和S1401三个步骤。
图15是例示参照图14描述的擦除操作的定时图。
参照图15，当在擦除验证操作中确定擦除操作失败时，可执行第三盲编程操作。第三盲编程操作可通过将第三盲编程电压施加至与要被执行擦除操作的存储块110联接的字线来执行。另选地，第三盲编程操作可通过将第三盲编程电压同时施加至与要被执行擦除操作的存储块110联接的多条字线或所有字线来执行。第三盲编程电压可以是要被施加至多条字线或全部字线的相同电压。另选地，第三盲编程电压可以是要被施加至相应字线的相同电压或者不同电压。
要在第一擦除循环期间执行的第三盲编程操作期间使用的第三盲编程电压可以与要在第二擦除循环期间执行的第三盲编程操作期间使用的第三盲编程电压相同。换句话说，第三盲编程电压可以是在多个擦除循环期间使用的相同电压。另选地，第三盲编程电压可以是要在多个擦除循环期间使用的不同电压。
第三盲编程电压可与第一盲编程电压不同。此外，第三盲编程电压可低于第一盲编程电压。第三盲编程电压可以与第二盲编程电压相同。另选地，第三盲编程电压可高于第二盲编程电压。
当第三盲编程电压被施加至与被执行擦除操作的存储块110联接的字线时，可向位线施加接地电压。
图16是例示根据本公开的一个实施方式的每个物理页的擦除阈值电压分布的图。
图16例示了已经通过参照图10至图15描述的方法执行了擦除操作的存储块110的存储单元的擦除阈值电压分布。例如，例示了与第一字线WL1至第八字线WL8联接的在被执行编程操作之后已经被执行擦除操作的存储单元的擦除阈值电压分布以及与第九字线WL9至第十六字线WL16联接的在没有编程操作的情况下被执行擦除操作的存储单元的擦除阈值电压分布。作为对与第九字线WL9至第十六字线WL16联接的存储单元执行第一盲编程操作至第三盲编程操作中的一个或更多个的结果，可理解的是，在擦除阈值电压分布之间根据字线存在微小差异，这与图9的情况不同。换句话说，可通过第一盲编程操作至第三盲编程操作来减轻过度擦除现象或擦除阈值电压分布的宽度过度增加的现象。
图17是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图17，擦除操作可按照与参照图10描述的方法类似的方式执行。在这种情况下，当存储块的擦除计数值大于预定第一阈值时，存储装置可执行第一盲编程操作(步骤S1001)。此外，当存储块的擦除计数值大于预定第二阈值时，存储装置还可执行第二盲编程操作(步骤S1002)。
具体地说，在存储装置1100在步骤S701接收到擦除命令之后，可将存储块的擦除计数与第一阈值进行比较(步骤S1701)。擦除计数值可表示存储块被擦除的次数。随着存储块的编程-擦除操作被重复，存储单元的阈值电压特性可劣化。因此，仅当擦除计数值大于第一阈值时，根据本公开的实施方式的擦除操作可执行第一盲编程操作(步骤S1001)。第一盲编程操作可通过将第一盲编程电压同时施加至与存储块110联接的所有字线来执行。
在擦除操作期间，存储装置1100可在存储单元已经通过擦除验证操作(步骤S703)之后将存储块的擦除计数值与预定第二阈值进行比较。如上所述，随着存储块的编程-擦除操作被重复，存储单元的阈值电压特性可劣化。因此，仅当擦除计数值大于第二阈值时，根据本公开的实施方式的擦除操作可执行第二盲编程操作(步骤S1002)。第一阈值和第二阈值可被确定为相同的值或不同的值。
除了仅在擦除计数值大于第一阈值时执行第一盲编程(步骤S1001)和仅在擦除计数值大于第二阈值时执行第二盲编程(步骤S1002)之外，图17描述的擦除方法与图10描述的擦除方法基本相同。
图18是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图18，擦除操作可按照与参照图12描述的方法类似的方式执行。在这种情况下，当存储块的擦除计数值大于预定第一阈值时，存储装置可执行第一盲编程操作(步骤S1001)。此外，当存储块的擦除计数值大于预定第二阈值时，存储装置还可执行第二盲编程操作(步骤S1002)。
具体地说，在存储装置1100在步骤S701接收到擦除命令之后，可将存储块的擦除计数与第一阈值进行比较(步骤S1701)。擦除计数值可表示存储块被擦除的次数。随着存储块的编程擦除操作被重复，存储单元的阈值电压特性可劣化。因此，仅当擦除计数值大于第一阈值时，根据本公开的实施方式的擦除操作可执行第一盲编程操作(步骤S1001)。
在擦除电压已经被施加至存储单元之后，在步骤S703，存储装置1100可对存储单元执行擦除验证操作。如果在擦除验证操作期间确定擦除操作已经通过，则存储装置1100可将存储块的擦除计数值与第二阈值进行比较(步骤S1702)。在图18中，仅当擦除计数值大于第二阈值时可执行第二盲编程操作(步骤S1002')。第一阈值和第二阈值可被确定为相同的值或不同的值。
除了仅在擦除计数值大于第一阈值时执行第一盲编程(步骤S1001)和仅在擦除计数值大于第二阈值时执行第二盲编程(步骤S1002')之外，图18描述的擦除方法与图12描述的擦除方法基本相同。
图19是例示根据本公开的一个实施方式的擦除操作的流程图。
参照图19，擦除操作可按照与参找图14描述的方法类似的方式执行。在这种情况下，在第三盲编程操作之前(步骤S1401)，还可执行将存储块的擦除计数值与预定第三阈值进行比较的操作(步骤S1801)。
更具体地，如果在步骤S703确定擦除操作失败，则存储装置1100可将存储块的擦除计数值与第三阈值进行比较(步骤S1801)。作为比较的结果，如果擦除计数值大于第三阈值，则执行第三盲编程操作(步骤S1401)，然后可增加擦除电压(步骤S704)。
另一方面，如果擦除计数值小于或等于第三阈值，则可在不执行第三盲编程操作的情况下增加擦除电压(步骤S704)。
第三阈值可被确定为等于上述第一阈值和第二阈值中的至少一个。另选地，可将第三阈值确定为与第一阈值和第二阈值二者不同的值。
除了仅在擦除计数值大于第三阈值时执行第三盲编程(步骤S1401)之外，图19描述的擦除方法与图14描述的擦除方法基本相同。
在一个实施方式中，尽管在图19中未示出，但是存储装置可在存储块的擦除计数值大于预定第一阈值时(即，图17的S1701)执行第一盲编程操作(步骤S1001)。如果存储块的擦除计数值小于预定第一阈值(即，图17的S1701)，则不执行第一盲编程操作(S1001)并且施加擦除电压(S702)。
在一个实施方式中，尽管在图19中未示出，但是在步骤S703，存储装置1100可在存储单元已经通过擦除验证操作(S703：通过)之后将存储装置的擦除计数值与预定第二阈值进行比较(即，图17的S1702)。根据一个实施方式，仅当擦除计数值大于第二阈值时可执行第二盲编程操作(步骤S1002')，否则可完成擦除操作(S705)。第一阈值和第二阈值可被确定为相同的值或不同的值。
图20是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
参照图20，存储系统30000可被实现在蜂窝电话、智能手机、平板PC、个人数字助理(PDA)或无线通信装置中。存储系统30000可包括存储装置1100和被配置为控制存储装置1100的存储控制器1200。存储控制器1200可在处理器3100的控制下控制存储装置1100的数据访问操作(例如，编程操作、擦除操作或读取操作)。
在存储装置1100中编程的数据可在存储控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收到的无线电信号改变为可在处理器3100中处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并且将处理后的信号发送到存储控制器1200或显示器3200。存储控制器1200可将由处理器3100处理的信号编程到存储装置1100。此外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或者要由处理器3100处理的数据。输入装置3400可通过诸如触摸板和计算机鼠标之类的定点装置、小键盘或键盘来实施。处理器3100可控制显示器3200的操作，使得从存储控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据通过显示器3200输出。
在一个实施方式中，能够控制存储装置1100的操作的存储控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。
图21是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
参照图21，存储系统40000可被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或者MP4播放器。
存储系统40000可包括存储装置1100以及被配置为控制存储装置1100的数据处理操作的存储控制器1200。
处理器4100可根据从输入装置4200输入的数据，通过显示器4300来输出存储在存储装置1100中的数据。例如，输入装置4200可通过诸如触摸板或PC鼠标之类的定点装置、小键盘或键盘来实施。
处理器4100可控制存储系统40000的整体操作并且控制存储控制器1200的操作。在一个实施方式中，能够控制存储装置1100的操作的存储控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。
图22是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
参照图22，存储系统50000可被实施在图像处理装置(例如，数码相机、配备有数码相机的便携式电话、配备有数码相机的智能电话或者配备有数码相机的平板PC)中。
存储系统50000可包括存储装置1100以及能够控制存储装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储控制器1200。
存储系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被发送到处理器5100或存储控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出或通过存储控制器1200存储在存储装置1100中。存储在存储装置1100中的数据可在处理器5100或存储控制器1200的控制下通过显示器5300输出。
在一个实施方式中，能够控制存储装置1100的操作的存储控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。
图23是例示包括图2所示的存储装置的存储系统的一个实施方式的图。
参照图23，存储系统70000可被实施在存储卡或智能卡中。存储系统70000可包括存储装置1100、存储控制器1200和卡接口7100。
存储控制器1200可控制存储装置1100与卡接口7100之间的数据交换。在一个实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是不限于此。
卡接口7100可根据主机60000的协议在主机60000与存储控制器1200之间进行接口数据交换。在一个实施方式中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口可指能够支持由主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储系统70000连接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储控制器1200与存储装置1100进行数据通信。
在本公开的各种实施方式中，在存储装置的擦除操作期间，可执行用于改进存储单元的擦除阈值电压分布的盲编程操作，由此可提高存储装置的可靠性。
本文已经公开了实施方式的示例，尽管采用了特定术语，但是这些术语仅仅被使用并且被解释为通用的和描述性意义而不是用于限制性目的。在一些情况下，如在提交申请时的本领域普通技术人员所显而易见的，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，可在不脱离如所附的权利要求中阐述的本公开的精神和范围的情况下进行形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2017年7月26日向韩国知识产权局提交的韩国专利申请No.10-2017-0094852的优先权，该韩国专利申请的全部公开内容通过引用并入本文中。

Claims (26)

1.一种操作存储装置的方法，该方法包括以下步骤：
向存储块施加擦除电压；
对所述存储块执行擦除验证操作；以及
基于所述擦除验证操作的结果来执行第一盲编程操作。
2.根据权利要求1所述的方法，其中，当所述擦除验证操作的结果指示失败时，执行所述第一盲编程操作。
3.根据权利要求2所述的方法，其中，通过将第一盲编程电压同时施加至与所述存储块联接的多条字线来执行所述第一盲编程操作。
4.根据权利要求1所述的方法，该方法还包括：在施加所述擦除电压之前，对所述存储块执行第二盲编程操作。
5.根据权利要求4所述的方法，其中，不管是否已经对包括在所述存储块中并且联接到多条字线的存储单元执行了编程操作，都执行所述第二盲编程操作。
6.根据权利要求4所述的方法，其中，不管包括在所述存储块中并且联接到多条字线的存储单元是处于擦除状态还是处于编程状态，都执行所述第二盲编程操作。
7.根据权利要求4所述的方法，其中，对所述存储块执行所述第二盲编程操作的步骤包括增加包括在所述存储块中并且联接到多条字线的、具有擦除状态的阈值电压的存储单元的阈值电压。
8.根据权利要求3所述的方法，该方法还包括在已经执行了所述第一盲编程操作之后：
改变所述擦除电压；
将改变后的擦除电压施加至所述存储块；
增加所述第一盲编程电压；以及
使用改变后的第一盲编程电压来执行所述第一盲编程操作。
9.根据权利要求3所述的方法，该方法还包括在已经执行了所述第一盲编程操作之后：
改变所述擦除电压；
将改变后的擦除电压施加至所述存储块；以及
使用所述第一盲编程电压来再次执行所述第一盲编程操作。
10.根据权利要求3所述的方法，该方法还包括在已经执行了所述第一盲编程操作之后：
改变所述擦除电压；
将改变后的擦除电压施加至所述存储块；
减小所述第一盲编程电压；以及
使用减小后的第一盲编程电压来执行所述第一盲编程操作。
11.根据权利要求2所述的方法，该方法还包括当所述擦除验证操作的结果指示通过时，执行第二盲编程操作。
12.根据权利要求11所述的方法，
其中，所述第二盲编程操作包括多个盲编程循环，并且
其中，所述盲编程循环中的每一个包括第二盲编程电压施加操作和盲编程验证操作。
13.根据权利要求12所述的方法，其中，所述盲编程验证操作包括：当被确定为关闭的串的数目是预定值或更多时，确定所述第二盲编程操作已通过。
14.根据权利要求13所述的方法，其中，对与偶数位线联接的存储单元和与奇数位线联接的存储单元依次执行所述盲编程验证操作。
15.一种操作存储装置的方法，该方法包括以下步骤：
对存储块执行第一盲编程操作；
向所述存储块施加擦除电压；
对所述存储块执行擦除验证操作；以及
当所述擦除验证操作的结果指示失败时，对所述存储块执行第二盲编程操作。
16.根据权利要求15所述的方法，该方法还包括：在已经执行了所述第二盲编程操作之后，增加所述擦除电压，并且将增加后的擦除电压施加至所述存储块。
17.根据权利要求16所述的方法，
其中，在将所述增加后的擦除电压施加至所述存储块之后，对所述存储块再次执行所述擦除验证操作，并且
其中，当再次执行的擦除验证操作的结果指示失败时，再次执行所述第二盲编程操作。
18.根据权利要求17所述的方法，其中，要在所述第二盲编程操作期间施加至与所述存储块联接的多条字线的电压与要在再次执行的第二盲编程操作期间施加至所述字线的电压相同。
19.一种操作存储装置的方法，该方法包括以下步骤：
向存储块施加擦除电压；
对所述存储块执行擦除验证操作；以及
基于所述擦除验证操作的结果来对所述存储块执行第一盲编程操作或第二盲编程操作。
20.根据权利要求19所述的方法，其中，当所述擦除验证操作的结果指示失败时，执行所述第一盲编程操作。
21.根据权利要求20所述的方法，
其中，所述第二盲编程操作包括盲编程验证操作，并且
其中，通过将盲编程验证电压同时施加至与所述存储块联接的多条字线来执行所述盲编程验证操作。
22.根据权利要求21所述的方法，
其中，通过将擦除验证电压同时施加至所述字线来执行所述擦除验证操作，并且
其中，所述盲编程验证电压与所述擦除验证电压不同。
23.一种操作存储装置的方法，该方法包括以下步骤：
向存储块施加擦除电压；
对所述存储块执行擦除验证操作；以及
基于所述擦除验证操作的结果，根据所述存储块的擦除计数值执行第一盲编程操作。
24.根据权利要求23所述的方法，其中，当所述擦除验证操作的结果指示失败时并且当所述擦除计数值大于预定第一阈值时，执行所述第一盲编程操作。
25.根据权利要求24所述的方法，该方法还包括在施加所述擦除电压之前，当所述擦除计数值大于预定第二阈值时，对所述存储块执行第二盲编程操作。
26.根据权利要求24所述的方法，该方法还包括当所述擦除验证操作的结果指示通过时并且当所述擦除计数值大于预定第二阈值时，执行第二盲编程操作。
CN201810555223.2A 2017-07-26 2018-06-01 存储装置及其操作方法 Active CN109308931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170094852A KR20190012012A (ko) 2017-07-26 2017-07-26 메모리 장치 및 그것의 동작 방법
KR10-2017-0094852 2017-07-26

Publications (2)

Publication Number Publication Date
CN109308931A true CN109308931A (zh) 2019-02-05
CN109308931B CN109308931B (zh) 2022-08-19

Family

ID=65038944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810555223.2A Active CN109308931B (zh) 2017-07-26 2018-06-01 存储装置及其操作方法

Country Status (4)

Country Link
US (1) US10453542B2 (zh)
KR (1) KR20190012012A (zh)
CN (1) CN109308931B (zh)
TW (1) TWI746844B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289361A (zh) * 2019-07-22 2021-01-29 爱思开海力士有限公司 存储器装置及其操作方法
CN113096714A (zh) * 2019-12-23 2021-07-09 爱思开海力士有限公司 存储器装置及其操作方法
CN113270134A (zh) * 2020-02-17 2021-08-17 爱思开海力士有限公司 半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936199B2 (en) * 2018-07-17 2021-03-02 Silicon Motion, Inc. Flash controllers, methods, and corresponding storage devices capable of rapidly/fast generating or updating contents of valid page count table
JP2021140853A (ja) 2020-03-09 2021-09-16 キオクシア株式会社 半導体記憶装置
US11276465B1 (en) * 2020-08-21 2022-03-15 Intel Corporation Device, system and method to float a decoder for deselected address lines in a three-dimensional crosspoint memory architecture
US11900998B2 (en) 2020-09-11 2024-02-13 Intel Corporation Bipolar decoder for crosspoint memory
KR20230024065A (ko) * 2021-08-11 2023-02-20 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462990B1 (en) * 2000-12-29 2002-10-08 Intel Corporation Post erase repair to enhance performance in a flash memory
US20100302860A1 (en) * 2009-05-29 2010-12-02 Seung Min Oh Nonvolatile memory device and method of programming the same
US20130051156A1 (en) * 2011-08-30 2013-02-28 Diego Della Mina Systems and methods for erasing charge-trap flash memory
US20150098272A1 (en) * 2013-10-03 2015-04-09 Apple Inc. Programmable peak-current control in non-volatile memory devices
US20150270003A1 (en) * 2014-03-21 2015-09-24 SK Hynix Inc. Non-volatile memory and method for programming the same
US9704596B1 (en) * 2016-01-13 2017-07-11 Samsung Electronics Co., Ltd. Method of detecting erase fail word-line in non-volatile memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658619B1 (ko) 2010-04-27 2016-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치의 소거 방법
KR101211840B1 (ko) * 2010-12-30 2012-12-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
KR20160043436A (ko) * 2014-10-13 2016-04-21 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR102358463B1 (ko) 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR102384959B1 (ko) * 2015-10-30 2022-04-11 에스케이하이닉스 주식회사 저장 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462990B1 (en) * 2000-12-29 2002-10-08 Intel Corporation Post erase repair to enhance performance in a flash memory
US20100302860A1 (en) * 2009-05-29 2010-12-02 Seung Min Oh Nonvolatile memory device and method of programming the same
US20130051156A1 (en) * 2011-08-30 2013-02-28 Diego Della Mina Systems and methods for erasing charge-trap flash memory
US20150098272A1 (en) * 2013-10-03 2015-04-09 Apple Inc. Programmable peak-current control in non-volatile memory devices
US20150270003A1 (en) * 2014-03-21 2015-09-24 SK Hynix Inc. Non-volatile memory and method for programming the same
US9704596B1 (en) * 2016-01-13 2017-07-11 Samsung Electronics Co., Ltd. Method of detecting erase fail word-line in non-volatile memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289361A (zh) * 2019-07-22 2021-01-29 爱思开海力士有限公司 存储器装置及其操作方法
CN113096714A (zh) * 2019-12-23 2021-07-09 爱思开海力士有限公司 存储器装置及其操作方法
CN113270134A (zh) * 2020-02-17 2021-08-17 爱思开海力士有限公司 半导体器件
CN113270134B (zh) * 2020-02-17 2024-03-29 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
US20190035481A1 (en) 2019-01-31
CN109308931B (zh) 2022-08-19
KR20190012012A (ko) 2019-02-08
TWI746844B (zh) 2021-11-21
TW201911320A (zh) 2019-03-16
US10453542B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
CN109308931A (zh) 存储装置及其操作方法
CN111009275B (zh) 存储器装置和存储器装置的操作方法
CN102298966B (zh) 非易失性存储器设备、系统及编程方法
US10146442B2 (en) Control logic, semiconductor memory device, and operating method
CN104821184B (zh) 半导体器件
CN109754827B (zh) 半导体存储器装置及其操作方法
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US8953379B2 (en) Apparatuses and methods of reprogramming memory cells
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
CN103680615A (zh) 半导体存储器件及其操作方法
CN110097901A (zh) 存储器装置及其操作方法
CN108511023A (zh) 半导体存储器装置及其操作方法
US10607704B2 (en) Semiconductor memory device and method of operating the same
CN110197693B (zh) 半导体存储器装置和与操作半导体存储器装置有关的方法
CN108257640A (zh) 半导体存储装置及其操作方法
CN112447244A (zh) 存储装置及其操作方法
CN111798908B (zh) 存储器装置及其操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
US8942048B2 (en) Semiconductor device and method of operating the same
CN109817265A (zh) 半导体存储装置及其操作方法
CN110047549A (zh) 存储器系统及其操作方法
CN105938721A (zh) 包括存储单元的半导体器件
CN109493895A (zh) 半导体存储器装置及其操作方法
CN110648708A (zh) 半导体存储器装置、其操作方法以及存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant