CN113096714A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN113096714A
CN113096714A CN202010975463.5A CN202010975463A CN113096714A CN 113096714 A CN113096714 A CN 113096714A CN 202010975463 A CN202010975463 A CN 202010975463A CN 113096714 A CN113096714 A CN 113096714A
Authority
CN
China
Prior art keywords
program
voltage
memory
word line
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010975463.5A
Other languages
English (en)
Inventor
金荣均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113096714A publication Critical patent/CN113096714A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种存储器装置的操作方法。该存储器装置的操作方法可包括响应于来自控制器的编程命令对存储块执行编程操作，并且当编程操作失败时，对与存储块内的虚设单元联接的虚设字线施加编程电压，使得该虚设单元具有高于正常通过电压的指示阈值电压，并且向控制器提供编程失败信号。

Description

存储器装置及其操作方法
相关申请的交叉引用
本申请要求于2019年12月23日提交的申请号为10-2019-0173110的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例涉及一种存储器装置。
背景技术
近来，计算环境范例已经转变成可几乎随时随地使用计算机系统的普适计算环境。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用正在迅速增长。这种便携式电子装置通常使用利用存储器装置的存储器系统，即数据存储装置。数据存储装置可用作便携式电子装置的主存储器装置或辅助存储器装置。
因为使用存储器装置的数据存储装置没有机械驱动器，所以该数据存储装置具有优异的稳定性和耐久性、高信息访问速度和低功耗。作为具有这些优点的存储器系统的示例，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
发明内容
各个实施例涉及一种即使在相应存储块中发生渐进性缺陷(progressivedefect)时，也能够通过保留存储块中的数据来保证可靠性的存储器装置及其操作方法。
在实施例中，一种存储器装置的操作方法可包括：响应于来自控制器的编程命令对存储块执行编程操作；并且当编程操作失败时，对与存储块内的虚设单元联接的虚设字线施加编程电压，使得该虚设单元具有高于正常通过电压的指示阈值电压，并且向控制器提供编程失败信号。
在实施例中，一种存储器装置可包括：存储块，包括存储器单元和虚设单元；主字线，联接到存储器单元；虚设字线，联接到虚设单元；电压供应电路，适合于：响应于来自控制器的编程命令对存储块执行编程操作，并且当编程操作失败时，向虚设字线施加编程电压，使得虚设单元具有高于正常通过电压的指示阈值电压；以及控制逻辑，适于当编程操作失败时，向控制器提供编程失败信号。
在实施例中，一种存储器装置的操作方法，该操作方法可包括：响应于针对编程失败单元阵列的编程命令，对联接到该编程失败单元阵列内的虚设单元的虚设字线施加编程电压；并且响应于针对该编程失败单元阵列的后续编程命令，当从该编程失败单元阵列感测到失败标记数据时，提供编程失败信号。
根据本实施例，可以提供一种即使在相应存储块中发生渐进性缺陷时，也能够通过保留存储块中的数据来保证可靠性的存储器装置及其操作方法。
附图说明
图1是示出根据本公开的实施例的包括存储器装置的数据处理系统的示图。
图2是示出根据本公开的实施例的存储器装置的示图。
图3至图5是描述根据本公开的实施例的存储器装置的操作的流程图。
具体实施方式
在下文中，将参照附图详细地描述本发明的示例性实施例。应当理解的是，以下描述将集中于理解根据实施例的操作所需的部分，并且将排除对其他部分的描述，以避免不必要地模糊本公开的主题。
在下文中，将参照附图详细地描述各个实施例。
图1是示例性地示出根据本公开的实施例的包括存储器装置150的数据处理系统100的示例的示图。
参照图1，数据处理系统100可包括主机102和存储器系统110。
主机102可包括电子装置，例如，诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置，或者诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
主机102可包括一个或多个OS(操作系统)。OS管理和控制主机102的全部功能和操作，并且提供主机102与使用数据处理系统100或存储器系统110的用户之间的交互操作。OS可支持与用户的使用目的相对应的功能和操作，并且根据主机102的移动性被划分为通用OS和移动OS。在OS之中，根据用户的使用环境，通用OS可被划分为个人OS和企业OS。
存储器系统110可响应于主机102的请求而操作以存储主机102的数据。例如，存储器系统110可实施为包括以下的各种类型的存储装置中的任意一种：SSD(固态驱动器)，诸如eMMC(嵌入式MMC)、RS-MMC(缩小尺寸的MMC)或微型MMC的MMC(多媒体卡)，诸如迷你SD或微型SD卡的SD(安全数字)卡，USB(通用串行总线)存储装置，UFS(通用闪存)装置，CF(紧凑式闪存)卡，智能媒体卡，以及记忆棒。
存储器系统110可由各种类型的存储装置来实施。例如，存储装置可包括诸如DRAM(动态随机存取存储器)和SRAM(静态RAM)的易失性存储器装置，以及诸如ROM(只读存储器)、MROM(掩模ROM)、PROM(可编程ROM)、EPROM(可擦除可编程ROM)、EEPROM(电可擦除可编程ROM)、FRAM(铁电ROM)、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和闪速存储器的非易失性存储器装置。闪速存储器可具有3D堆叠结构。
存储器系统110可包括存储器装置150和控制器130。存储器装置150可存储用于主机102的数据，控制器130可控制存储器装置150中的数据存储。
控制器130和存储器装置150可集成为一个半导体装置。例如，控制器130和存储器装置150可集成为一个半导体装置以构成SSD。当存储器系统110用作SSD时，可提高联接到存储器系统110的主机102的操作速度。进一步地，控制器130和存储器装置150可集成为一个半导体装置以构成存储卡。例如，控制器130和存储器装置150可构成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)，CF卡，SMC(智能媒体卡)，记忆棒，诸如RS-MMC或微型MMC的MMC，诸如迷你SD、微型SD或SDHC的SD卡，以及UFS装置。
又例如，存储器系统110可构成计算机、UMPC(超移动PC)、工作站、上网本、PDA(个人数字助理)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、PMP(便携式多媒体播放器)、便携式游戏机、导航系统、黑盒、数码相机、DMB(数字多媒体广播)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中传输/接收信息的装置、构成家庭网络的各种电子装置中的一种电子装置、构成计算机网络的各种电子装置中的一种电子装置、构成远程信息处理网络的各种电子装置中的一种电子装置、RFID(射频识别)装置或构成计算系统的各种组件中的一种组件。
存储器装置150可以是非易失性存储器装置，并且即使未供应电力也保留所存储的数据。存储器装置150可通过编程操作存储从主机102提供的数据，并且通过读取操作将存储器装置150中存储的数据提供到主机102。存储器装置150可包括多个存储块，多个存储块中的每一个可包括多个页面，并且多个页面中的每一个可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。该闪速存储器可具有3D堆叠结构。
控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可向主机102提供从存储器装置150读取的数据，并且将从主机102提供的数据存储在存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、编程操作和擦除操作。
例如，控制器130可从主机102接收写入命令和写入数据。控制器130可响应于写入命令而生成针对多个页面的编程命令，以便将数据存储在存储器装置150中。控制器130可向存储器装置150提供所生成的编程命令和数据。
图1示出存储器装置150中包括的多个存储块之中的第一块BLOCK1以及该第一块BLOCK1中包括的多个页面。控制器130可按照第一块BLOCK1的第一至第三页面PAGE1至PAGE3的顺序生成编程命令，并且将编程命令提供到存储器装置150。为了快速处理写入命令，控制器130可执行根据管线方案来生成编程命令并且将所生成的命令提供到存储器装置150的操作。例如，控制器130可在向存储器装置150提供针对第一页面PAGE1的编程命令的同时，生成针对第二页面PAGE2和第三页面PAGE3的编程命令。
当在用户使用存储器装置150的同时在字线等上累积了应力时，在存储块中可能发生渐进性缺陷。即，尽管在存储器装置150装运之前的测试期间存储块正常操作，但是在之后的存储块中可能会发生缺陷。编程操作无法在缺陷块中正常执行。例如，当存储器装置150将数据编程到缺陷存储块时，可能无法按预期对该数据进行编程，这导致编程失败。
当通过对第一块BLOCK1执行编程操作而获得的结果指示发生编程失败时，存储器装置150可向控制器130提供针对第一块BLOCK1的编程失败信号。因为第一块BLOCK1可能具有缺陷，所以控制器130可将第一块BLCOK1确定为缺陷块。控制器130可不生成针对缺陷块的编程命令，使得不再对缺陷块执行编程操作。
即使在控制器130确定第一块BLOCK1是缺陷块之后，存储器装置150也可能对第一块BLOCK1执行编程操作。例如，因为控制器130根据管线方案而操作，所以在确定第一块BLOCK1是缺陷块之前，控制器130可能生成并且提供针对第二页面PAGE2和第三页面PAGE3的编程命令。然而，根据缺陷存储块的原因，当对缺陷存储块执行编程操作时，该缺陷存储块可能劣化。当缺陷块劣化时，可能会损坏已编程在缺陷块中的数据。
然而，为了保护有缺陷的第一块BLOCK1中存储的数据而使控制器130取消生成或提供针对第二页面PAGE2和第三页面PAGE3的编程命令可能会降低存储器系统110的性能。这是因为为了取消生成或提供编程命令，控制器130需要停止管线方案的操作。
根据本公开的实施例，即使在存储块中发生了编程失败并且该存储块被确定为缺陷块之后，提供了针对该缺陷块的编程命令，存储器装置150也可中断对该缺陷块的编程操作。尽管控制器130在没有停止管线方案的操作的情况下向存储器装置150提供针对缺陷块的编程命令，但是可不执行针对缺陷块的编程操作。因此，在确保缺陷块中存储的数据的可靠性的同时，可提高存储器系统110的性能。
将参照图2至图5描述根据各个实施例的存储器装置150的结构和操作。
图2是示出根据实施例的存储器装置150的结构的示图。
存储器装置150可包括电压供应电路310、读取/写入电路320、存储器单元阵列330和控制逻辑350。
存储器单元阵列330可包括多个存储块。多个存储块可通过漏极选择线DSL、多个字线和源极选择线SSL联接到电压供应电路310。多个存储块可通过多个位线BL1至BLm联接到读取/写入电路320。图2例示了包括单个存储块的存储器单元阵列330。
参照图2，存储器单元阵列330可包括联接到多个位线BL1至BLm的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，可串联联接多个存储器单元MC1至MCn。
源极选择晶体管SST的源极可联接到公共源级线CSL。漏极选择晶体管DST的漏极可联接到位线。不同单元串中包括的源极选择晶体管SST的栅极可联接到源极选择线SSL。漏极选择晶体管DST的栅极可联接到漏极选择线DSL。存储器单元MC1至MCn可联接到主字线MWL1至MWLn。不同单元串中包括的存储器单元之中的联接到相同字线的一组存储器单元可被称为物理页面。在实施方案中，存储器单元中的每一个可在其中存储1位数据或多位数据。当存储器单元中的每一个可在其中存储多位数据时，一个物理页面可包括多个逻辑页面。一个逻辑页面可对应于存储器装置150可一次执行编程操作的最小单位。一个存储块可包括联接到多个主字线的存储器单元。一个存储块可对应于存储器装置150可一次执行擦除操作的最小单位。
存储器装置150可进一步包括在选择线和主字线之间的虚设字线。例如，存储器装置150可包括在源极选择线SSL和第一主字线MWL1之间的第一虚设字线DWL1，以及在漏极选择线DSL和第n主字线MWLn之间的第二虚设字线DWL2。存储块可进一步包括联接到虚设字线的虚设单元DC1和DC2。例如，存储器装置150可擦除存储块，然后对该存储块的虚设单元DC1和DC2进行编程，从而减小彼此相邻的选择晶体管和存储器单元之间的阈值电压差。当虚设单元DC1和DC2被擦除并且随后被编程时，虚设单元DC1和DC2可具有被称为初始阈值电压的阈值电压。当彼此相邻的选择晶体管和存储器单元之间的阈值电压差减小时，可减小带间隧穿以减少存储器单元中存储的数据的电荷损失。
随着技术的发展，存储器装置150的集成度已经逐渐提高。存储器装置150的集成度的提高指示存储器单元之间的距离减少，并且存储器单元之间的距离减少指示相邻字线之间的距离和相邻位线之间的距离减少。随着字线之间的距离和位线之间的距离减少，字线或位线可能会不期望地彼此联接。当字线或位线不期望地彼此联接时，存储器装置150无法对存储器单元执行预期操作。当存储器装置150无法对存储器单元执行预期操作时，存储器装置150的写入/读取操作的可靠性可能减少。
即使字线或位线在存储器装置150装运之前的测试步骤中尚未彼此联接，但它们可能在用户使用存储器装置150时，由于施加到字线和位线上的电压应力而彼此联接。当对与彼此联接的字线或位线相关联的缺陷块连续执行编程操作时，存储器装置150可能无法在其中存储正常数据，并且还可能损坏已经存储在缺陷块中的数据。
根据本公开的实施例，当某个存储块中发生编程失败时，存储器装置150可将编程电压施加到与该存储块相关联的虚设字线DWL，从而增加联接到该虚设字线DWL的虚设单元DC的阈值电压。虚设字线DWL可以是图2中所示的虚设字线DWL1、DWL2或这两者。例如，当存储器装置将编程电压施加到虚设字线DWL1时，虚设单元DC1的阈值电压可增加。当对某个存储块执行编程操作时，存储器装置150可基于与该存储块相关联的虚设单元DC的阈值电压来确定该存储块是否是缺陷块。当确定与编程操作相关联的存储块是缺陷块时，存储器装置150可停止编程操作。
电压供应电路310可根据操作模式向字线供应编程电压、读取电压和通过电压。电压供应电路310可基于提供到存储器装置150的外部电源电压来生成多个电压。电压供应电路310可选择存储器单元阵列中的存储块(或区段)中的一个，选择所选择的存储块的字线中的一个，并且向所选择的字线提供字线电压。如有必要，电压供应电路310可向未选择的字线提供字线电压。
例如，在读取操作期间，读取/写入电路320可通过对位线预充电来使位线浮置(float)。电压供应电路310可将读取电压施加到所选择的字线，并且将通过电压施加到未选择的字线。联接到所选择的存储器单元的字线可被称为所选择的字线。除了所选择的字线以外的字线可被称为未选择的字线。根据存储器单元的阈值电压和施加到与存储器单元联接的字线的电压，电流可流过存储器单元。读取电压是用于在由所选择的存储器单元指示的数据之间进行区分的电压，并且可具有存储器单元可具有的电压状态之中的两个阈值电压状态之间的值。不管未选择的存储器单元的阈值电压值如何都可使电流流动的通过电压可具有比存储器单元可具有的阈值电压状态更高的电压。例如，在正常读取操作期间，施加到虚设字线DWL的正常通过电压可高于初始阈值电压。正常读取操作指示当存储器装置150执行读取操作或编程验证操作时，在与读取操作或编程验证操作相关联的存储块被确定为缺陷块之前执行的读取操作。当电压供应电路310施加读取电压和通过电压时，电流可流过与阈值电压低于读取电压的所选择的存储器单元联接的位线，并且没有电流可流过与阈值电压高于读取电压的所选择的存储器单元联接的位线。根据电流是否流过与页面缓冲器中的每一个联接的位线，可缓冲不同的数据。因此，可根据读取操作来彼此区分存储器单元的阈值电压状态。
在验证/正常读取操作期间，读取/写入电路320可作为读出放大器来操作，以从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可作为写入驱动器来操作，以根据待存储在存储器单元阵列中的数据来驱动位线。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待存储在存储器单元阵列中的数据，并且根据所接收的数据来驱动位线。读取/写入电路320可包括多个页面缓冲器322至326，多个页面缓冲器322至326中的每一个对应于位线或位线对，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。页面缓冲器322至326可通过位线BL1至BLm联接到存储器单元阵列330。
多个页面缓冲器322至326可缓冲从控制器130与编程命令一起接收的数据。在编程操作期间，多个页面缓冲器可通过位线BL1至BLm将所缓冲的数据传送到所选择的存储器单元。在编程验证操作期间，页面缓冲器322至326可通过位线BL1至BLm从所选择的存储器单元感测数据。在读取操作期间，页面缓冲器322至326可通过位线BL1至BLm从所选择的页面中的存储器单元中感测数据，并且可将所感测的数据输出到数据输入/输出电路(未示出)。在擦除操作期间，页面缓冲器322至326可使位线BL1至BLm浮置。
控制逻辑350可从控制器130接收命令和地址。控制逻辑350可响应于命令和地址来控制电压供应电路310和读取/写入电路320。例如，控制逻辑350可根据命令来将读取/写入电路320作为读出放大器或写入驱动器来操作。控制逻辑350可将命令和地址传送到电压供应电路310，并且控制电压供应电路310以将编程电压、读取电压、通过电压等供应到所选择的字线和未选择的字线。
将参照图3至图5详细地描述根据实施例的存储器装置150的操作。
图3是示出根据实施例的针对编程命令的存储器装置150的操作的流程图。
在步骤S302中，控制逻辑350可从控制器130接收编程命令和编程数据。
在步骤S304中，存储器装置150可响应于编程命令来对存储块执行编程操作。下面将参照图4详细地描述步骤S304的编程操作。
在步骤S306中，控制逻辑350可通过步骤S304的编程操作来确定编程状态。
当编程状态被确定为通过(在步骤S306中为“通过”)时，在步骤S312中，控制逻辑350可向控制器130提供编程通过信号。
当编程状态被确定为失败(在步骤S306中为“失败”)时，存储器装置150可执行步骤S308和S310。
在步骤S308中，控制逻辑350可控制电压供应电路310来对存储块的虚设字线DWL进行编程。
例如，电压供应电路310可将与存储块相关联的所有位线预充电到编程允许电压。编程允许电压可以是接地电压GND。当与存储块相关联的位线被预充电到编程允许电压时，电压供应电路310可向主字线MWL1至MWLn施加通过电压。在实施例中，电压供应电路310还可将通过电压施加到虚设字线DWL。当通过电压被施加到主字线MWL1至MWLn时，可导通存储块内的存储器单元。当在导通存储器单元的同时向虚设字线DWL施加编程电压时，可对联接到虚设字线DWL的虚设单元DC进行编程。电压供应电路310可将编程电压施加到虚设字线DWL，从而将虚设单元DC的阈值电压增加到高于正常通过电压的电压。增加的阈值电压可指示存储块是缺陷块。增加的阈值电压被称为指示阈值电压。
当存储器装置150执行正常读取操作时，因为所有虚设单元DC的阈值电压都高于正常通过电压，所以没有电流可流过与存储块相关联的所有位线。因此，不管所选择的存储器单元中存储的数据如何，页面缓冲器都可缓冲失败标记数据。例如，根据当没有电流流过位线BL1至BLm时从位线BL1至BLm感测到的值，失败标记数据可以是所有数据位都是“0”或“1”的数据。在后续的编程验证操作期间，控制逻辑350可基于页面缓冲器中缓冲的数据来确定存储块是否是缺陷块。当在后续编程验证操作期间，将存储块确定为缺陷块时，控制逻辑350可中断对缺陷块的编程操作。
当将编程状态确定为中断(在步骤S306中的“中断”)时，存储器装置150可执行步骤S309和S310。当在编程验证操作中检测到失败标记数据时，存储器装置150可将编程状态确定中断。
在步骤S309中，存储器装置150可中断编程操作。
在步骤S310中，存储器装置150可向控制器130提供编程失败信号。
图4是示出根据实施例的存储器装置150的编程操作的流程图。图4示出可包括在步骤S304中的子操作。
编程操作可包括多个编程循环。编程循环可包括编程时段和编程验证时段。
步骤S402可对应于编程时段。编程时段可包括设置子时段、通过脉冲子时段、编程脉冲子时段和放电子时段。
在设置子时段期间，电压供应电路310可对与包括所选择的存储器单元的所选择的串联接的位线预充电到编程允许电压，并且可对与包括未选择的存储器单元的未选择的串联接的位线预充电到编程禁止电压。联接到所选择的串的位线被称为所选择的位线。联接到未选择的串的位线被称为未选择的位线。编程允许电压可以是接地电压GND。编程禁止电压可以是电源电压Vcc。在设置子时段期间，可向漏极选择线DSL施加选择电压。
当将编程允许电压施加到所选择的位线并且将选择电压施加到漏极选择线DSL时，可导通漏极选择晶体管DST。因此，可使所选择的串不浮置。根据施加到所选择的位线的编程允许电压，可对所选择的串进行预充电。
当将编程禁止电压施加到未选择的位线并且将选择电压施加到漏极选择线DSL时，可关断漏极选择晶体管DST。因此，可使未选择的串浮置。未选择的串的沟道电势可由于选择电压而增加。例如，未选择的串的沟道电势可增加到由从选择电压降低漏极选择晶体管DST的阈值电压的电平。
在通过脉冲子时段期间，电压供应电路310可将通过电压施加到与未选择的存储器单元联接的未选择的字线。在实施例中，可将通过电压施加到与所选择的存储器单元联接的所选择的字线。当将通过电压施加到所选择的字线时，可导通所选择的串中包括的所选择的存储器单元。因为未选择的串的沟道浮置，所以当对未选择的字线施加通过电压时，未选择的串的沟道电势可增加。
在编程脉冲子时段期间，电压供应电路310可将编程电压施加到所选择的字线。当沟道电势的电平和施加到所选择的字线的编程电压的电平之间的差等于或大于参考值时，可对所选择的存储器单元进行编程。当将编程电压施加到所选择的字线时，可对联接到所选择的字线的存储器单元之中的、所选择的串中包括的所选择的存储器单元进行编程。因为未选择的串的沟道浮置，所以当将编程电压施加到所选择的字线时，未选择的串的沟道电势可增加。因为当施加通过电压和编程电压时，均同时地增加了未选择的串的沟道电势，所以沟道电势的电平和施加到所选择的字线的编程电压的电平之间的差可小于参考值。因此，可能无法对未选择的串中包括的存储器单元进行编程。
在放电子时段期间，电压供应电路310可将预充电到位线的电压和施加到字线的电压进行放电。
步骤S404可对应于编程验证时段。
在编程验证时段期间，电压供应电路310可将验证电压施加到所选择的字线，并且将通过电压施加到未选择的字线。电压供应电路310可将正常通过电压施加到未选择的字线之中的虚设字线DWL。验证电压可以是用于验证所选择的存储器单元是否具有预期阈值电压的电压，并且可具有存储器单元可具有的电压状态之中的两个阈值电压状态之间的值。
读取/写入电路320可通过施加验证电压和通过电压来执行验证操作，以将页面缓冲器中缓冲的数据与从控制器130接收的数据和失败标记数据进行比较。失败标记数据指示当将虚设存储器单元DC编程到指示阈值电压时在页面缓冲器中缓冲的数据。当没有电流流过位线BL1至BLm时，可从位线BL1至BLm感测到失败标记数据。
当页面缓冲器中缓冲的数据等于从控制器130接收的数据(在步骤S404中为“通过”)时，在步骤S406中，控制逻辑350可将编程状态确定为通过。
当在页面缓冲器中缓冲的数据等于失败标记数据(在步骤S404中为“失败标记数据”)时，在步骤S412中，控制逻辑350可确定存储块是缺陷块，并且因此可将编程状态确定为中断。
根据实施例，尽管针对缺陷块提供了编程命令，但是在步骤S402中，存储器装置150可仅施加一个编程电压，并且根据施加单个编程电压的结果来中断编程操作。因为中断了对缺陷块的编程操作，所以可保护缺陷块中存储的数据。
当页面缓冲器中缓冲的数据与从控制器130接收的数据和失败标记数据两者都不同(在步骤S404中为“失败”)时，所选择的存储器单元可能尚未完全编程。在步骤S408中，控制逻辑350可确定编程循环的数量是否达到最大值。
当编程循环的数量尚未达到最大值(在步骤S408中为“否”)时，在步骤S410中，控制逻辑350可改变待在下一编程循环施加到所选择的字线的编程电压。例如，当存储器装置150根据ISPP(增量步进脉冲编程)方法执行编程操作时，控制逻辑350可增加编程电压。进一步地，存储器装置150可在下一编程循环期间再次执行步骤S402。例如，在下一编程循环期间，具有高于验证电压的阈值电压的所选择的存储器单元可能变为编程禁止。例如，在下一编程循环期间，具有等于或低于验证电压的阈值电压的所选择的存储器单元可能保持为编程允许。
当编程循环的数量达到最大值(在步骤S408中为“是”)时，在步骤S414中，控制逻辑350可确定编程状态为失败。
图5是示出根据实施例的针对读取命令的存储器装置150的操作的流程图。
在步骤S502中，控制逻辑350可从控制器130接收读取命令。
在步骤S504中，电压供应电路310可将读取电压施加到与读取命令相关联的存储块的所选择的字线，并且将通过电压施加到未选择的字线。当第一次执行步骤S504时，因为控制逻辑350尚未检查到存储块是否是缺陷块，所以控制逻辑350可执行正常读取操作。即，电压供应电路310可将正常通过电压施加到未选择的字线之中的虚设字线DWL。基于存储器单元的阈值电压，可将数据缓冲在页面缓冲器中。
在步骤S506中，读取/写入电路320可确定页面缓冲器中缓冲的数据是否等于失败标记数据。
当与读取操作相关联的存储块是缺陷块时，存储块中包括的虚设单元DC可具有指示阈值电压。因为指示阈值电压高于正常通过电压，所以作为正常读取操作的结果，没有电流可流过与该存储块相关联的所有位线。当没有电流流过所有位线时，不管所选择的存储器单元中实际存储的数据如何，失败标记数据都可被缓冲在页面缓冲器中。当对缺陷块执行正常读取操作时，存储器装置150无法提供由控制器130提供的数据。
当数据不同于失败标记数据(在步骤S506中为“否”)时，在步骤S510中，控制逻辑350可将数据提供到控制器130。
当数据等于失败标记数据(在步骤S506中为“是”)时，在步骤S508中，控制逻辑350可确定存储块是缺陷块，并且增加施加到虚设字线DWL的通过电压。例如，存储器装置150可将施加到虚设字线DWL的通过电压增加到高于指示阈值电压的电压。
存储器装置150可通过将高于指示阈值电压的通过电压施加到虚设字线DWL来再次执行步骤S504，而不是执行正常读取操作。通过向虚设字线DWL施加高于指示阈值电压的通过电压来执行的读取操作被称为附加读取操作。
在附加读取操作期间，可不中断存储块中包括的所有虚设单元DC中的电流。因此，当执行附加读取操作时，在步骤S506中缓冲在页面缓冲器中的数据可以不是失败标记数据，而是实际编程在所选择的存储器单元中的数据。在步骤S510中，读取/写入电路320可将该数据提供到控制器130。
根据实施例，当对虚设单元DC已被编程的缺陷块执行读取操作时，存储器装置150可通过向虚设字线DWL施加高于指示阈值电压的通过电压来执行附加读取操作。即使缺陷块的虚设单元DC被编程并且因此增加了虚设单元DC的阈值电压，存储器装置150也可读取该缺陷块中存储的数据。
根据实施例，当某个存储块中发生编程失败时，存储器装置150可将编程电压施加到虚设字线DWL，使得该存储块的虚设单元DC具有指示阈值电压，从而指示该存储块是缺陷块。
在对某个存储块的正常读取操作期间，当因为没有电流流过虚设单元DC而将失败标记数据缓冲在页面缓冲器中时，存储器装置150可确定该存储块是缺陷块。即使在响应于来自控制器130的编程命令而执行的编程验证操作期间，存储器装置150也可执行正常读取操作，并且因此确定与该编程命令相关联的存储块是否是缺陷块。
尽管从控制器130接收到针对缺陷块的编程命令，但是当与编程命令相关联的存储块被确定为缺陷块时，存储器装置150可停止编程操作。因此，存储器装置150可在不中断管线方案的操作的情况下保护缺陷块中存储的数据。即，根据本发明的各个实施例，可提高包括存储器装置150的存储器系统110的性能和可靠性。
虽然为了说明的目的已经描述了各个实施例，但是对本领域的技术人员显而易见的是，在不脱离所附权利要求限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (12)

1.一种存储器装置的操作方法，包括：
响应于来自控制器的编程命令对存储块执行编程操作；并且
当所述编程操作失败时，对与所述存储块内的虚设单元联接的虚设字线施加编程电压，使得所述虚设单元具有高于正常通过电压的指示阈值电压，并且向所述控制器提供编程失败信号。
2.根据权利要求1所述的操作方法，其中执行所述编程操作包括：
将所选择的位线预充电到编程允许电压，并且将未选择的位线预充电到编程禁止电压；
对未选择的字线施加通过电压；
通过对所选择的字线施加所述编程电压来增加所选择的存储器单元的阈值电压；
执行验证操作以验证所述所选择的存储器单元；并且
当作为所述验证操作的结果，检测到失败标记数据时，向所述控制器提供所述编程失败信号。
3.根据权利要求2所述的操作方法，其中当没有电流流过与所选择的存储器单元联接的位线时，检测到所述失败标记数据。
4.根据权利要求2所述的操作方法，其中执行所述验证操作包括：
对所述所选择的字线施加验证电压；
对所述未选择的字线施加所述通过电压；并且
对所述虚设字线施加所述正常通过电压。
5.根据权利要求4所述的操作方法，进一步包括：
响应于来自所述控制器的读取命令，对所述存储块执行正常读取操作；
当作为所述正常读取操作的结果，读取到所述失败标记数据时，通过向所述虚设字线施加高于所述指示阈值电压的通过电压来重试读取操作；并且
向所述控制器提供作为重试结果而获取的数据。
6.一种存储器装置，包括：
存储块，包括存储器单元和虚设单元；
主字线，联接到所述存储器单元；
虚设字线，联接到所述虚设单元；
电压供应电路：
响应于来自控制器的编程命令对所述存储块执行编程操作，并且
当所述编程操作失败时，对所述虚设字线施加编程电压，使得所述虚设单元具有高于正常通过电压的指示阈值电压；以及
控制逻辑，当所述编程操作失败时，向所述控制器提供编程失败信号。
7.根据权利要求6所述的存储器装置，
其中所述电压供应电路通过以下执行所述编程操作：
将所选择的位线预充电到编程允许电压，并且将未选择的位线预充电到编程禁止电压，
对未选择的字线施加通过电压，
通过对所选择的字线施加所述编程电压来增加所选择的存储器单元的阈值电压，并且
执行验证操作以验证所述所选择的存储器单元，
其中当作为所述验证操作的结果，检测到失败标记数据时，所述控制逻辑向所述控制器提供所述编程失败信号。
8.根据权利要求7所述的存储器装置，其中当没有电流流过与所述所选择的存储器单元联接的位线时，检测到所述失败标记数据。
9.根据权利要求7所述的存储器装置，其中所述电压供应电路通过以下执行所述验证操作：
对所述所选择的字线施加验证电压，
对所述未选择的字线施加所述通过电压，并且
对所述虚设字线施加所述正常通过电压。
10.根据权利要求9所述的存储器装置，
其中所述电压供应电路进一步：
响应于来自所述控制器的读取命令，对所述存储块执行正常读取操作，并且
当作为所述正常读取操作的结果，读取到所述失败标记数据时，通过对所述虚设字线施加高于所述指示阈值电压的通过电压来重试读取操作，
进一步包括读取/写入电路，向所述控制器提供作为重试结果而获取的数据。
11.一种存储器装置的操作方法，所述操作方法包括：
响应于针对编程失败单元阵列的编程命令，对与所述编程失败单元阵列内的虚设单元联接的虚设字线施加编程电压；并且
响应于针对所述编程失败单元阵列的后续编程命令，当从所述编程失败单元阵列感测到失败标记数据时，提供编程失败信号。
12.根据权利要求11所述的操作方法，进一步包括：
响应于针对所述编程失败单元阵列的后续读取命令，当从所述编程失败单元阵列感测所述失败标记数据时，通过增加施加到所述虚设字线的通过电压来从所述编程失败单元阵列中读取数据。
CN202010975463.5A 2019-12-23 2020-09-16 存储器装置及其操作方法 Pending CN113096714A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190173110A KR20210080987A (ko) 2019-12-23 2019-12-23 메모리 장치 및 메모리 장치의 동작방법
KR10-2019-0173110 2019-12-23

Publications (1)

Publication Number Publication Date
CN113096714A true CN113096714A (zh) 2021-07-09

Family

ID=76438446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010975463.5A Pending CN113096714A (zh) 2019-12-23 2020-09-16 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11264100B2 (zh)
KR (1) KR20210080987A (zh)
CN (1) CN113096714A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7279259B2 (ja) * 2020-04-28 2023-05-22 長江存儲科技有限責任公司 メモリデバイスならびにそれの消去および検証方法
US20230137866A1 (en) * 2021-11-02 2023-05-04 Micron Technology, Inc. Program command generation with dummy data generation at a memory device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270508A (zh) * 2010-06-04 2011-12-07 海力士半导体有限公司 编程半导体存储器件的方法
CN104183263A (zh) * 2013-05-23 2014-12-03 爱思开海力士有限公司 半导体器件及包括半导体器件的半导体系统
CN109217876A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 串行器和包括该串行器的存储装置
CN109308931A (zh) * 2017-07-26 2019-02-05 爱思开海力士有限公司 存储装置及其操作方法
CN109427400A (zh) * 2017-08-21 2019-03-05 爱思开海力士有限公司 存储器装置及其操作方法
CN109712664A (zh) * 2017-10-26 2019-05-03 三星电子株式会社 包括用于检测字线缺陷的电路的存储装置及其操作方法
CN110415742A (zh) * 2018-04-27 2019-11-05 爱思开海力士有限公司 半导体器件
CN110473582A (zh) * 2018-05-09 2019-11-19 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377526B2 (ja) 2011-01-13 2013-12-25 株式会社東芝 不揮発性半導体記憶装置
KR20160032910A (ko) * 2014-09-17 2016-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9715938B2 (en) * 2015-09-21 2017-07-25 Sandisk Technologies Llc Non-volatile memory with supplemental select gates
KR20180039351A (ko) * 2016-10-10 2018-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102460526B1 (ko) * 2018-01-04 2022-11-01 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치, 불휘발성 메모리 장치, 그리고 스토리지 장치의 동작 방법
US10580504B2 (en) * 2018-06-07 2020-03-03 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including spike during boosting
KR20200126563A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 저장 장치, 컨트롤러 및 컨트롤러의 동작 방법
CN110998734A (zh) * 2019-11-14 2020-04-10 长江存储科技有限责任公司 能够减少程序干扰的存储器件及其擦除方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270508A (zh) * 2010-06-04 2011-12-07 海力士半导体有限公司 编程半导体存储器件的方法
CN104183263A (zh) * 2013-05-23 2014-12-03 爱思开海力士有限公司 半导体器件及包括半导体器件的半导体系统
CN109217876A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 串行器和包括该串行器的存储装置
CN109308931A (zh) * 2017-07-26 2019-02-05 爱思开海力士有限公司 存储装置及其操作方法
CN109427400A (zh) * 2017-08-21 2019-03-05 爱思开海力士有限公司 存储器装置及其操作方法
CN109712664A (zh) * 2017-10-26 2019-05-03 三星电子株式会社 包括用于检测字线缺陷的电路的存储装置及其操作方法
CN110415742A (zh) * 2018-04-27 2019-11-05 爱思开海力士有限公司 半导体器件
CN110473582A (zh) * 2018-05-09 2019-11-19 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
US11264100B2 (en) 2022-03-01
KR20210080987A (ko) 2021-07-01
US20210193227A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN108281166B (zh) 存储装置及其操作方法
CN109410993B (zh) 存储系统及其操作方法
US8654580B2 (en) Non-volatile memory devices and systems including the same, and methods of programming non-volatile memory devices
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
KR102294127B1 (ko) 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
CN110111832B (zh) 半导体存储器装置及其操作方法
CN109147854B (zh) 数据存储装置及其操作方法
US9672931B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
EP3663926B1 (en) Open channel solid state drive, nonvolatile memory system including the same and method of power loss protection of open channel solid state drive
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20170117056A1 (en) Memory device and an edge word line management method thereof
KR20210129928A (ko) 메모리 장치 및 메모리 장치의 동작방법
CN109215718B (zh) 能够支持多次读操作的存储装置
CN111145812A (zh) 存储器装置及其操作方法
CN106558341B (zh) 半导体存储器件
KR20160019595A (ko) 기준 전압 발생기를 포함하는 메모리 장치
CN113096714A (zh) 存储器装置及其操作方法
CN110890125A (zh) 存储器装置及其操作方法
US11699485B2 (en) Nonvolatile memory device and method of programing with capability of detecting sudden power off
TW202314705A (zh) 記憶體裝置和記憶體裝置的操作方法
CN115798553A (zh) 执行增量步进式脉冲编程操作的存储器装置及其操作方法
KR20220165109A (ko) Ispp방식의 프로그램 동작을 수행하는 메모리 장치 및 그 동작방법
CN115527597A (zh) 存储器装置及其操作方法
CN114446364A (zh) 存储器设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination