CN107369470B - 存储设备的编程方法和使用其的存储系统 - Google Patents

存储设备的编程方法和使用其的存储系统 Download PDF

Info

Publication number
CN107369470B
CN107369470B CN201710109311.5A CN201710109311A CN107369470B CN 107369470 B CN107369470 B CN 107369470B CN 201710109311 A CN201710109311 A CN 201710109311A CN 107369470 B CN107369470 B CN 107369470B
Authority
CN
China
Prior art keywords
word line
data
memory
programming
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710109311.5A
Other languages
English (en)
Other versions
CN107369470A (zh
Inventor
朴一汉
李承宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107369470A publication Critical patent/CN107369470A/zh
Application granted granted Critical
Publication of CN107369470B publication Critical patent/CN107369470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

一种存储设备的编程方法包括：确定有效数据是否被存储在与将被执行编程操作的选择字线相邻的字线的存储单元中；当有效数据未被存储在与选择字线相邻的字线的存储单元中时，基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作；以及在执行预编程操作之后，基于编程命令来对选择字线执行编程操作。

Description

存储设备的编程方法和使用其的存储系统
对相关申请的交叉引用
本申请要求在韩国知识产权局于2016年2月26日提交的韩国专利申请号10-2016-0023629的权益，该专利申请的公开通过引用被整体合并于此。
技术领域
本发明构思的至少一个示例实施例涉及一种存储设备和控制存储设备的方法，并且更具体地涉及一种存储设备的编程方法和使用其的存储系统。
背景技术
存储设备用于存储数据并且被分类为易失性存储设备和非易失性存储设备。在易失性存储设备中，当电力断开时，存储的数据被擦除。然而，即使当电力断开时，非易失性存储设备也维持存储的数据。作为非易失性存储设备的示例，闪速存储设备可以被应用于便携式电话、数字照相机、个人数字助理(PDA)、计算设备，等等。不管存储数据的位置如何，对于非易失性存储设备都需要某级别或更大的可靠性。
发明内容
本发明构思的至少一个示例实施例提供一种存储设备的编程方法，该方法增加存储设备中的边缘字线的可靠性。
本发明构思的至少一个示例实施例也提供一种增加存储设备中的边缘字线的可靠性的存储系统。
根据本发明构思的至少一些示例实施例，一种存储设备的编程方法包括：确定有效数据是否被存储在与将被执行编程操作的选择字线相邻的字线的存储单元中；当有效数据未被存储在与选择字线相邻的字线的存储单元中时，基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作；以及在执行预编程操作之后，基于编程命令来对选择字线执行编程操作。
根据本发明构思的至少一些示例实施例，一种存储系统包括：包括连接到多个字线和多个位线的存储单元阵列的非易失性存储设备；和存储器控制器，被配置为基于从主机接收到的编程命令来控制非易失性存储设备的操作，非易失性设备和存储器控制器被配置为使得当有效数据未被存储在与将被执行编程操作的非易失性存储设备的选择字线相邻的字线的存储单元中时，非易失性设备和存储器控制器中的至少一个基于将被写入选择字线的数据对与选择字线相邻的字线执行预编程操作，并且然后，根据编程命令来执行编程操作。
根据本发明构思的至少一些示例实施例，一种方法包括：执行编程操作，包括将写入数据编程到在存储设备的存储单元阵列中所包括的多个字线当中的第一字线的存储单元中；以及在执行编程操作之前执行初步操作，初步操作包括基于写入数据来确定初步数据和将初步数据编程到相邻的字线的存储单元中，该相邻的字线是多个字线当中的与第一字线相邻的字线。
附图说明
通过参考附图详细地描述本发明构思的示例实施例，本发明构思的示例实施例的以上和其他特征和优点将变得更明显。附图意图描绘本发明构思的示例实施例并且不应当被解释为限制权利要求的预想范围。附图将不被认为按比例绘制，除非明确地说明。
图1是根据实施例的存储系统的示意性框图；
图2是根据另一个实施例的存储系统的示意性框图；
图3是在图1的存储系统中所包括的存储设备的详细框图；
图4是在图2的存储系统中所包括的存储设备的详细框图；
图5图示出图3或图4中所图示的存储单元阵列的示例；
图6是图示出在图5中图示出的存储单元阵列中所包括的存储块的示例的电路图；
图7是图示出在图5中图示出的存储单元阵列中所包括的存储块的另一个示例的电路图；
图8是图示出在图6或图7中图示出的存储块中所包括的存储单元的示例的剖面图；
图9图示出图1中图示出的存储器控制器的块配置的示例；
图10图示出图2中图示出的存储器控制器的块配置的示例；
图11图示出在图1或图2的存储系统中的预编程模式被禁用的条件下、在图6或图7的擦除的存储块中所包括的一个单元串中的擦除操作和初始编程操作之后的初始编程状态；
图12图示出在图1或图2的存储系统中的预编程模式被禁用的条件下、已经被执行编程操作的存储块中的每个字线的存储单元的保留特性；
图13A至图13C图示出在图1或图2的存储系统中的预编程模式被启用的条件下、在关于图6或图7的存储块中所包括的一个单元串的擦除操作之后的编程处理；
图14图示出在图1或图2的存储系统中的预编程模式被启用的条件下、已经被执行编程操作的存储块中的每个字线的存储单元的保留特性；
图15A至15C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是单个页的数据的情况下的预编程操作处理的示例；
图16A至16C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是多个页的数据的情况下的预编程操作处理的示例；
图17A至17C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是多个页的数据的情况下的预编程操作处理的另一个示例；
图18图示出根据本发明构思的至少一个示例实施例的存储设备的编程方法的流程图的示例。
图19图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。
图20图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。
图21图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。
图22是图示出对于存储卡系统的根据实施例的存储系统的应用的示例的框图；
图23是包括根据实施例的存储系统的计算系统的框图；以及
图24是图示出对于SSD系统的根据实施例的存储系统的应用的示例的框图。
具体实施方式
本发明构思的至少一个示例实施例。作为本发明构思的领域的传统，在块、单元和/或模块方面，描述了各种示例实施例，并且在附图中图示出各种示例实施例。那些本领域技术人员将理解，通过可以使用基于半导体的制造技术或其他制造技术形成的诸如逻辑电路、分立的组件、微处理器、硬连线电路、存储器元件、有线连接等等的电子(或光学)电路来物理地实施这些块、单元和/或模块。在块、单元和/或模块通过微处理器或类似物被实施的情况下，它们可以使用软件(例如，微指令)被编程以执行在本文讨论的各种功能，并且可以可选地被固件和/或软件来驱动。另外地，每个块、单元和/或模块可以通过专用硬件来实施，或可以被实施为执行一些功能的专用硬件的组合以及执行其他功能的处理器(例如，一个或多个编程微处理器和相关联的整机电路)。而且，在不背离本发明构思的范围的情况下，示例实施例的每个块、单元和/或模块可以被物理地分离为两个或更多相互制约和分立的块、单元和/或模块。此外，在不背离本发明构思的范围的情况下，实施例的块、单元和/或模块可以被物理地组合为更复杂的块、单元和/或模块。
图1是根据实施例的存储系统100A的示意性框图。
如图1所图示的，存储系统100A可以包括存储设备10A和存储器控制器20A。存储设备10A可以包括存储单元阵列11和预编程管理器12-1A。
根据本发明构思的至少一个示例实施例，存储设备10A和存储器控制器20A可以每个均包括被具体结构化为将在本公开中描述的一些或所有操作执行和/或控制为由存储设备10A(或其元件)或存储器控制器20A(或其元件)执行的一个或多个电路或整机电路(例如，硬件)或由其来实施。根据本发明构思的至少一个示例实施例，存储设备10A和存储器控制器20A可以每个均包括存储器和执行存储在存储器中的计算机可读代码(例如，软件和/或固件)的一个或多个处理器或由其来实施，并且计算机可读代码包括使一个或多个处理器将在本文被描述为一些或所有操作执行和/或控制为由存储设备10A(或其元件)或存储器控制器20A(或其元件)执行的指令。根据本发明构思的至少一个示例实施例，存储设备10A和存储器控制器20A每个可以均由例如以上提及的硬件和执行计算机可读代码的处理器的组合来实施。
如在本公开中使用的‘处理器’可以例如指的是具有被物理地结构化为执行例如包括被表示为代码和/或包括在程序中的指令的操作的期望的操作的整机电路的硬件实施的数据处理设备。以上提及的硬件实施的数据处理设备的示例包括但不限于微处理器、中央处理单元(CPU)、处理器核、多核处理器；多处理器、专用集成电路(ASIC)，和现场可编程门阵列(FPGA)。执行程序代码的处理器是编程处理器，并且因此，是专用计算机。
存储单元阵列11可以包括分别布置在其中多个字线与多个位线交叉的多个区域中的多个存储单元。在实施例中，多个存储单元可以是闪速存储单元。例如，存储单元阵列11可以是NAND闪速存储单元阵列或NOR闪速存储单元阵列。在下文中，多个存储单元是闪速存储单元的情况将被描述为目前实施例的示例。
存储单元阵列11可以具有其中多个存储单元串联地连接到彼此的串结构。例如，在多个单元串中的每一个中，地选择晶体管、一个或多个伪(dummy)存储单元、多个主存储单元和串选择晶体管可以被串联地连接在公共源极线CSL和位线BL之间。一个或多个伪存储单元可以被布置在地选择晶体管和多个主存储单元之间以减少公共源极线CSL对主存储单元的耦合影响。也就是说，伪存储单元可以被置于主存储单元的边缘。
作为另一个示例，在每个单元串中，地选择晶体管、一个或多个伪存储单元、多个主存储单元、一个或多个伪存储单元和串选择晶体管可以被串联地连接在公共源极线CSL和位线BL之间。
连接到多个位线的主存储单元和伪存储单元可以分别地连接到不同的字线。例如，伪存储单元所连接到的字线可以被称为伪字线。
此外，在每个单元串中，可以以从最接近连接到全局源极线(GSL)的地选择晶体管的存储单元起的次序对多个存储单元进行编程，以便减少作为单元串结构的缺点的背面图案依赖性(back pattern dependency)。在这点上，GSL可以被称为地选择线。
例如，存储单元阵列11可以被设计为具有二维(2D)平面NAND闪速存储单元结构。作为另一个示例，存储单元阵列11可以被设计为具有三维(3D)垂直NAND(VNAND)闪速存储单元结构。
在本实施例中，具有3D结构的存储单元阵列11可以是包括置于硅基板上的有源区域并且与每个存储单元的操作相关联的电路，并且可以在每个均包括在基板上或在其中提供的电路的至少一个存储单元阵列的物理层级上以单片类型被配置。术语“单片类型”可以指的是其中构成阵列的每级的层仅仅被堆叠在该阵列的的较低级的层上的结构类型。
在实施例中，具有3D结构的存储单元阵列11可以包括沿垂直方向被布置以便使至少一个存储单元被置于另一个存储单元上的垂直NAND串。至少一个存储单元可以包括电荷俘获层。
美国专利公开第7,679,133、8,553,466、8,654,587和8,559,235号以及美国专利申请第2011/0233648号公开了包括多个级并且具有在多个级之间共享的字线和/或位线的3D存储器阵列的合适的元件，其每个通过引用被合并于此。
预编程管理器12-1A可以包括用于执行存储设备10A的编程方法的硬件或软件，如以下参考图18至图21的流程图更详细地讨论的。
根据本发明构思的至少一些示例实施例，当有效数据未被存储在与将被执行编程命令的选择字线相邻的字线的存储单元中时，预编程管理器12-1A基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作，并且然后基于编程命令来对选择字线执行编程操作。术语“预编程操作”可以被考虑为与“初步操作”同义，并且可以在本文被称为“初步操作”。
例如，在由存储设备10A执行用于对已经被执行擦除操作的存储块执行第一编程操作的编程命令之前，预编程管理器12-1A对与由编程命令所指定的选择字线相邻的伪字线执行预编程操作。例如，预编程操作可以根据编程命令执行在与选择字线相邻的伪字线上写入与将被写入选择字线的数据相同的数据的操作。在选择字线的编程之前被写入到与选择字线相邻的伪字线的数据在本文也可以被称为“初步数据”。
预编程管理器12-1A可以使用粗略编程方法并且执行预编程操作。例如，与根据编程命令的编程相比较，预编程操作可以将根据程序循环改变的编程电压电平的增加范围设置为大。例如，可以使用一次编程脉冲来执行预编程操作。例如，可以不在预编程操作中执行编程验证操作。例如，当根据编程命令将被编程到选择字线中的数据具有两个或更多页时，根据预编程操作被写入到与选择字线相邻的字线的数据可以被确定为通过把将被写入到选择字线的两个或更多页的数据组合而获取的数据。例如，当根据编程命令将被编程到选择字线中的数据具有两个或更多页时，被写入到与选择字线相邻的字线的数据可以被确定为通过把将被写入到选择字线的两个或更多页的数据组合而获取的单页数据。
例如，其中执行预编程操作的与选择字线相邻的伪字线的伪存储单元可以位于主存储单元与单元串的地选择晶体管之间。例如，当多个伪存储单元位于主存储单元与存储块中所包括的单元串的地选择晶体管之间时，预编程管理器12-1A可以对最接近主存储单元的(例如，与主存储单元相邻的)伪存储单元执行预编程操作。
当预编程模式被启用时，预编程管理器12-1A可以执行预编程操作。当预编程模式被禁用时，预编程管理器12-1A可以控制存储设备10A的预编程操作不执行预编程操作。例如，根据本发明构思的至少一些示例实施例，当预编程模式被禁用时，预编程管理器12-1A可以不执行预编程操作，使得不对存储设备10A执行预编程操作。例如，当关于每个存储块的编程/擦除循环计数大于初始设置的阈值时，预编程管理器12-1A可以将对应的存储块设置为预编程模式启用状态。作为另一个示例，在测试处理或用户环境中，预编程模式可以被设置为启用。根据本发明构思的至少一些示例实施例，当关于存储块的编程/擦除循环计数不大于初始设置的阈值时，预编程管理器12-1A可以不将存储块设置为预编程模式启用状态，使得不对于存储块启用预编程模式。
存储器控制器20A可以对存储设备10A执行控制操作。详细地，存储器控制器20A可以生成用于控制存储设备10A的地址ADDR、命令CMD和控制信号CTRL。而且，存储器控制器20A可以向存储设备10A提供地址ADDR、命令CMD和控制信号CTRL，并且因此可以控制关于存储设备10A的编程(或写入)操作、读取操作和擦除操作。而且，可以在存储器控制器20A和存储设备10A之间传送或接收用于编程操作的数据DATA和读取数据DATA。
图2是根据另一个实施例的存储系统100B的示意性框图。
如图2所图示的，存储系统100B可以包括存储设备10B和存储器控制器20B。存储设备10B可以包括存储单元阵列11，并且存储器控制器20B可以包括预编程管理器21。根据本发明构思的至少一个示例实施例，存储设备10B和存储器控制器20B可以每个均包括被具体结构化为将在本公开中描述的一些或所有操作执行和/或控制为由存储设备10B(或其元件)或存储器控制器20B(或其元件)执行的一个或多个电路或者整机电路(例如，硬件)或由其来实施。根据本发明构思的至少一个示例实施例，存储设备10B和存储器控制器20B可以每个均包括存储器和执行存储在存储器中的计算机可读代码(例如，软件和/或固件)的一个或多个处理器或由其来实施，并且包括使一个或多个处理器将在本文被描述为一些或所有操作执行和/或控制为由存储设备10B(或其元件)或存储器控制器20B(或其元件)执行的指令。根据本发明构思的至少一个示例实施例，存储设备10B和存储器控制器20B每个可以均由例如以上提及的硬件和执行计算机可读代码的处理器的组合来实施。
已经在图1的描述中在以上提供了存储设备10B的存储单元阵列11的描述，并且因此，在图2的描述中不进行重复。
在图1的实施例中，在存储设备10A中提供预编程管理器12-1A，而在图2的实施例中，在存储器控制器20B中提供预编程管理器21。
存储器控制器20B可以对存储设备10B执行控制操作。详细地，存储器控制器20B可以生成用于控制存储设备10B的地址ADDR、命令CMD以及控制信号CTRL。而且，存储器控制器20B可以向存储设备10B提供地址ADDR、命令CMD和控制信号CTRL，并且因此可以控制关于存储设备10B的编程(或写入)操作、读取操作和擦除操作。而且，可以在存储器控制器20B和存储设备10B之间传送或接收用于编程操作或预编程操作的数据DATA和读取数据DATA。
预编程管理器21可以包括用于执行存储设备10B的编程方法的硬件或软件，如图18至图21的流程图中所图示的。
当有效数据未被存储在与将被执行编程命令的选择字线相邻的字线的存储单元中时，预编程管理器21在向存储设备10B传送编程命令之前向存储设备10B传送用于基于将被写入选择字线的数据对与选择字线相邻的字线执行预编程操作的命令、地址和数据。因此，根据本发明构思的至少一些示例实施例，预编程管理器21可以通过传送命令来执行预编程操作(例如，初步操作)以将数据(例如，初步数据)编程到与选择字线相邻的字线中，响应于该命令，存储设备10B对与选择字线相邻的字线执行预编程操作。
当有效数据未被存储在与将被执行编程命令的选择字线相邻的字线的存储单元中时，存储器控制器20B执行预编程操作，并且然后向存储设备10B传送用于选择字线的编程操作的命令、地址和数据。
例如，在向存储设备10B传送用于对已经被执行擦除操作的存储块执行第一编程操作的编程命令之前，预编程管理器21可以向存储设备10B传送用于对与由编程命令所指定的选择字线相邻的伪字线执行预编程操作的命令、地址和数据。
例如，预编程管理器21可以确定与根据编程命令将被写入到选择字线的数据相同的数据为传送到用于执行预编程操作的存储设备10B的数据。
预编程管理器21可以控制存储设备10B通过使用粗略编程方法来执行预编程操作。例如，与根据编程命令的编程操作相比较，在预编程操作中，预编程管理器21可以将根据编程循环改变的编程电压电平的增加范围设置为大。例如，预编程管理器21可以控制存储设备10B通过使用一次编程脉冲来执行预编程。例如，预编程管理器21可以控制存储设备10B不在预编程操作中执行编程验证操作。例如，当根据编程命令将被编程到选择字线中的数据具有两个或更多页时，预编程管理器21可以确定根据预编程操作被写入到与选择字线相邻的字线的数据为通过把将被写入到选择字线的两个或更多页的数据组合而获取的数据。例如，当根据编程命令将被编程到选择字线中的数据具有两个或更多页时，被写入到与选择字线相邻的字线的数据可以被确定为通过把将被写入到选择字线的两个或更多页的数据组合而获取的单页数据。
例如，其中由预编程管理器21执行预编程操作的存储设备10B中的伪字线的伪存储单元可以位于主存储单元与单元串的地选择晶体管之间。例如，根据本发明构思的至少一些示例实施例，当多个伪存储单元位于主存储单元和存储设备10B的存储块中所包括的单元串的地选择晶体管之间时，预编程管理器21可以控制存储设备10B对最接近主存储单元的(例如，与主存储单元相邻的)伪存储单元执行预编程操作。
当预编程模式被启用时，预编程管理器21可以执行预编程操作。当预编程模式被禁用时，预编程管理器21可以控制存储设备10B不执行预编程操作。例如，当关于每个存储块的编程/擦除循环计数大于初始设置的阈值时，预编程管理器21可以将对应的存储块设置为预编程模式启用状态。根据本发明构思的至少一些示例实施例，当关于存储块的编程/擦除循环计数不大于初始设置的阈值时，预编程管理器21可以不将存储块设置为预编程模式启用状态，使得对于存储块不启用预编程模式。作为另一个示例，在测试处理或用户环境中，预编程模式可以被设置为启用。
图3是图1的存储系统100A中所包括的存储设备10A的详细框图。
参考图3，存储设备10A可以包括存储单元阵列11、控制逻辑12A、电压生成器13、行译码器14和页缓冲器15。
存储单元阵列11可以连接到一个或多个串选择线SSL、多个字线WL以及一个或多个地选择线GSL，并且也可以连接到多个位线BL。存储单元阵列11可以包括分别布置在其中多个字线WL与多个位线BL交叉的多个区域中的多个存储单元。多个字线WL可以包括多个主字线MWL和一个或多个伪字线DWL。一个或多个伪字线DWL增强主字线的数据可靠性。
当向存储单元阵列11施加擦除电压时，作为结果，多个存储单元MC可以被设置为擦除状态。当向存储单元阵列11施加编程电压时，作为结果，多个存储单元MC可以被设置为编程状态。在这种情况下，每一个存储单元MC可以具有擦除状态和基于阈值电压分类的第一至第n编程状态P1至Pn之一。
在这点上，n可以是等于或大于二的自然数。例如，当存储单元MC中的每一个是两位电平单元(例如，存储两位数据的存储单元)时，n可以是三。作为另一个示例，当存储单元MC中的每一个是三位电平单元(例如，存储三位数据的存储单元)时，n可以是七。作为另一个示例，当存储单元MC中的每一个是四位电平单元(例如，存储四个位数据的存储单元)时，n可以是十五。如上所述，多个存储单元MC可以包括多级单元。然而，本发明构思的至少一些示例实施例不限于此。在一些实施例中，多个存储单元MC可以包括单级单元。
控制逻辑12A可以基于从存储器控制器20A接收的命令CMD、地址ADDR以及控制信号CTRL来输出用于向存储单元阵列11写入数据、从存储单元阵列11读取数据或者擦除存储单元阵列11的各种控制信号。因而，控制逻辑12A可以总体控制存储设备10A的各种操作。
控制逻辑12A包括预编程管理器12-1A。当有效数据未被存储在与其中将执行从存储器控制器20A接收的编程命令的选择字线相邻的字线的存储单元中时，预编程管理器12-1A可以生成用于基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作并且然后基于编程命令对选择字线执行编程操作的控制信号。例如，预编程管理器12-1A可以生成用于执行粗略预编程操作的控制信号。
可以将从控制逻辑12A生成的控制信号提供给电压生成器13、行译码器14和页缓冲器15。例如，控制逻辑12A可以向电压生成器13提供电压控制信号CTRL_vol，向行译码器14提供行地址X_ADDR，并且向页缓冲器15提供列地址Y_ADDR。
电压生成器13可以基于电压控制信号CTRL_vol来生成用于对存储单元阵列11执行预编程操作、编程操作、读取操作和擦除操作的各种类型的电压。详细地，电压生成器13可以生成用于驱动多个字线WL的第一驱动电压VWL、用于驱动多个串选择线SSL的第二驱动电压VSSL以及用于驱动多个地选择线GSL的第三驱动电压VGSL。
在这种情况下，第一驱动电压VWL可以是预编程电压、编程电压(或写入电压)、读取电压、擦除电压、通过电压或者编程验证电压。而且，第二驱动电压VSSL可以是串选择电压，即，导通电压或者断开电压。此外，第三驱动电压VGSL可以是地选择电压，即，导通电压或者断开电压。
行译码器14可以经由多个字线WL连接到存储单元阵列11，并且可以响应于从控制逻辑12A接收的行地址X_ADDR来激活多个字线WL中的一些。详细地，在读取操作中，行译码器14可以向所选择的字线施加读取电压并且可以向未被选择的字线施加通过电压。
在预编程操作或编程操作中，行译码器14可以向所选择的字线(例如，被选择为将被执行预编程操作的字线的字线)施加编程电压并且可以向未被选择的字线施加通过电压。
此外，在擦除操作中，行译码器14可以向字线WL施加擦除电压(例如，0V)并且可以使串选择线SSL和地选择线GSL中的每一个浮置。
页缓冲器15可以经由多个位线BL连接到存储单元阵列11。详细地，在读取操作中，页缓冲器15可以操作为读出放大器来输出存储在存储单元阵列11中的数据DATA。在预编程操作或编程操作中，页缓冲器15可以操作为写驱动器来向存储单元阵列11输入将被存储在存储单元阵列11中的数据DATA。
图4是图2的存储系统100B中所包括的存储设备10B的详细框图。
参考图4，存储设备10B可以包括存储单元阵列11、控制逻辑12、电压生成器13、行译码器14和页缓冲器15。以上已经参考图3描述了存储单元阵列11、电压生成器13、行译码器14和页缓冲器15，并且因此，不提供它们的重复的描述。
另外，控制逻辑12可以具有其中省略了图3中所图示的控制逻辑12A的预编程管理器12-1A的配置。控制逻辑12可以基于从存储器控制器20B接收的命令CMD、地址ADDR和控制信号CTRL来输出用于向存储单元阵列11写入数据、从存储单元阵列11读取数据或者擦除存储单元阵列11的各种控制信号。因而，控制逻辑12可以执行存储设备10B的各种操作的总体控制。
图5图示出图3或图4中所图示的存储单元阵列11的示例。
参考图5，存储单元阵列11可以是闪速存储单元阵列。在该情况下，存储单元阵列11可以包括a(其中a是等于或大于二的整数)数量的存储块BLK1至BLKa。存储块BLK1至BLKa中的每一个可以包括b(其中b是等于或大于二的整数)数量的页PAGE1至PAGEb。页PAGE1至PAGEb中的每一个可以包括c(其中c是等于或大于二的整数)数量的扇区SEC1至SECc。在图5中，为了图示方便起见，仅仅存储块BLK1被图示为包括页PAGE1至PAGEb和扇区SEC1至SECc。然而，其他存储块BLK2至BLKa可以每个均具有与存储块BLK1相同的结构。
图6是图示出在图5中图示出的存储单元阵列11中所包括的存储块BLK1的示例的电路图。
参考图6，第一存储块BLK1可以是具有垂直结构的NAND闪速存储器，并且在图5中图示出的存储块BLK1至BLKa中的每一个可以如图6中所示被实施。第一存储块BLK1例如可以包括d(其中d是等于或大于二的整数)数量的单元串STR，其中八个存储单元被串联地彼此连接。串单元STR中的每一个可以包括分别连接到被串联地彼此连接的存储单元的两端的串选择晶体管SST和地选择晶体管GST。在这点上，一个单元串中所包括的八个存储单元当中的与地选择晶体管GST相邻的一个或多个存储单元每个可以被设置为伪存储单元。
在图6的实施例中，与地选择晶体管GST相邻的两个存储单元每个可以被设置为伪存储单元DMC。因此，一个单元串中所包括的八个存储单元中的六个的每个可以被设置为主存储单元MMC。尽管在图6中未图示出，但是根据本发明构思的至少一些示例实施例，对于一个或多个单元串STR，可以在串选择晶体管SST和主存储单元MMC之间添加一个或多个伪存储单元DMC。
另外，伪字线DWL可以连接到伪存储单元DMC，并且主字线MWL可以连接到主存储单元MMC。如上所述，伪存储单元可以在地选择晶体管GST和多个主存储单元MMC1至MMC6之间以便减少公共源极线CSL对主存储单元的耦合影响。也就是说，一个或多个伪存储单元可以被布置在主存储单元的边缘。
在这点上，可以根据实施例不同地改变单元串STR的数量、伪字线DWL的数量、主字线MWL的数量和位线BL的数量。
具有在图6中图示出的结构的NAND闪速存储设备可以以存储块为单位被擦除并且可以以与每个字线相对应的页为单位被编程。例如，当存储单元是单级单元时，一个页可以对应于每个字线。作为另一个示例，当存储单元是多级单元或三级单元时，多个页可以对应于每个字线。
图7是图示出在图5中图示出的存储单元阵列中所包括的存储块的另一个示例的电路图。
图7是图示出图5的存储单元阵列11中所包括的存储块的另一个示例BLK’的电路图。
参考图7，第一存储块BLK1’可以是具有垂直结构的NAND闪速存储器，并且在图5中图示出的存储块BLK1至BLKa中的每一个可以如在7中所示被实施。第一存储块BLK1’例如可以包括多个单元串STR11至STR33、多个字线DWL1、DWL2和WL1至WL6、多个位线BL1至BL3、地选择线GSL、多个串选择线SSL1至SSL3以及公共源极线CSL。在这点上，可以根据实施例不同地改变单元串的数量、字线的数量、位线的数量、地选择线的数量和串选择线的数量。
单元串STR11至STR33可以被连接在位线BL1至BL3和公共源极线CSL之间。每个单元串(例如，STR 11)可以包括串联地彼此连接的串选择晶体管SST、多个存储单元DMC和MMC以及地选择晶体管GST。
在图7的实施例中，每个单元串中的与地选择晶体管GST相邻的两个存储单元每个可以被设置为伪存储单元DMC。因此，一个单元串中所包括的八个存储单元中的六个的每个可以被设置为主存储单元MMC。尽管在图7中未图示出，但是根据本发明构思的至少一些示例实施例，对于一个或多个单元串STR，可以在串选择晶体管SST和主存储单元MMC之间添加一个或多个伪存储单元DMC。
串选择晶体管SST可以连接到串选择线SSL1至SSL3。多个存储单元MC1至MC8可以分别地连接到与其对应的多个字线WL1至WL8。地选择晶体管GST可以连接到地选择线GSL。串选择晶体管SST可以连接到与其对应的位线BL，并且地选择晶体管GST可以连接到公共源极线CSL。
具有相同高度的字线(例如，WL1)可以被共同连接，并且串选择线SSL1至SSL3可以彼此间隔开。当连接到字线WL1并且被包括在单元串STR11至STR13中的存储单元被编程时，可以选择字线WL1和串选择线SSL1。
图8是图示出在图6或图7中图示出的存储块中所包括的存储单元的示例的剖面图。在这点上，存储单元可以是伪存储单元DMC或主存储单元MMC。
参考图8，存储单元可以包括沟道区域1、电荷存储层2和控制栅(CG)3。例如，可以利用作为导体的浮置栅极来实施电荷存储层2，并且具有此类结构的存储单元可以被称为浮置栅极结构单元。作为另一个示例，可以利用例如SiN的非导体来实施电荷存储层2，并且具有此类结构的存储单元可以被称为电荷俘获闪存(CTF)单元。
为了对存储单元执行编程操作，可以向CG 3施加相对高的编程电压，并且可以向沟道区域1施加相对低的电压(例如，0V)。基于这样的偏置条件，当沿着从CG 3至沟道区域1的方向生成电场时，例如电子的电荷可以沿箭头P方向(从沟道区域1至电荷存储层2的方向)移动，并且因此，存储单元可以被编程。
此外，为了对存储单元执行擦除操作，可以向CG 3施加相对低的擦除电压(例如，0V)，并且可以向沟道区域1施加相对高的电压。基于这样的偏置条件，当沿着从沟道区域1至CG3的方向生成电场时，例如电子的电荷可以沿箭头E方向(从电荷存储层2至沟道区域1的方向)移动，并且因此，存储单元可以被擦除。
图9图示出图1中图示出的存储器控制器20A的块配置的示例。
如图9中所图示的，存储器控制器20A可以包括处理器210A、随机存取存储器(RAM)220A、主机接口230、存储器接口240和总线250。
存储器控制器20的元件可以通过总线250被彼此电连接。
处理器210A可以通过使用存储在RAM 220A中的程序代码和数据项来控制存储系统100A的总体操作。例如，可以利用微处理器或中央处理单元(CPU)来实施处理器210A。在初始化存储系统100A时，处理器210A可以从存储设备10A中读取用于控制在存储系统100A中执行的操作所必需的程序代码和数据项并且可以将程序代码和数据项加载到RAM 220A中。
处理器210A可以在读取操作中向存储设备10A提供读取命令和地址，在编程操作中向存储设备10A提供编程命令、地址和数据，并且在擦除操作中向存储设备10A提供擦除命令和地址。而且，处理器210A可以通过使用存储在RAM 220A中的系统数据来将从主机接收到的逻辑地址转换为物理地址。
主机接口230可以包括用于与连接到存储系统100A的主机交换数据的协议并且可以将存储系统100A和主机连接到彼此。根据至少一些示例实施例，可以通过一个或多个电路或者整机电路来体现存储器接口230。可以利用高级技术附件(ATA)接口、串行ATA(SATA)接口、并行ATA(PATA)接口、通用串行总线(USB)、串行连接小型计算机系统(SAS)接口、小型计算机系统接口(SCSI)、嵌入式多媒体卡(eMMC)接口，或者通用闪速存储(UFS)接口来实施主机接口230。然而，这仅仅是示例，并且本发明构思的至少一些示例实施例不限于此。主机接口230可以根据处理器210A的控制从主机接收命令、地址和数据或者可以向主机传送数据。
存储器接口240可以电连接到存储设备10A。根据至少一些示例实施例，可以通过一个或多个电路或者整机电路来体现存储器接口240。存储器接口240可以根据处理器210A的控制向存储设备10A传送命令、地址和数据或可以从存储设备10A接收数据。存储器接口240可以被配置为支持NAND闪速存储器或NOR闪速存储器。存储器接口240可以被配置为通过多个信道执行软件或硬件交织操作。
图10图示出图2中图示出的存储器控制器20B的块配置的示例。
如图10所图示的，存储器控制器20B可以包括处理器210B、RAM 220B、主机接口230、存储器接口240和总线250。
用于控制在存储系统100B中执行的操作所必需的程序代码和数据项可以被存储在RAM 220B中。例如，在初始化存储系统100B时，处理器210B可以从存储设备10B中读取控制在存储系统100B中执行的操作所必需的程序代码和数据项并且可以将程序代码和数据项加载到RAM 220B中。具体地，RAM 220B可以存储用于执行预编程管理操作的程序代码(PPM)220-1。
处理器210B可以通过使用存储在RAM 220B中的程序代码和数据项来控制存储系统100B的总体操作。例如，处理器210B可以通过使用存储在RAM 220B中的PPM 220-1来执行如以上参考图2所描述的预编程管理器21的操作。例如，处理器210B可以通过使用存储在RAM 220B中的PPM 220-1来执行如在图18至图21的流程图中所图示的存储设备的编程管理方法。
在以上图9的描述中提供主机接口230、存储器接口240和总线250的描述，并且因此，在图10的描述中不再重复。
图11图示出在图1或图2的存储系统100A或100B中的预编程模式被禁用的条件下、在图6或图7的存储块中所包括的一个单元串中的擦除操作和初始编程操作之后的初始编程状态。
参考图11，单元串可以具有其中多个存储单元被串联地彼此连接的串结构。例如，两个伪存储单元DMC1和DMC2可以被布置在地选择晶体管和主存储单元MMC1之间，以便减少公共源极线CSL对主存储单元MMC的影响。而且，可以以从最接近地选择线GSL的存储单元起的次序对多个存储单元进行编程。在图11中，伪存储单元DMC1和DMC2可以分别地连接到伪字线DWL1和DWL2。
因此，可以在存储系统中的预编程模式被禁用的条件下执行擦除操作，并且然后可以对于接近地选择线GSL的主存储单元MMC1执行初始编程操作。也就是说，可以对在擦除操作之后第一连接到字线WL1的主存储单元MMC1进行编程(P_1PGM)。
因为连接到与在擦除操作之后首先被执行编程操作的字线WL1相邻的上/下字线的存储单元已经全部被擦除，所以相邻字线对字线WL1的影响不同于相邻字线对具有写入到至少一个相邻字线的数据的另一个字线的影响。只有当与其他字线相比(例如，具有相邻的编程字线的字线)更大量的电子被注入到所有相邻字线被擦除的字线中时，由于相邻字线的存储单元的高浮置栅极电势，该所有相邻字线被擦除的的字线才可以达到目标阈值电压。因此，与其他字线的存储单元相比较，在擦除操作之后被执行初始编程的字线WL1的存储单元可能具有诸如耐受性/保留之类的更坏的可靠性特征。
图12图示出在图1或图2的存储系统100A或100B中的预编程模式被禁用的条件下、已经被执行编程操作的存储块中的每个字线的存储单元的保留特性。例如，在预编程模式被禁用的条件下在执行编程操作之后的每个字线的存储单元的阈值电压状态。
参考图12，可以发现，与连接到主字线WL2至WLn(其中n是等于或大于三的整数)的存储单元的编程状态P1的阈值电压变化相比较，连接到主字线WL1的存储单元的编程状态P1的阈值电压变化朝着擦除状态E0的阈值电压移位。因为在相邻的页被全部擦除的状态中对主字线WL1进行编程，所以可以使用最多的俘获电荷以便在擦除操作之后首先对主字线WL1的页进行编程。为此理由，如图12中所示，在单元串中，连接到主字线WL1的存储单元的可靠性最低。
图13图示出在图1或图2的存储系统100A或100B中在预编程模式被启用的条件下、在关于图6或图7的存储块中所包括的一个单元串的擦除操作之后的编程处理。
图13A示出已经被执行擦除操作的存储块中所包括的单元串中所包括的伪存储单元DMC和主存储单元MMC的状态。也就是说，在擦除操作被执行之后的主字线WL1至WLn的主存储单元MMC1至MMCn和连接到伪字线DWL1和DWL2的伪存储单元DMC1和DMC2可以都具有擦除状态E0的阈值电压。
图13B示出在擦除操作之后、当执行预编程模式时根据编程命令执行主字线WL1中的编程操作之前，与将被写入到主字线WL1的数据相同的数据被写入到与单元串的主存储单元相邻的伪存储单元DMC2的状态。也就是说，在执行擦除操作之后在关于主字线WL1至WLn执行编程操作之前，可以对连接到与主字线WL1相邻的伪字线DWL2的伪存储单元DMC 2进行预编程(P_1')。
图13C示出其中在预编程模式被执行之后单元串的第一主存储单元MMC1被编程的状态P_1PGM。也就是说，图13C示出其中在擦除操作被执行之后连接到与主字线WL1相邻的伪字线DWL2的伪存储单元DMC2被预编程，并且然后连接到主字线WL1的主存储单元MMC1被编程的状态。
图14图示出在图1或图2的存储系统100A或100B中在预编程模式被启用的条件下、已经执行编程操作的存储块中的每个字线的存储单元的保留特性。详细地，图示出在预编程模式被启用的条件下执行编程操作并且然后在不良环境中执行读取操作初始设置的次数之后的每个字线的存储单元的阈值电压状态。
参考图14，可以发现，与连接到伪字线WL1至WLn(其中n是等于或大于三的整数)的存储单元的编程状态P1的阈值电压变化相比较，连接到已经通过预编程操作被编程的伪字线DWL2的存储单元的编程状态P1的阈值电压变化朝着擦除状态E0的阈值电压移位。因为在相邻的页被全部擦除的状态中对伪字线DWL2进行编程，所以可以使用最多的电荷俘获以便在擦除操作之后首先对伪字线DWL2的页进行编程。为此理由，如图14中所示，在单元串中，连接到伪字线DWL2的存储单元的可靠性最低，而连接到第一主字线WL1的存储单元的可靠性增强。
也就是说，通过在擦除操作之后通过预编程操作对连接到伪字线DWL2的存储单元执行编程操作来增强连接到主字线WL1至WLn的存储单元的可靠性。
将参考图15至图17来描述在存储系统中的擦除的存储块中根据第一编程命令在字线中执行编程操作的处理。
为了描述的方便起见，图15至图17每个图示出每个字线的四个存储单元的编程状态。本发明构思的至少一个示例实施例所应用到的存储系统可以具有其中对于每个字线连接四个或更多存储单元的结构。
此外，图16和图17每个图示出通过使用一步编程方法来将多个页编程至一个字线的情况。根据另一个实施例，可以根据重编程操作通过多步编程方法来执行编程操作。
图15A至15C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是单个页的数据的情况下的预编程操作处理的示例。
图15A示出连接到已经被执行擦除操作的存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。因为已经执行了擦除操作，所以连接到字线WLn-1、WLn和WLn+1的所有存储单元具有擦除状态E。
例如，当在擦除操作之后用于向存储块的字线WLn写入数据‘0110’的第一编程命令出现时，在执行第一编程命令之前执行用于向与字线WLn相邻的字线WLn-1写入数据‘0110’的预编程操作。在图15B中示出在预编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。供参考，在图15B中，‘P’表示被编程为数据‘0’的状态，并且‘E’表示擦除状态。例如，擦除状态表示‘1’。
在执行预编程操作之后，根据第一编程命令来执行向存储块的字线WLn写入数据‘0110’的编程操作。在图15C中示出在编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。
参考图15C，字线WLn的存储单元的可靠性增强，这是因为与将被写入到字线WLn的数据相同的数据通过预编程操作被写入到字线WLn-1，并且然后关于字线WLn执行编程操作。
例如，字线WLn-1可以是伪字线，并且字线WLn可以是作为与伪字线相邻的主字线的WL1。
图16A至16C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是多个页的数据的情况下的预编程操作处理的示例。
图16A图示出连接到已经被执行擦除操作的存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。因为已经执行了擦除操作，所以连接到字线WLn-1、WLn和WLn+1的所有存储单元具有擦除状态E。
例如，当在擦除操作之后用于向存储块的字线WLn写入两页(例如，最低有效位(LSB)页和最高有效位(MSB)页)的数据‘0101’和‘0110’的第一编程命令出现时，在执行第一编程命令之前，执行用于向与字线WLn相邻的下字线WLn-1写入与将被写入到字线WLn的数据相同的两页的数据‘0101’和‘0110’的预编程操作。在图16B中示出在预编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。供参考，在图16B中，‘E’表示擦除状态中的数据‘11’、‘P1’表示数据‘01’已经被编程的状态、‘P2’表示数据‘00’已经被编程的状态，并且‘P3’表示数据‘10’已经被编程的状态。
在执行预编程操作之后，根据第一编程命令来执行用于向存储块的字线WLn写入两页的数据‘0101’和‘0110’的编程操作，使得字线WLn的存储单元每个存储两位数据。在图16C中示出在编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。例如，字线WLn-1可以是伪字线，并且字线WLn可以是作为与伪字线相邻的主字线的WL1。
参考图16A至图16C，在字线WLn-1中，关于两页执行预编程操作，并且由于这一点，可能花费相对长的时间来完成预编程操作。为了解决这一点，在图17A至图17C中已经提出对字线WLn-1预编程通过组合根据擦除的存储块的第一编程命令将被写入到选择字线WLn的多个页的数据而获取的单个页的数据的方法。
图17A至图17C图示出在根据一个或多个实施例的存储系统中的擦除的存储块中根据第一编程命令将被写入到选择字线的数据是多个页的数据的情况下的预编程操作处理的另一个示例。
图17A示出连接到已经被执行擦除操作的存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。因为已经执行了擦除操作，所以连接到字线WLn-1、WLn和WLn+1的所有存储单元具有擦除状态E。
例如，当在擦除操作之后用于向存储块的字线WLn写入两页的数据‘0101’和‘0110’的第一编程命令出现时，通过把将被写入到字线WLn的第一页的数据与将被写入到字线WLn的第二页的数据组合来生成单个页的数据。例如，可以通过将多级单元中的四个编程状态分类为两个编程状态来生成单个页的数据。
例如，可以以多级单元的E(11)状态和P1(01)状态被分类到单级单元的E(1)状态中并且多级单元的P2(00)状态和P3(10)状态被分类到单级单元的P(0)状态中这样的方式来生成单个页的数据。当使用该方式时，可以从作为两页的数据的上页数据‘0101’和下页数据‘0110’来生成单个页的数据‘0110’。替换地，可以通过以其他各种方法组合多个页的数据来生成单个页的数据。
在执行第一编程命令之前，执行用于向与字线WLn相邻的下字线WLn-1写入如上所述生成的单个页的数据‘0110’的预编程操作。在图17B中示出在预编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。
在执行预编程操作之后，根据第一编程命令来执行用于向存储块的字线WLn写入两页的数据‘0101’和‘0110’的编程操作，使得字线WLn的存储单元每个存储两位数据。在图17C中示出在编程操作之后连接到存储块的字线WLn-1、WLn和WLn+1的存储单元的编程状态。供参考，在图17C中，‘E’表示数据‘11’，‘P1’表示数据‘01’已经被编程的状态，‘P2’表示数据‘00’已经被编程的状态，并且‘P3’表示数据‘10’已经被编程的状态。
图17A至图17C示出当将被写入到由编程命令指定的选择字线的数据是两页的数据时把将被写入到与选择字线相邻的字线的数据生成为一页的情况。根据另一个实施例，即使当将被写入选择字线的数据是三页或更多页的数据时，也可以通过使用相同的方法来把将被写入到与选择字线相邻的字线的数据生成为一个页。
接下来，将参考图18至图21的流程图来描述在包括图1或图2中图示出的存储系统100A或100B的各种类型的存储系统中执行的存储设备的边缘字线管理操作。
图18图示出根据本发明构思的至少一个示例实施例的存储设备的编程方法的流程图的示例。以下将参考包括图1和图2中图示出的存储系统100A和100B的存储系统示例来描述图18。
在操作S110中，基于来自主机的需求(例如，数据存取请求)，存储系统为处理将在存储设备的选择字线WLn中执行的编程命令作准备。该需求可以包括将被编程到选择字线WLn中的数据。
在操作S120中，存储系统确定有效数据是否被存储在与其中编程命令将被执行的存储设备的选择字线WLn相邻的下字线WLn-1中。
当在操作S120中确定有效数据未被存储在与其中编程命令将被执行的存储设备的选择字线WLn相邻的下地址WLn-1中时，在操作S130中，存储系统执行用于向字线WLn-1写入数据的预编程操作。例如，将被写入到字线WLn-1的、由存储系统选择的数据可以与将被写入到由编程命令指定的选择字线WLn的数据相同。作为另一个示例，当将被写入到由编程命令指定的选择字线WLn的数据是多个页的数据时，通过把将被写入到选择字线WLn的数据的多个页组合而获取的单个页的数据可以被确定为将被写入到字线WLn-1的数据。例如，可以使用粗略编程方法来执行预编程操作。例如，可以使用一次编程脉冲来执行预编程操作。例如，在预编程操作中，可以省略编程验证操作，并且因此，不执行编程验证操作。
当在操作S120中确定有效数据被存储在与其中编程命令将被执行的存储设备的选择字线WLn相邻的下地址WLn-1中时，或者在根据操作S130的预编程操作完成之后，在操作S140中，存储系统根据编程命令来执行用于向选择字线WLn写入数据的编程操作。
图19图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。以下将参考包括图1和图2中图示出的存储系统100A和100B的存储系统示例来描述图19。
在操作S210中，基于来自主机的需求(例如，数据存取请求)，存储系统为处理将在存储设备的选择字线WLn中执行的编程命令作准备。该需求可以包括将被编程到选择字线WLn中的数据。
在操作S220中，存储系统确定其中编程命令将被执行的存储设备的选择字线WLn是否与字线WL1相同。在这点上，字线WL1指的是在存储块被擦除之后根据编程命令首先被编程的字线。例如，字线WL1可以是存储系统的多个MWL中按MWL的编程次序处于第一个的MWL。
当在操作S220中确定其中编程命令将被执行的存储设备的选择字线WLn是WL1时，在操作S230中，存储系统执行用于向字线WLn-1写入数据的预编程操作。例如，可以与图19的操作S130相同地执行预编程操作。在根据操作S230的预编程操作完成之后，存储系统继续到操作S240。在操作S240中，存储系统根据编程命令来执行用于向选择字线WLn写入数据的编程操作。
当在操作S220中确定其中编程命令将被执行的存储设备的选择字线WLn不是WL1时，存储系统继续到操作S240而不执行操作S230。
图20图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。以下将参考包括图1和图2中图示出的存储系统100A和100B的存储系统示例来描述图20。
在操作S310中，基于来自主机的需求，存储系统为处理将在存储设备的选择字线WLn中执行的编程命令作准备。该需求可以包括将被编程到选择字线WLn中的数据。
在操作S320中，存储系统确定预编程模式是否被启用。例如，当关于每个存储块的编程/擦除循环计数大于初始设置的阈值时，可以将对应的存储块设置为预编程模式启用状态。作为另一个示例，在测试处理或用户环境中，预编程模式可以被设置为启用。
当在操作S320中确定预编程模式被启用时，在操作S330中，存储系统确定有效数据是否被存储在与其中将被执行编程命令的存储设备的字线WLn相邻的下字线WLn-1中。
当在操作S330中确定有效数据未被存储在与其中编程命令将被执行的存储设备的字线WLn相邻的下地址WLn-1中时，在操作S340中，存储系统执行用于向字线WLn-1写入数据的预编程操作。例如，可以以与以上关于图19的操作S130描述的相同的方式执行预编程操作。在存储系统执行操作S340之后，存储系统可以继续到操作S350。在操作S350中，存储系统根据编程命令来执行用于向选择字线WLn写入数据的编程操作。
当在操作S320中确定预编程模式被禁用时，或者当在操作S330中确定有效数据被存储在与其中编程命令将被执行的存储设备的字线WLn相邻的下地址WLn-1中时，存储系统例如在不执行操作S340的情况下继续到操作S350。
图21图示出根据本发明构思的至少一个示例实施例的、存储设备的编程方法的流程图的另一个示例。以下将参考包括图1和图2中图示出的存储系统100A和100B的存储系统示例来描述图21。
在操作S410中，基于来自主机的需求(例如，数据存取请求)，存储系统为处理将在存储设备的选择字线WLn中执行的编程命令作准备。该需求可以包括将被编程到选择字线WLn中的数据。
在操作S420中，存储系统确定预编程模式是否被启用。例如，当关于每个存储块的编程/擦除循环计数大于初始设置的阈值时，可以将对应的存储块设置为预编程模式启用状态。作为另一个示例，在测试处理或用户环境中，预编程模式可以被设置为启用。
当在操作S420中确定预编程模式被启用时，在操作S430中，存储系统确定其中编程命令将被执行的存储设备的字线WLn是否与字线WL1相同。在这点上，字线WL1指的是在存储块被擦除之后根据编程命令首先被编程的字线。例如，字线WL1可以是存储系统的多个MWL中按MWL的编程次序处于第一个的MWL。
当在操作S430中确定其中编程命令将被执行的存储设备的字线WLn是WL1时，在操作S440中，存储系统执行用于向字线WLn-1写入数据的预编程操作。例如，可以与以上参考图19的操作S130所讨论相同地来执行预编程操作。在存储系统执行操作S440之后，存储系统继续到操作S450。在操作S450中，存储系统根据编程命令来执行用于向选择字线WLn写入数据的编程操作。
当在操作S420中确定预编程模式被禁用时，或者当在操作S430中确定其中编程命令将被执行的存储设备的字线WLn不是WL1时，存储系统例如在不执行操作S440的情况下继续到操作S450。
根据本发明构思的至少一些示例实施例，可以通过图1的存储系统100A中的预编程管理器12-1A和/或图2的存储系统100B中的预编程管理器21来执行在图18-21中在以上描述的操作。
图22是图示出通过存储卡系统1000体现的根据本发明构思的至少一些示例实施例的存储系统的示例的框图。
参考图22，存储卡系统1000可以包括主机1100和存储卡1200。主机1100可以包括主机控制器1110和主机连接器1120。存储卡1200可以包括卡连接器1210、存储器控制器1220和存储设备1230。根据本发明构思的至少一些示例实施例，存储器控制器1220可以是图1的存储器控制器20A或图2的存储器控制器20B的示例实施方式，并且存储设备1230可以是图1的存储设备10A或图2的存储设备10B的示例实施方式。
主机1100可以向存储卡1200写入数据或可以读取存储在存储卡1200中的数据。主机控制器1110可以通过主机连接器1120向存储卡1200传送命令CMD、由主机1100中所包括的时钟发生器(未示出)所生成的时钟信号CLK和数据DATA。
存储器控制器1220可以响应于通过卡连接器1210接收的命令来与由存储器控制器1220中所包括的时钟发生器(未示出)生成的时钟信号同步地将数据存储在存储设备1230中。存储设备1230可以存储从主机1100传送的数据。
可以利用紧凑式闪存卡(CFC)、微硬盘机、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、记忆棒或者USB闪速存储器驱动器来实施存储卡1200。
图23是包括根据实施例的存储系统的计算系统2000的框图。
参考图23，计算系统2000可以包括存储系统2100、处理器2200、RAM2300、输入/输出(I/O)设备2400和电源2500。
存储系统2100可以包括存储设备2110和存储器控制器2120。存储设备2110可以是图1和图2中图示出的存储设备10A或10B的示例实施方式，并且存储器控制器2120可以是图1和图2中图示出的存储器控制器20A或20B的示例实施方式。尽管在图23中未示出，但是计算系统2000可以进一步包括能够与视频卡、声卡、存储卡、USB设备等等进行通信或与其他电子设备进行通信的多个端口。可以利用个人计算机(PC)来实施或可以利用诸如膝上型计算机、蜂窝电话、个人数字助理(PDA)，或者照相机之类的便携式电子设备来实施计算系统2000。
处理器2200可以执行某些计算或任务。根据实施例，处理器2200可以是微处理器或CPU。处理器2200可以通过诸如地址总线、控制总线，或者数据总线之类的总线2600与RAM2300、I/O设备2400和存储系统2100进行通信。根据实施例，处理器2200可以连接到诸如外部组件互联(PCI)总线之类的扩展总线。
RAM 2300可以存储计算系统2000的操作所必需的数据。例如，可以利用动态RAM(DRAM)、移动DRAM、静态随机存取存储器(SRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、电阻随机存取存储器(RRAM)和/或磁阻随机存取存储器(MRAM)来实施RAM2300。
I/O设备2400可以包括诸如键盘、小键盘，或者鼠标之类的输入单元，以及诸如显示器之类的输出单元。电源2500可以提供计算系统2000的操作所必需的操作电压。
图24是图示出对于固态盘(SSD)系统3000的根据实施例的存储系统的应用的示例的框图。
参考图24，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器向主机3100传送信号或从其接收信号并且可以通过电源连接器接收电力。SSD 3200可以包括存储器控制器3210、辅助电源3220以及多个存储设备3230、3240和3250。图1或图2中图示出的存储器控制器20A或20B和存储设备10A或10B。存储器控制器3210可以是图1的存储器控制器20A或图2的存储器控制器20B的示例实施方式，并且存储设备3230、3240和3250中的每一个可以是图1的存储设备10A或图2的存储设备10B的示例实施方式。
本发明构思的至少一个示例实施例可以被实施为方法、设备、系统，等等。当本发明构思的至少一个示例实施例被实施为软件时，根据本发明构思的至少一个示例实施例的要素可以是用于执行必要操作的代码段。可以将程序或者代码段存储在处理器可读的(即，计算机可读的)媒介中。处理器可读的媒介可以包括用于存储信息的任何媒介。处理器可读的媒介的示例可以包括电子电路、半导体存储设备、ROM、闪速存储器、可擦除ROM(EROM)、软盘、光盘、硬盘，等等。
本发明构思的示例实施例因此已经被描述，将明显的是，其可以以许多方式发生变化。此类变化将不被认为是背离本发明构思的示例实施例的预定精神和范围，并且对于本领域技术人员明显的所有此类修改意图被包括在所附权利要求的范围内。

Claims (20)

1.一种存储设备的编程方法，该方法包括：
确定有效数据是否被存储在与将被执行编程操作的选择字线相邻的字线的存储单元中；
当有效数据未被存储在与选择字线相邻的字线的存储单元中时，
基于将被写入选择字线的数据来对与选择字线相邻的字线执行预编程操作；以及
在对与选择字线的相邻的字线执行预编程操作之后，基于编程命令来对选择字线执行编程操作，
其中，与选择字线相邻的字线的存储单元中的至少一个是伪存储单元。
2.根据权利要求1所述的方法，其中，当编程命令是用于对存储设备的擦除的存储块执行第一编程操作的编程命令时，有效数据被确定为未被存储在与选择字线相邻的字线的存储单元中。
3.根据权利要求1所述的方法，其中，
至少一个伪存储单元位于存储设备的存储块中所包括的单元串的主存储单元与地选择晶体管之间，并且
当将被执行编程操作的选择字线是与至少一个伪存储单元相邻的主存储单元所连接到的字线时，有效数据被确定为未被存储在与选择字线相邻的字线的存储单元中。
4.根据权利要求3所述的方法，其中，执行预编程操作对与单元串的主存储单元相邻的至少一个伪存储单元所连接到的字线执行预编程操作。
5.根据权利要求3所述的方法，其中，对与单元串的主存储单元相邻的至少一个伪存储单元所连接到的字线执行预编程操作，并且然后对主存储单元所连接到的选择字线执行根据编程命令的编程操作。
6.根据权利要求1所述的方法，其中，预编程操作包括：
向与选择字线相邻的字线写入与将被写入选择字线的数据相同的数据。
7.根据权利要求1所述的方法，其中，预编程操作包括：
与根据将对选择字线执行的编程操作的编程循环改变的编程电压电平的增加范围相比，将根据编程循环改变的编程电压电平的增加范围设置为更大。
8.根据权利要求1所述的方法，其中，使用一次编程脉冲来执行预编程操作。
9.根据权利要求8所述的方法，其中，预编程操作不包括验证操作。
10.根据权利要求1所述的方法，其中，预编程操作包括：
当将被编程到选择字线中的数据是至少两页的数据时，
通过把至少两页的数据组合来确定数据，并且
向与选择字线相邻的字线写入所确定的数据。
11.根据权利要求10所述的方法，其中，预编程操作包括：
通过把将被写入到选择字线的至少两页的数据组合来确定单页数据；以及
向与选择字线相邻的字线写入单页数据。
12.一种存储系统，包括：
包括连接到多个字线和多个位线的存储单元阵列的非易失性存储设备；以及
存储器控制器，被配置为基于从主机接收到的编程命令来控制非易失性存储设备的操作，
非易失性存储设备和存储器控制器被配置为使得当有效数据未被存储在与将被执行编程操作的非易失性存储设备的选择字线相邻的字线的存储单元中时，非易失性存储设备和存储器控制器中的至少一个
基于将被写入选择字线的数据对与选择字线相邻的字线执行预编程操作，并且然后，
根据编程命令来对选择字线执行编程操作，
其中，与选择字线相邻的字线的存储单元中的至少一个是伪存储单元。
13.根据权利要求12所述的系统，其中，非易失性存储设备和存储器控制器被配置为使得当编程命令是用于对非易失性存储设备的擦除的存储块执行第一编程操作的编程命令时，非易失性存储设备和存储器控制器中的至少一个对与选择字线相邻的伪字线执行预编程操作。
14.根据权利要求13所述的系统，其中，写入到伪字线的数据与将被写入到选择字线的数据相同。
15.根据权利要求13所述的系统，其中，当将被编程到选择字线中的数据是至少两页的数据时，根据预编程操作被写入到与选择字线相邻的伪字线的数据被确定为通过把将被写入到选择字线的至少两页的数据组合而获取的单页数据。
16.一种存储设备的编程方法，包括：
执行编程操作，包括将写入数据编程到存储设备的存储单元阵列中所包括的多个字线当中的第一字线的存储单元中；以及
在对第一字线执行编程操作之前，对第一字线的相邻的字线执行初步操作，初步操作包括，
基于到第一字线的存储单元中的写入数据来确定初步数据，以及
将初步数据编程到相邻的字线的存储单元中，该相邻的字线是多个字线当中的与第一字线相邻的字线，
其中，与选择字线相邻的字线的存储单元中的至少一个是伪存储单元。
17.根据权利要求16所述的编程方法，其中，在执行编程操作之前，写入数据是由主机发出的数据存取请求中所包括的数据。
18.根据权利要求16所述的编程方法，其中，基于写入数据来确定初步数据确定初步数据，使得初步数据与写入数据相同。
19.根据权利要求16所述的编程方法，进一步包括：
确定有效数据是否被存储在相邻的字线中；并且其中，
当有效数据被确定为未被存储在相邻的字线中时，执行初步数据的编程；以及
当有效数据被确定为存储在相邻的字线中时，不执行初步数据的编程。
20.根据权利要求19所述的编程方法，进一步包括：
确定存储设备的预编程模式是否被启用；并且其中，
当有效数据被确定为未被存储在相邻的字线的存储单元中并且确定存储设备的预编程模式被启用时，执行初步数据的编程，
当有效数据被确定为被存储在相邻的字线的存储单元中或确定存储设备的预编程模式不被启用时，不执行初步数据的编程。
CN201710109311.5A 2016-02-26 2017-02-27 存储设备的编程方法和使用其的存储系统 Active CN107369470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160023629A KR102444238B1 (ko) 2016-02-26 2016-02-26 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
KR10-2016-0023629 2016-02-26

Publications (2)

Publication Number Publication Date
CN107369470A CN107369470A (zh) 2017-11-21
CN107369470B true CN107369470B (zh) 2022-09-06

Family

ID=59679770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710109311.5A Active CN107369470B (zh) 2016-02-26 2017-02-27 存储设备的编程方法和使用其的存储系统

Country Status (3)

Country Link
US (1) US10163513B2 (zh)
KR (1) KR102444238B1 (zh)
CN (1) CN107369470B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522229B2 (en) 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption
KR102591011B1 (ko) * 2018-02-26 2023-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102434986B1 (ko) 2018-03-30 2022-08-22 삼성전자주식회사 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법
US11205485B2 (en) 2018-03-30 2021-12-21 Samsung Electronics Co., Ltd. Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
KR20200021815A (ko) * 2018-08-21 2020-03-02 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN109240619A (zh) * 2018-09-05 2019-01-18 山东大学 提高三维nand闪存存储器可靠性的数据写入方法
KR102643672B1 (ko) * 2018-12-19 2024-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20200136747A (ko) 2019-05-28 2020-12-08 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200144389A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 스토리지 장치 및 그것의 액세스 방법
US20220076752A1 (en) * 2020-09-09 2022-03-10 Macronix International Co., Ltd. Memory device and operation method therefor
US20240103742A1 (en) * 2022-09-28 2024-03-28 Sandisk Technologies Llc Non-volatile memory with programmable resistance non-data word line

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471138A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 对非易失性存储器件编程的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020048259A (ko) 2000-12-18 2002-06-22 박종섭 플래시 메모리 셀의 포스트 프로그램 방법
KR20040095926A (ko) 2003-04-29 2004-11-16 주식회사 하이닉스반도체 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치
JP2005276345A (ja) 2004-03-25 2005-10-06 Nec Electronics Corp 不揮発性記憶装置及び不揮発性記憶装置の検証方法
JP2006059481A (ja) 2004-08-23 2006-03-02 Renesas Technology Corp 半導体記憶装置
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
KR100705219B1 (ko) * 2004-12-29 2007-04-06 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 프로그램 방법
US7561469B2 (en) * 2006-03-28 2009-07-14 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US20090135656A1 (en) 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
ITRM20070107A1 (it) 2007-02-27 2008-08-28 Micron Technology Inc Sistema di inibizione di autoboost locale con linea di parole schermata
KR100896190B1 (ko) 2007-06-11 2009-05-12 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
JP4660520B2 (ja) * 2007-09-03 2011-03-30 株式会社東芝 不揮発性半導体記憶装置およびその駆動方法
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090100677A (ko) 2008-03-20 2009-09-24 삼성전자주식회사 더미 워드 라인들을 선택하는 불휘발성 메모리 장치 및그것의 동작 방법
KR20110001102A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 동작 방법
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20120133232A (ko) 2011-05-31 2012-12-10 에스케이하이닉스 주식회사 플래시 메모리 장치
KR20120134941A (ko) 2011-06-03 2012-12-12 삼성전자주식회사 선택 워드라인의 위치에 따라 더미 워드라인을 제어하는 비휘발성 메모리 장치, 이의 동작 방법, 및 상기 비휘발성 메모리 장치를 포함하는 장치들
KR20130072519A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102054223B1 (ko) 2012-07-23 2019-12-10 삼성전자주식회사 더미비트라인을 가진 반도체 메모리 장치
KR102106866B1 (ko) * 2013-01-29 2020-05-06 삼성전자주식회사 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법
KR102190399B1 (ko) 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471138A (zh) * 2007-12-27 2009-07-01 海力士半导体有限公司 对非易失性存储器件编程的方法

Also Published As

Publication number Publication date
CN107369470A (zh) 2017-11-21
US20170249995A1 (en) 2017-08-31
KR102444238B1 (ko) 2022-09-16
US10163513B2 (en) 2018-12-25
KR20170101000A (ko) 2017-09-05

Similar Documents

Publication Publication Date Title
CN107369470B (zh) 存储设备的编程方法和使用其的存储系统
CN106157999B (zh) 包括虚设存储单元的半导体存储器件及其操作方法
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
US8767468B2 (en) Nonvolatile memory device capable of reducing read disturbance and read method thereof
CN111258793B (zh) 存储器控制器及其操作方法
KR102329800B1 (ko) 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
KR20110131648A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
CN105718387A (zh) 数据储存器件及其操作方法
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR20170061739A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN111128280B (zh) 存储装置及其操作方法
US11651822B2 (en) Method of operating nonvolatile memory device, nonvolatile memory device performing the same and method of operating memory system using the same
CN111798908A (zh) 存储器装置及其操作方法
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
US10679705B2 (en) Controller and operating method thereof
CN109147854B (zh) 数据存储装置及其操作方法
US10048892B2 (en) Methods of detecting fast reuse memory blocks and memory block management methods using the same
CN107045891B (zh) 非易失性存储器装置及其操作方法
CN116631481A (zh) 存储器设备及其操作方法
KR20230000731A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
CN116631480A (zh) 存储器设备和操作该存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant