KR20040095926A - 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 - Google Patents
셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 Download PDFInfo
- Publication number
- KR20040095926A KR20040095926A KR1020030026954A KR20030026954A KR20040095926A KR 20040095926 A KR20040095926 A KR 20040095926A KR 1020030026954 A KR1020030026954 A KR 1020030026954A KR 20030026954 A KR20030026954 A KR 20030026954A KR 20040095926 A KR20040095926 A KR 20040095926A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- word lines
- dummy word
- word line
- bit line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 상기의 문제점을 해결하기 위하여 제안된 것으로, 단위셀의 캐패시터와 더미 워드라인간의 누설전류를 줄이고, 비트라인에 인가된 전압차이를 보다 신뢰성 있게 감지할 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 노멀 워드라인; 상기 노멀 워드라인의 적어도 일측에 구비되며 동작시 어드레스가 인가되지 않는 더미 워드라인; 및 상기 노멀 워드라인 및 더미 워드라인과 교차하는 다수의 비트라인을 구비하며, 상기 더미 워드라인은 상기 비트라인 프리차지 전압으로 바이어싱되는 것을 특징으로 하는 메모리 장치를 제공한다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 셀어레이의 누설전류를 감소시킬 수 있는 메모리 장치에 관한 것이다.
반도체 메모리 장치중에서 가장 널리 사용되는 디램은 기억소자로 캐패시터를 사용하고 있으며, 하나의 캐패시터와 하나의 모스트랜지스터를 하나의 단위셀로 구성하고 있다. 통상적으로 디램은 입력되는 어드레스의 수를 줄이기 위해서 다수의 워드라인과 비트라인을 교차시키고, 교차지점 마다 상기의 단위셀이 하나씩 형성되고 있다.
메모리 장치가 고집적화 되면서 하나의 워드라인과 교차하는 비트라인의 수가 점점 더 많아지고 있다.
도1은 종래기술에 의한 메모리장치의 셀어레이를 나타내는 블럭구성도이다.
도1을 참조하여 살펴보면, 메모리 장치의 셀어레이(20)는 다수의 노멀 워드라인(WL0,WL1,...,WLm)과 다수의 비트라인(BL0,BL1,...,BLn)이 서로 교차하면서 지나가고 있고, 각 교차점 마다 캐패시터 하나와 모스트랜지스터 하나로 구서된 단위셀(미도시)이 형성되어 있다.
또한 셀어레이(20)의 가장자리에 형성되는 워드라인은 반도체 제조공정 특성상 그 신뢰성을 확보할 수 없기 때문에 더미 워드라인(WLD0,WLD1)으로 두고 있다.
더미 워드라인은 정상적인 동작에서 사용되지 않기 때문에 일정한 전압으로 바이어스를 하고 있는데 통상적으로 접지전압(VSS)으로 바이어싱을 하고 있다.
도2는 도1에 도시된 셀어레이의 더미 워드라인과 비트라인간의 기생캐패시터를 나타내는 단면도이다.
도2를 참조하여 살펴보면, 기판(10)상에 워드라인 패턴(11)이 형성되고, 워드라인을 덮을 수 있도록 제1 및 제2 층간절연막(12,13)이 형성되고, 그 상부에 활성영역과 연결되는 콘택플러그(14,16)가 제1 및 제2 층간절연막(12,13)을 관통하여형성된다.
비트라인 콘택플러그(14)는 비트라인(15)과 연결되고, 스토리지 노드 콘택플러그(16)은 그 상부에 형성될 캐패시터(미도시)와 연결된다. 여기서 캐패시터(Cf)는 비트라인과 더미워드라인간에 생기는 기생 캐패시터를 나타낸다.
이하에서 도1 및 도2를 참조하여 종래기술에 의한 메모리 장치의 문제점을 살펴본다.
도1에 도시된 바와 같이 메모리 장치가 동작하는 중에 더미워드라인(WLD0)는 접지전압(VSS)로 바이어싱되어 있는 상태에서 비트라인(예컨대 BL0)에는 접지전압(VDD) 또는 전원전압(VDD)이 인가되거나, 통상적으로 전원전압의 1/2인 프리차지 전압(Vblp)이 인가된다.
비트라인에 '1'의 데이터가 인가되는 순간에는 전원전압이 인가되고, '0'이 인가되는 순간에는 접지전압이 인가될 것이고, 선택된 비트라인이 비활성화 상태인 경우에는 프리차지 전압(Vblp)이 인가될 것이다.
따라서 더미 워드라인이 접지전압인 경우 더미 워드라인과 이를 교차하는 비트라인간의 전압차이는 각각 전원전압, 접지전압, 1/2 전원전압이 된다.
이 때 데이터 '0'을 비트라인에 인가하는 경우에는 더미 워드라인과 비트라인간의 전압차이가 0V가 되어 별문제가 없으나, 데이터 '1'을 비트라인에 인가하는 경우에는 더미 워드라인과 비트라인간의 전압차이가 전원전압만큼 차이가 생기게된다.
통상적으로 메모리 장치가 워드라인이 활성화되고 나면 비트라인(BL)과 비트라인바(/BL)에 인가되는 작은 전압차이(예컨대 0.2V이하)를 감지하여 증폭하게 되는데, 전술한 더미 워드라인과 비트라인간에 생성되는 전압이 비트라인의 전압을 감지하는 데 노이즈로 작용하게 된다.
또한 더미 워드라인과 비트라인간의 전압차이가 접지전압 또는 전원전압만큼 차이가 생기게 됨으로서 단위셀에 구비된 셀캐패시터와 더미 워드라인간의 전압차이가 크게 발생하여 누설전류를 유발하게 된다.
본 발명은 상기의 문제점을 해결하기 위하여 제안된 것으로, 단위셀의 캐패시터와 더미 워드라인간의 누설전류를 줄이고, 비트라인에 인가된 전압차이를 보다 신뢰성 있게 감지할 수 있는 메모리 장치를 제공하는 것을 목적으로 한다.
도1은 종래기술에 의한 메모리장치의 셀어레이를 나타내는 블럭구성도.
도2는 도1에 도시된 셀어레이의 더미 워드라인과 비트라인간의 기생캐패시터를 나타내는 단면도
도3은 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도.
도4는 본 발명에 의한 메모리 장치에서 더미 워드라인과 비트라인간에 생기는 기생캐패시터와, 그 기생캐패시터에 인가되는 전압을 나타내는 도표.
상기의 과제를 해결하기 위한 본 발명은 다수의 노멀 워드라인; 상기 노멀 워드라인의 적어도 일측에 구비되며 동작시 어드레스가 인가되지 않는 더미 워드라인; 및 상기 노멀 워드라인 및 더미 워드라인과 교차하는 다수의 비트라인을 구비하며, 상기 더미 워드라인은 상기 비트라인 프리차지 전압으로 바이어싱되는 것을 특징으로 하는 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도이다.
도3을 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 다수의 노멀 워드라인(WL0~ WLm)과, 노멀 워드라인(WL0~ WLm)을 형성할 때 노멀 워드라인(WL0~ WLm)의 적어도 일측에 구비되며 동작시 어드레스가 인가되지 않는 더미 워드라인(WLD0, WLD1)과, 노멀 워드라인(WL0~ WLm) 및 더미 워드라인(WLD0, WLD1)과 교차하는 다수의 비트라인(BL0 ~ BLn)을 구비하며, 더미 워드라인(WLD0, WLD1)은 비트라인 프리차지 전압(Vblp)으로 바이어싱되는 것을 특징으로 한다.
도4는 본 발명에 의한 메모리 장치에서 더미 워드라인과 비트라인간에 생기는 기생캐패시터와, 그 기생캐패시터에 인가되는 전압을 나타내는 도표이다.
이하 도3 내지 도4를 참조하여 본 실시예에 따른 메모리 장치의 동작을 설명한다.
도4에 도시된 캐패시터(Cf)는 더미워드라인과 비트라인간에 기생캐패시터를 나타내는데, 메모리 장치가 동작할 때에는 비트라인은 프리차지 전압(Vblp)이 인가되거나 전원전압 또는 접지전압이 인가된다.
메모리 장치가 동작중에 비트라인이 비활성화되어 있는 동안, 즉 비트라인과 교차하는 워드라인이 활성화되지 않아 비트라인이 동작되지 않은 경우에는 비트라인에는 프리차지 전압(Vblp)이 인가된다. 여기서 프리차지 전압은 전원전압의 1/2로 가정하였다.
이 때 종래기술에 의한 메모리 장치의 기생캐패시터(Cf)는 더미워드라인에 접지전압(VSS)이 인가되어 있기 때문에 프치차지 전압레벨이 인가된다. 반면에 본 발명에 의한 메모리 장치의 기생캐패시터(Cf)는 0V가 인가된다.
한편, 비트라인과 교차하는 워드라인이 활성화되어 데이터 '1' 또는 '0'이 비트라인에 인가되는 경우에는 종래기술에 의한 메모리 장치의 기생캐패시터(Cf)는 전원전압 또는 접지전압 레벨이 인가된다. 반면에 본 발명에 의한 메모리 장치의 기생캐패시터(Cf)는 프리차지 전압인 1/2 VDD 또는 -1/2VDD가 인가된다.
따라서 본 발명에 의해서 더미워드라인을 프리차지 전압을 인가하게 됨으로서, 메모리 장치의 동작중에 더미워드라인과 비트라인간의 전압이 최대 프리차지 전압레벨 만큼만 생겨서 기생캐패시터(Cf)의 인가되는 전압레벨이 낮아져 기생캐패시터로 인한 누설 전류를 줄일 수 있다.
또한 비트라인과 비트라인바 라인에 인가되는 작은 전압차를 감지하여 증폭할 때에도, 더미워드라인이 접지전압 또는 전원전압으로 바이어싱되어 있는 경우보다 프리차지 전압으로 바이어싱되어 있는 경우에 노이즈를 줄일 수 있게 되었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 단위셀의 캐패시터와 더미 워드라인간의 누설전류를 줄일 수 있고, 비트라인에 인가된 전압차이를 보다 신뢰성 있게 감지할 수 있게 되었다.
Claims (2)
- 다수의 노멀 워드라인;상기 노멀 워드라인의 적어도 일측에 구비되며 동작시 어드레스가 인가되지 않는 더미 워드라인; 및상기 노멀 워드라인 및 더미 워드라인과 교차하는 다수의 비트라인을 구비하며, 상기 더미 워드라인은 상기 비트라인 프리차지 전압으로 바이어싱되는 것을 특징으로 하는 메모리 장치.
- 제 1 항에 있어서,상기 비트라인 프리차지 전압은 전워전압을 1/2인것을 특징으로 하는 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030026954A KR20040095926A (ko) | 2003-04-29 | 2003-04-29 | 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030026954A KR20040095926A (ko) | 2003-04-29 | 2003-04-29 | 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040095926A true KR20040095926A (ko) | 2004-11-16 |
Family
ID=37374738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030026954A KR20040095926A (ko) | 2003-04-29 | 2003-04-29 | 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040095926A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885100B2 (en) | 2008-03-12 | 2011-02-08 | Hynix Semiconductor Inc. | Phase change random access memory and layout method of the same |
| US10163513B2 (en) | 2016-02-26 | 2018-12-25 | Samsung Electronics Co., Ltd. | Program method of memory device and memory system using the same |
-
2003
- 2003-04-29 KR KR1020030026954A patent/KR20040095926A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885100B2 (en) | 2008-03-12 | 2011-02-08 | Hynix Semiconductor Inc. | Phase change random access memory and layout method of the same |
| US10163513B2 (en) | 2016-02-26 | 2018-12-25 | Samsung Electronics Co., Ltd. | Program method of memory device and memory system using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0725402B1 (en) | Semiconductor memory device | |
| KR100456598B1 (ko) | 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치 | |
| KR20000048350A (ko) | 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법 | |
| KR20120053436A (ko) | Ｏｔｐ메모리 셀을 포함하는 반도체 장치 | |
| JPH11191295A (ja) | 強誘電体メモリ装置 | |
| KR20100070158A (ko) | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 | |
| KR20040105383A (ko) | 셀 누설 전류에 강한 프리차지 제어 회로를 갖는 메모리장치 및 비트라인 프리차아지 방법 | |
| WO2003088257A1 (en) | Embedded electrically programmable read only memory devices | |
| CN106683695B (zh) | 字线驱动器、半导体存储设备及使用它们的测试方法 | |
| KR100197576B1 (ko) | 서브 더미 비트라인 및 서브 더미 워드라인을 가지는반도체 메모리 장치 | |
| KR20010100773A (ko) | 저항성 강유전 메모리 셀로 구성된 메모리 장치 | |
| EP1512150B1 (en) | Memory array having 2t memory cells | |
| KR100428652B1 (ko) | 인접 셀간에 셀 플레이트를 공유하는 강유전체 메모리 소자 | |
| JP5156069B2 (ja) | 強誘電体メモリ | |
| US9236140B2 (en) | Complementary read-only memory (ROM) cell and method for manufacturing the same | |
| JPH11163291A (ja) | 半導体集積回路装置 | |
| KR20040095926A (ko) | 셀어레이의 누설 전류를 줄일 수 있는 메모리 장치 | |
| US20050174830A1 (en) | Reference voltage generating apparatus for use in a ferroelectric random access memory (FRAM) and a driving method therefor | |
| KR20110003676A (ko) | 반도체 장치 | |
| KR101003493B1 (ko) | 비트라인 센스앰프 및 이를 이용한 비트라인 센싱 방법 | |
| KR100893581B1 (ko) | 계층적 비트라인 구조를 갖는 메모리 장치 | |
| JP4024049B2 (ja) | 強誘電体メモリ | |
| KR20120025768A (ko) | 반도체 장치의 테스트 방법 | |
| KR100359859B1 (ko) | 메모리소자의 셀트랜지스터 | |
| US6215691B1 (en) | Cell structure of ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |