KR102434986B1 - 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법 - Google Patents

데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법 Download PDF

Info

Publication number
KR102434986B1
KR102434986B1 KR1020180037763A KR20180037763A KR102434986B1 KR 102434986 B1 KR102434986 B1 KR 102434986B1 KR 1020180037763 A KR1020180037763 A KR 1020180037763A KR 20180037763 A KR20180037763 A KR 20180037763A KR 102434986 B1 KR102434986 B1 KR 102434986B1
Authority
KR
South Korea
Prior art keywords
memory cells
program operation
string selection
line
word line
Prior art date
Application number
KR1020180037763A
Other languages
English (en)
Other versions
KR20190114683A (ko
Inventor
김승범
김민수
이덕우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180037763A priority Critical patent/KR102434986B1/ko
Priority to US16/299,684 priority patent/US11049577B2/en
Priority to CN201910192540.7A priority patent/CN110322916A/zh
Publication of KR20190114683A publication Critical patent/KR20190114683A/ko
Priority to US16/935,598 priority patent/US11205485B2/en
Priority to US17/141,408 priority patent/US11315646B2/en
Application granted granted Critical
Publication of KR102434986B1 publication Critical patent/KR102434986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

메모리 장치 및 이의 동작 방법이 개시된다. 본 개시의 실시 예에 따른 메모리 장치는, 복수의 스트링 선택 라인들, 상기 복수의 스트링 선택 라인들에 각각 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하는 메모리 셀 어레이; 상기 복수의 메모리 셀들에 대한 복수의 데이터 프로그램 스텝을 제어하는 제어로직; 및 상기 제어로직의 제어에 기반하여 상기 복수의 스트링 선택 라인들을 활성화하는 로우 디코더를 포함하고, 상기 복수의 데이터 프로그램 스텝은, 상호 프로그램 인터벌이 형성되는 제1 프로그램 동작 및 제2 프로그램 동작을 포함하고, 상기 제어로직은, 제1 워드라인에 연결된 메모리 셀들 중 적어도 하나의 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌이, 상기 제1 워드라인에 연결된 메모리 셀들 중 나머지 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌과 상이하도록 상기 로우 디코더를 제어하는 리프로그램 컨트롤러를 포함하는 것을 특징

Description

데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법{MEMORY DEVICE IMPROVING DATA RELIABLIITY AND OPERATING METHOD THEREOF}
본 개시의 기술적 사상은 메모리 장치에 관한 것으로서, 상세하게는 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법에 관한 것이다.
반도체 메모리 장치로서 불휘발성 메모리 장치는 데이터를 불휘발성하게 저장하는 다수의 메모리 셀들을 포함한다. 불휘발성 메모리 장치의 예로서 플래시 메모리 시스템은 USB(universal serial bus) 드라이브, 디지털 카메라, 이동 전화기, 스마트폰, 태블릿(tablet) PC, 메모리 카드 및 SSD(solid state drive)에서 널리 사용되고 있다. 불휘발성 메모리 장치를 포함하는 메모리 시스템의 경우 대용량이 가능함과 함께 프로그램 된 데이터의 신뢰성을 향상시키는 것이 중요하다.
본 개시의 기술적 사상은 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법에 관한 것으로서, 스트링 선택 라인에 따라 프로그램 동작의 순서를 제어하는 메모리 장치 및 이의 동작방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일 측면에 따른 메모리 셀 어레이를 구비하는 메모리 장치의 동작 방법에 있어서, 상기 메모리 셀 어레이는 복수의 스트링 선택 라인들, 상기 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하고, 상기 복수의 워드라인들 중 제1 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작을 수행하는 단계; 상기 복수의 워드라인들 중 제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계; 및 상기 제1 워드라인에 연결된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계를 포함하고, 상기 제1 워드라인에 연결된 메모리 셀들 중 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 제1 인터벌은, 상기 제1 워드라인에 연결된 메모리 셀들 중 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 인터벌들과 상이한 것을 특징으로 한다.
한편, 본 개시의 기술적 사상의 다른 일 측면에 따른 메모리 셀 어레이를 구비하는 메모리 장치의 동작 방법에 있어서, 상기 메모리 셀 어레이는 복수의 스트링 선택 라인들, 상기 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하고, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작을 수행하는 단계; 상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계; 제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계; 상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계; 및 상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제2 프로그램 동작을 수행하는 단계를 포함한다.
한편, 본 개시의 기술적 사상의 또 다른 일 측면에 따른 메모리 장치는, 복수의 스트링 선택 라인들, 상기 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하는 메모리 셀 어레이; 상기 복수의 워드라인들을 통해 상기 복수의 메모리 셀들에 제공되는 프로그램 전압을 생성하는 전압 생성기; 및 상기 복수의 메모리 셀들에 대한 복수의 데이터 프로그램 스텝을 제어하는 제어로직을 포함하고, 상기 복수의 데이터 프로그램 스텝은, 상호 프로그램 인터벌이 형성되는 제1 프로그램 동작 및 제2 프로그램 동작을 포함하고, 상기 제어로직은, 제1 워드라인에 연결된 메모리 셀들 중 적어도 하나의 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌이, 상기 제1 워드라인에 연결된 메모리 셀들 중 나머지 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌과 상이하도록 상기 전압 생성기를 제어하는 리프로그램 컨트롤러를 포함하는 것을 특징으로 한다.
본 개시의 기술적 사상에 따른 메모리 장치 및 이의 동작 방법에 따르면, 동일 워드라인에 연결된 메모리 셀들은 스트링 선택 라인에 따라 프로그램 인터벌이 상이할 수 있다. 이에 따라, 스트링 선택 라인의 열화 정보에 기반하여 프로그램 인터벌을 비대칭적으로 할당할 수 있으므로, 데이터의 안정성 및 신뢰성이 향상될 수 있다.
도 1은 본 개시의 예시적 실시 예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시 예에 따른 메모리 장치의 블록도이다.
도 3a 및 도 3b는 본 개시의 예시적 실시 예에 따른 프로그램 동작 시 형성되는 메모리 셀의 문턱전압 산포의 일 예를 나타내는 그래프이다.
도 4는 도 2의 메모리 블록들 중 제1 메모리 블록의 구현 예를 나타내는 사시도이다.
도 5는 도 2의 메모리 블록들 중 제1 메모리 블록의 등가회로를 나타내는 회로도이다.
도 6은 도 4에 개시된 메모리 블록의 단면 중 일부를 도시한다.
도 7a 및 도 7b는 본 개시의 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 8은 본 개시의 예시적 실시 예에 따른 메모리 장치의 동작방법을 설명하기 위한 순서도를 도시한다.
도 9는 본 개시의 예시적 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 순서도를 도시한다.
도 10은 본 개시의 예시적 실시 예에 따른 프로그램 동작 시 메모리 셀에 인가되는 전압의 레벨을 설명하기 위한 도면이다.
도 11a 및 도 11b는 본 개시의 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 12a 및 도 12b는 본 개시의 다른 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 13a 및 도 13b는 본 개시의 다른 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 14는 본 개시의 다른 예시적 실시 예에 따른 메모리 블록을 설명하기 위한 개념도이다.
도 15는 본 개시의 예시적 실시 예들에 따른 메모리 장치를 SSD 시스템에 적용한 예를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시 예에 따른 메모리 시스템을 나타내는 블록도이다. 도 1을 참조하면, 메모리 시스템(1)은 메모리 컨트롤러(10) 및 메모리 장치(100)를 포함할 수 있다. 메모리 컨트롤러(10)는 버퍼 메모리(12)를 포함할 수 있으며, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성기(120) 및 리프로그램 컨트롤러(132)를 포함할 수 있다.
일부 실시 예들에서, 메모리 시스템(1)은 전자 장치에 내장되는 내부 메모리로 구현될 수 있고, 예를 들어, 임베디드 UFS(Universal Flash Storage) 메모리 장치, eMMC(embedded Multi-Media Card), 또는 SSD(Solid State Drive)일 수 있다. 일부 실시 예들에서, 메모리 시스템(1)은 전자 장치에 착탈 가능한 외장 메모리로 구현될 수 있고, 예를 들어, UFS 메모리 카드, CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick)일 수 있다.
메모리 컨트롤러(10)는 호스트(HOST)로부터의 기록/독출 요청에 응답하여 메모리 장치(100)에 저장된 데이터를 독출하거나 또는 메모리 장치(100)에 데이터를 프로그램하도록 메모리 장치(100)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(10)는 메모리 장치(100)에 어드레스(ADDR), 커맨드(CMD) 및 제어신호(CTRL)를 제공함으로써, 메모리 장치(100)에 대한 프로그램, 독출 및 소거 동작을 제어할 수 있다. 또한, 프로그램하기 위한 데이터(DATA)와 독출된 데이터(DATA)가 메모리 컨트롤러(10)와 메모리 장치(100) 사이에서 송수신될 수 있다.
메모리 컨트롤러(10)에 구비된 버퍼 메모리(12)는, 호스트(HOST)로부터 전송된 데이터 및 메모리 장치(100)로부터 독출된 데이터를 임시 저장할 수 있다. 예를 들어, 호스트(HOST)로부터 전송된 데이터는 메모리 셀 어레이(110)에 프로그램하기 위한 데이터(DATA)로서, 복수의 프로그램 스텝을 통해 메모리 셀 어레이(110)에 기입될 수 있다.
예시적 실시 예에 있어서, 버퍼 메모리(12)에 저장된 제1 데이터에 기반하여, 메모리 셀 어레이(110)의 제1 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작이 수행될 수 있다. 이어서, 버퍼 메모리(12)에 저장된 제2 데이터에 기반하여, 메모리 셀 어레이(110)의 제2 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작이 수행되고, 그 다음, 상기 제1 데이터에 기반하여 제1 워드라인에 연결된 메모리 셀들에 대한 제2 프로그램 동작이 수행될 수 있다. 예를 들어, 제1 프로그램 동작은 프리-프로그램(pre-program) 동작으로 지칭될 수도 있다. 또한, 제2 프로그램 동작은 제1 프로그램 동작에 대한 리프로그램(reprogram) 동작으로 지칭될 수도 있다.
예시적 실시 예에 있어서, 제2 프로그램 동작은 제1 프로그램 동작과 상이한 순서로 수행될 수 있다. 리프로그램 컨트롤러(132)는 프로그램, 소거 등의 메모리 동작에 이용되는 각종 전압 신호들을 생성하는 전압 생성기(120)를 제어함으로써 제2 프로그램 동작의 순서를 조절할 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
예를 들어, 메모리 장치(100)는 단일의 메모리 칩으로 구성할 수 있다. 다른 예로, 메모리 장치(100)는 복수의 메모리 칩들로 구성할 수도 있다. 하나의 메모리 칩은 단일의 다이(die) 또는 복수의 다이들로 구성될 수 있다. 하나의 다이는 단일의 플레인(plane) 또는 복수의 플레인들로 구성될 수 있다. 하나의 플레인은 복수의 메모리 블록들을 포함하고, 메모리 블록들 각각은 복수의 페이지(page)들을 포함하고, 페이지들 각각은 복수의 섹터(sector)들을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함할 수 있으며, 예를 들어, 복수의 메모리 셀들은 플래쉬 메모리 셀들일 수 있다. 메모리 셀 어레이(110)는 복수의 스트링 선택 라인들 및 복수의 비트라인들이 교차하는 지점들에 각각 연결되는 복수의 셀 스트링들(또는, 낸드 스트링들)을 포함할 수 있고, 각각의 셀 스트링은 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 셀 스트링은 반도체 기판으로부터 수직한 방향으로 신장되도록 구현될 수 있으며, 이에 따라 각각의 셀 스트링은 반도체 기판을 기준으로 수직하게 위치하는 복수의 메모리 셀들을 포함할 수 있다. 셀 스트링들에 포함된 메모리 셀들은 복수의 워드라인들과 연결될 수 있다.
예시적 실시 예에 있어서, 메모리 셀 어레이(100)에는 열화 정보(deterioration information)(112)가 저장될 수 있다. 열화 정보(112)는 스트링 선택 라인들에 대한 열화 정보를 포함할 수 있다. 구체적으로 열화 정보(112)는, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들의 열화 정도에 관한 정보를 포함할 수 있다. 예를 들어, 열화 정보(112)는 열화 스트링 선택 라인 및/또는 열화 내구성이 우수한 스트링 선택 라인에 관한 정보를 포함할 수 있다.
일 예로, 열화 정보(112)는 메모리 장치(100)의 양산 전 테스트를 통해 통계적으로 예측된 정보일 수 있다. 본 실시 예에서는 열화 정보(112)가 메모리 셀 어레이(100)에 저장되는 것으로 설명되었으나, 이는 하나의 예시일 뿐 이에 한정되는 것은 아니다. 즉, 메모리 장치(100)에는 열화 정보(112) 저장을 위한 별도의 메모리가 마련될 수도 있다.
예시적 실시 예에 있어서, 복수의 스트링 선택 라인들 중 하나의 스트링 선택 라인은 열화 스트링 선택 라인으로 설정될 수 있다. 열화 스트링 선택 라인은, 복수 스텝의 데이터 프로그램 동작 시, 해당 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들의 셀 산포가 미리 정해진 기준 이상 열화할 것으로 예측된 스트링 선택 라인일 수 있다. 산포는, 메모리 셀들의 문턱전압 산포를 의미할 수 있다. 예를 들어, 상기 예측은 메모리 장치(100)의 양산 전 테스트 등을 통해 통계적으로 수행될 수 있다. 스트링 선택 라인의 열화는 다양한 원인들에 기인할 수 있으며, 열화 스트링 선택 라인은 다양한 테스트 방식을 통해 예측될 수 있다.
예시적 실시 예에 있어서, 워드라인들 중 제1 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작과 제2 프로그램 동작 사이의 인터벌(interval)은, 각 메모리 셀이 연결된 스트링 선택 라인에 따라 상이할 수 있다. 예를 들어, 인터벌은 제1 프로그램 동작과 제2 프로그램 동작 사이의 시간적 간격을 의미할 수 있다. 이하, 본 명세서에서는 임의의 메모리 셀에 대한 제1 프로그램 동작과 제2 프로그램 동작 사이의 인터벌을 '프로그램 인터벌'로 명명하기로 한다.
일 예로 제1 스트링 선택 라인이 열화 스트링 선택 라인으로 예측된 경우, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 프로그램 인터벌은 제1 인터벌일 수 있다. 상기 제1 인터벌은, 제1 워드라인에 연결된 메모리 셀들 중 제1 스트링 선택 라인 외의 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 프로그램 인터벌보다 긴 간격을 가질 수 있다. 다시 말해서, 하나의 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작의 순서와 제2 프로그램 동작의 순서는, 각 메모리 셀이 속한 셀 스트링이 연결된 스트링 선택 라인에 따라 달라질 수 있다.
예시적 실시 예에 있어서, 복수의 스트링 선택 라인들 중 하나의 스트링 선택 라인은 열화 내구성(endurance)이 우수한 스트링 선택 라인으로 설정될 수도 있다. 예를 들어, 열화 내구성이 우수한 스트링 선택 라인은, 메모리 장치(100)의 양산 전 테스트 등을 통해 통계적으로 예측될 수 있다.
일 예로 제2 스트링 선택 라인이 열화 내구성이 우수한 스트링 선택 라인으로 예측된 경우, 제1 워드라인에 연결된 메모리 셀들 중, 제2 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 프로그램 인터벌은 제2 인터벌일 수 있다. 상기 제2 인터벌은, 제1 워드라인에 연결된 메모리 셀들 중, 제2 스트링 선택 라인 외의 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 프로그램 인터벌보다 짧은 간격을 가질 수 있다.
본 개시의 실시 예에 따르면, 스트링 선택 라인에 따라 제1 프로그램 동작 및 제2 프로그램 동작 각각의 순서가 적응적으로 제어될 수 있다. 이에 따라, 열화 스트링 선택 라인에는 비교적 긴 간격의 프로그램 인터벌을 할당함으로써, 데이터의 안정성 및 신뢰성이 더욱 향상될 수 있다.
도 2는 본 개시의 예시적 실시 예에 따른 메모리 장치의 블록도이다. 예를 들어, 도 2는 도 1의 메모리 장치(100)의 일 구현 예를 나타낼 수 있다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성기(120), 제어 로직(130), 로우 디코더(140) 및 페이지 버퍼(150)를 포함할 수 있다. 도 2에 도시되지는 않았으나, 메모리 장치(100)는 데이터 입출력 회로 또는 입출력 인터페이스 등 메모리 동작에 관련된 다른 다양한 구성 요소들을 더 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함하고, 워드라인들(WL), 스트링 선택 라인들(SSL), 접지 선택 라인들(GSL) 및 비트라인들(BL)에 연결될 수 있다. 메모리 셀 어레이(110)는 워드라인들(WL), 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)을 통해 로우 디코더(140)에 연결되고, 비트라인들(BL)을 통해 페이지 버퍼(150)에 연결될 수 있다.
예를 들어, 메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 공급되는 전력이 차단되더라도 저장된 데이터를 유지하는 불휘발성 메모리 셀일 수 있다. 구체적으로, 메모리 셀이 불휘발성 메모리 셀인 경우, 메모리 장치(100)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 FRAM(Ferroelectric Random Access Memory) 등일 수 있다. 이하에서는, 복수의 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 경우를 예로 하여 본 개시의 실시 예들이 설명되나, 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해될 것이다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함하고, 각 메모리 블록은 평면 구조 또는 3차원 구조를 가질 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀(Single Level Cell, SLC)들을 포함하는 싱글 레벨 셀 블록, 멀티 레벨 셀(Multi Level Cell, MLC)들을 포함하는 멀티 레벨 셀 블록, 트리플 레벨 셀(Triple Level Cell, TLC)들을 포함하는 트리플 레벨 셀 블록 및 쿼드 레벨 셀(Quad Level Cell)들을 포함하는 쿼드 레벨 셀 블록 중 적어도 하나를 포함할 수 있다. 예를 들어, 복수의 메모리 블록들(BLK1~BLKz) 중 일부 메모리 블록은 싱글 레벨 셀 블록일 수 있고, 다른 메모리 블록들은 멀티 레벨 셀 블록, 트리플 레벨 셀 블록 또는 쿼드 레벨 셀 블록일 수 있다.
전압 생성기(120)는 메모리 장치(100) 내에서 이용되는 각종 전압들을 생성할 수 있으며, 일 예로서 프로그램 동작을 위해 선택 워드라인으로 제공되는 프로그램 전압(V_PGM) 및 비선택 워드라인들로 제공되는 패스 전압(V_PASS)을 생성할 수 있다. 또한, 도 2에는 도시되지 않았으나, 전압 생성기(120)는 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)로 제공되는 스트링 선택 전압 및 접지 선택 전압(이상, 미도시)을 더 생성할 수 있다.
제어 로직(130)은 메모리 컨트롤러(10)로부터 수신한 커맨드(CMD), 어드레스(ADDR) 및 제어신호(CTRL)를 기초로, 메모리 셀 어레이(110)에 데이터를 프로그램하거나 메모리 셀 어레이(110)로부터 데이터를 독출하기 위한 각종 내부 제어 신호를 출력할 수 있다. 예를 들어, 제어 로직(130)은 전압 생성기(120)에서 생성되는 각종 전압들의 레벨을 제어하기 위한 전압 제어신호(CTRL_vol)를 출력할 수 있다.
제어 로직(130)은 로우 디코더(140)에 로우 어드레스(X-ADDR)를 제공할 수 있으며, 페이지 버퍼(150)에 칼럼 어드레스(Y-ADDR)를 제공할 수 있다. 로우 디코더(140)는 로우 어드레스(X-ADDR)에 응답하여 선택된 메모리 블록의 워드라인들 중 적어도 하나를 선택할 수 있다. 프로그램 동작 시, 로우 디코더(140)는 로우 어드레스(X-ADDR)에 응답하여 선택 메모리 셀의 워드라인에 프로그램 전압(V_PGM)을 제공할 수 있으며, 비선택된 메모리 셀들의 워드라인들에 패스 전압(V_PASS)을 제공할 수 있다. 페이지 버퍼(150)는 기입 드라이버(write driver) 또는 감지 증폭기(sense amplifier)로 동작할 수 있다. 프로그램 동작 시, 페이지 버퍼(150)는 기입 드라이버로 동작하여 메모리 셀 어레이(110)에 저장하고자 하는 데이터(DATA)에 따른 전압을 비트라인들(BL)에 인가할 수 있다. 한편, 독출 동작 시에 페이지 버퍼(150)는 감지 증폭기로 동작하여 메모리 셀 어레이(110)에 저장된 데이터(DATA)를 감지할 수 있다.
제어 로직(130)은 리프로그램 컨트롤러(132)를 포함할 수 있다. 다만, 본 개시의 실시 예들이 이에 국한될 필요는 없으며, 리프로그램 컨트롤러(132)는 제어 로직(130) 외부에 구비되어도 무방할 것이다.
제어 로직(130) 및 리프로그램 컨트롤러(132)는 메모리 셀 어레이(110)에 복수의 데이터 프로그램 스텝이 수행되도록 전압 생성기(120), 로우 디코더(140) 및 페이지 버퍼(150)를 제어할 수 있다. 예를 들어, 제어 로직(130) 및 리프로그램 컨트롤러(132)는 메모리 셀 어레이(110)에 대한 제1 프로그램 동작과 제2 프로그램 동작을 제어할 수 있다. 다만, 이는 하나의 예시일 뿐, 프로그램 스텝은 제1 내지 제3 프로그램 동작을 포함할 수 있고, 또는 그 이상의 프로그램 동작을 포함할 수도 있다. 예시적 실시 예에 있어서, 제어 로직(130) 및 리프로그램 컨트롤러(132)는 열화 정보(112)에 기반하여, 복수의 데이터 프로그램 스텝이 수행되도록 로우 디코더(140)를 제어할 수 있다.
제어 로직(130)의 제어에 기반하여, 제1 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작이 수행될 수 있다. 예시적 실시 예에 있어서 제1 프로그램 동작은, 제1 워드라인에 연결된 메모리 셀들에 대해 1차적인 거친(coarse) 산포를 형성할 수 있다. 예를 들어 거친 산포가 형성된 경우, 각 프로그램 상태의 산포들은 인접한 다른 산포들과 중첩되는 영역이 발생할 수도 있다.
예시적 실시 예에 있어서, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다. 그 다음, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인 외의 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다. 다시 말해서, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들부터 제1 프로그램 동작이 수행될 수 있다.
다음, 제어 로직(130)의 제어에 기반하여, 제2 워드라인에 연결된 메모리 셀들에 대한 제1 프로그램 동작이 수행되고, 리프로그램 컨트롤러(132)의 제어에 기반하여, 제1 워드라인에 연결된 메모리 셀들에 대한 제2 프로그램 동작이 수행될 수 있다. 예를 들어, 제2 워드라인은 제1 워드라인에 인접하여 배치된 워드라인일 수 있다. 제2 프로그램 동작은 1차적인 거친 산포가 형성된 제1 워드라인에 연결된 메모리 셀들에 대해, 2차적인 정교한(fine) 산포를 형성할 수 있다. 예를 들어 정교한 산포가 형성된 경우, 각 프로그램 상태의 산포들은 인접한 다른 산포들과 중첩되지 않고 상호 소정의 간격을 형성할 수 있다.
제1 프로그램 동작 시, 프로그램 대상이 되는 메모리 셀들에 연결된 워드라인에는 제1 레벨의 펄스 전압이 인가될 수 있다. 또한, 제2 프로그램 동작 시, 프로그램 대상이 되는 메모리 셀들에 연결된 워드라인에는 제2 레벨의 펄스 전압이 인가될 수 있다. 예시적 실시 예에 있어서, 상기 제2 레벨은 상기 제1 레벨보다 높을 수 있다. 다른 예시적 실시 예에 있어서, 상기 제2 레벨의 펄스 전압은 상기 제1 레벨의 펄스 전압보다 인가시간이 길 수도 있다.
예시적 실시 예에 있어서, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작이 수행될 수 있다. 그 다음, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작이 수행될 수 있다. 다시 말해서, 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에는 마지막으로 제2 프로그램 동작이 수행될 수 있다.
예를 들어, 제1 스트링 선택 라인이 열화 스트링 선택 라인으로 예측된 스트링 선택 라인일 수 있다. 본 개시의 실시 예에 따른 리프로그램 컨트롤러(132)의 제어에 따라, 제1 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌은, 타 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌보다 긴 간격을 가질 수 있다. 이에 따라, 열화 스트링 선택 라인은 비교적 긴 프로그램 인터벌을 갖게 되므로, 데이터의 신뢰성이 더욱 향상될 수 있다.
도 3a 및 도 3b는 본 개시의 예시적 실시 예에 따른 프로그램 동작 시 형성되는 메모리 셀의 문턱전압 산포의 일 예를 나타내는 그래프이다. 도 3a 및 도 3b는, 메모리 셀이 TLC 방식에 따라 프로그램 되는 것으로 설명되나, 이는 하나의 예시일 뿐 이에 한정되는 것은 아니다.
도 3a를 참조하면, 제1 프로그램 동작(1st PGM) 수행 후 제1 워드라인에 연결된 메모리 셀들의 문턱전압 산포가 도시된다. 제1 프로그램 동작(1st PGM)이 수행됨에 따라, 메모리 셀들은 8개의 문턱전압 산포들을 가질 수 있다. 일 예로서, 소거 상태(E)의 문턱전압 산포와 함께 제1 내지 제7 프로그램 상태(P1~P7)의 문턱전압 산포를 포함할 수 있다. 제1 프로그램 동작(1st PGM) 수행이 완료된 메모리 셀들은 거친 문턱 전압 산포를 가질 수 있다. 예를 들어, 각 프로그램 상태의 산포들은 인접한 다른 산포들과 중첩되는 영역이 발생할 수 있다. 도시되지는 않았으나, 제2 워드라인에 제1 프로그램 동작이 수행됨에 따라, 제1 워드라인에 연결된 메모리 셀들의 문턱전압 산포간 중첩 영역은 더 넓어질 수 있다.
도 3b를 더 참조하면, 제2 프로그램 동작(2nd PGM)까지 수행된 후 제1 워드라인에 연결된 메모리 셀들의 문턱전압 산포가 도시된다. 제2 프로그램 동작(2nd PGM)이 수행됨에 따라, 메모리 셀들은 상호 중첩된 영역이 없는 독립적인 최종 문턱전압 산포들을 가질 수 있다. 본 개시의 예시적 실시 예에 따라, 열화 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌은 타 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌보다 긴 간격을 가질 수 있다. 이에 따라, 메모리 셀들은 더욱 개선된 문턱전압 산포를 형성하게 되고, 메모리 장치에 저장된 데이터의 신뢰성이 향상될 수 있다.
본 실시 예에서는, 프로그램 동작이 제1 프로그램 동작(1st PGM) 및 제2 프로그램 동작(2nd PGM)의 두 단계로 수행되는 것으로 설명되나, 이는 하나의 예시일 뿐 이에 한정되는 것은 아니다. 예를 들어, 프로그램 동작은 세 단계 이상으로 수행될 수도 있다. 또한, MLC, TLC 등 멀티 비트 메모리 셀에 대한 프로그램 동작 시, 비트 단위로 단계적인 프로그램 동작이 수행될 수도 있다.
도 4는 도 2의 메모리 블록들 중 제1 메모리 블록의 구현 예를 나타내는 사시도이다.
도 4를 참조하면, 제1 메모리 블록(BLK1)은 기판(SUB)에 대해 수직 방향으로 형성될 수 있다. 도 4에서는, 제1 메모리 블록(BLK1)이 4개의 선택 라인들(GSL, SSL1~SSL3), 8개의 워드라인들(WL1~WL8), 그리고 3개의 비트라인들(BL1~BL3)을 포함하는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다. 또한 다른 예로서, 제1 메모리 블록(BLK1)은 제1 워드라인(WL1)과 그라운드 선택 라인(GSL) 사이 및/또는 제8 워드라인(WL8)과 스트링 선택 라인(SSL1~SSL3) 사이에 하나 이상의 더미 워드라인을 포함할 수도 있다.
기판(SUB)은 제1 도전형(예를 들어, p 형)으로 도핑된 폴리실리콘막 일 수 있다. 기판(SUB)은 벌크 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판 또는 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택시얼 박막의 기판일 수 있다. 기판(SUB)은 반도체 물질로 이루어질 수 있으며, 예를 들어, 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 알루미늄갈륨비소(AlGaAs), 또는 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
기판(SUB)에는, 기판(SUB) 상에 제1 방향을 따라 신장되고, 제2 도전형(예를 들어, n 형)의 불순물들이 도핑된 공통 소스 라인(CSL)이 제공될 수 있다. 인접한 두 공통 소스 라인(CSL) 사이의 기판(SUB)의 영역 상에, 제1 방향을 따라 신장되는 복수의 절연막들(IL)이 제3 방향을 따라 순차적으로 제공되며, 복수의 절연막들(IL)은 제3 방향을 따라 특정 거리만큼 이격될 수 있다. 예를 들어, 복수의 절연막들(IL)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
인접한 두 공통 소스 라인들(CSL) 사이의 기판(SUB)의 영역 상에, 제1 방향을 따라 순차적으로 배치되며, 제3 방향을 따라 복수의 절연막들(IL)을 관통하는 복수의 필라들(pillars)(P)이 제공될 수 있다. 예를 들어, 복수의 필라들(P)은 복수의 절연막들(IL)을 관통하여 기판(SUB)과 컨택할 수 있다. 구체적으로, 각 필라(P)의 표면층(surface layer)(S)은 제1 도전형으로 도핑된 실리콘 물질을 포함할 수 있고, 채널 영역으로 기능할 수 있다. 한편, 각 필라(P)의 내부층(I)은 실리콘 산화물과 같은 절연 물질 또는 에어 갭(air gap)을 포함할 수 있다.
인접한 두 공통 소스 라인들(CSL) 사이의 영역에서, 절연막들(IL), 필라들(P) 및 기판(SUB)의 노출된 표면을 따라 전하 저장층(charge storage layer, CS)이 제공될 수 있다. 전하 저장층(CS)은 게이트 절연층(또는 '터널링 절연층'이라고 지칭함), 전하 트랩층 및 블로킹 절연층을 포함할 수 있다. 예를 들어, 전하 저장층(CS)은 ONO(oxide-nitride-oxide) 구조를 가질 수 있다. 또한, 인접한 두 공통 소스 라인들(CSL) 사이의 영역에서, 전하 저장층(CS)의 노출된 표면 상에, 선택 라인들(GSL, SSL) 및 워드라인들(WL1 ~ WL8)과 같은 게이트 전극(GE)이 제공될 수 있다.
복수의 필라들(P) 상에는 드레인들 또는 드레인 컨택들(DR)이 각각 제공될 수 있다. 예를 들어, 드레인들 또는 드레인 컨택들(DR)은 제2 도전형을 갖는 불순물들이 도핑된 실리콘 물질을 포함할 수 있다. 드레인 컨택들(DR) 상에, 제2 방향으로 신장되고 제1 방향을 따라 특정 거리만큼 이격되어 배치된 비트라인들(BL1~BL3)이 제공될 수 있다.
도 5는 도 2의 메모리 블록들 중 제1 메모리 블록의 등가회로를 나타내는 회로도이다.
도 5를 참조하면, 제1 메모리 블록(BLK1)은 수직 구조의 낸드 플래쉬 메모리 일 수 있고, 도 1에 도시된 각 메모리 블록들(BLK1~BLKz)은 도 5와 같이 구현될 수 있다. 제1 메모리 블록(BLK1)은 복수의 낸드 셀 스트링들(NS11~NS33), 복수의 워드라인들(WL1~WL8), 복수의 비트라인들(BL1~BL3), 복수의 그라운드 선택 라인들(GSL1~GSL3), 복수의 스트링 선택 라인들(SSL1~SSL3) 및 공통 소스 라인(CSL)을 포함할 수 있다. 여기서, 낸드 셀 스트링들의 개수, 워드라인들의 개수, 비트라인들의 개수, 그라운드 선택 라인의 개수 및 스트링 선택 라인들의 개수는 실시 예에 따라 다양하게 변경될 수 있다.
제1 비트라인(BL1)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS11, NS21, NS31)이 제공되고, 제2 비트라인(BL2)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS12, NS22, NS32)이 제공되고 제3 비트라인(BL3)과 공통 소스 라인(CSL) 사이에 낸드 셀 스트링들(NS13, NS23, NS33)이 제공된다. 각 낸드 셀 스트링(예를 들면, NS11)은 직렬로 연결된 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1~MC8) 및 그라운드 선택 트랜지스터(GST)를 포함할 수 있다.
하나의 비트라인에 공통으로 연결된 낸드 셀 스트링들은 하나의 칼럼을 구성할 수 있다. 예를 들어, 제1 비트라인(BL1)에 공통으로 연결된 낸드 셀 스트링들(NS11, NS21, NS31)은 제1 칼럼에 대응되고, 제2 비트라인(BL2)에 공통으로 연결된 낸드 셀 스트링들(NS12, NS22, NS32)은 제2 칼럼에 대응되며, 제3 비트라인(BL3)에 공통으로 연결된 낸드 셀 스트링들(NS13, NS23, NS33)은 제3 칼럼에 대응될 수 있다.
하나의 스트링 선택 라인에 연결되는 낸드 셀 스트링들은 하나의 로우를 구성할 수 있다. 예를 들어, 제1 스트링 선택 라인(SSL1)에 연결된 낸드 셀 스트링들(NS11, NS12, NS13)은 제1 로우에 대응되고, 제2 스트링 선택 라인(SSL2)에 연결된 낸드 셀 스트링들(NS21, NS22, NS23)은 제2 로우에 대응되며, 제3 스트링 선택 라인(SSL3)에 연결된 낸드 셀 스트링들(NS31, NS32, NS33)은 제3 로우에 대응될 수 있다.
스트링 선택 트랜지스터(SST)는 대응하는 스트링 선택 라인(SSL1 내지 SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1~MC8)은 각각 대응하는 워드라인(WL1~WL8)에 연결될 수 있다. 그라운드 선택 트랜지스터(GST)는 대응하는 그라운드 선택 라인(GSL1~GSL3)에 연결되고, 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL1~BL3)에 연결될 수 있다. 그라운드 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
본 실시 예에서, 동일 높이의 워드라인(예를 들면, WL1)은 공통으로 연결되어 있고, 스트링 선택 라인들(SSL1~SSL3)은 서로 분리되어 있고, 그라운드 선택 라인들(GSL1~GSL3)도 서로 분리되어 있다. 예를 들어, 제1 워드라인(WL1)에 연결되어 있고, 제1 칼럼에 대응되는 낸드 셀 스트링(NS11, NS12, NS13)에 포함된 메모리 셀들을 프로그램 하는 경우에는, 제1 워드라인(WL1)과 제1 스트링 선택 라인(SSL1)이 선택된다. 그러나, 본 개시는 이에 한정되지 않고, 다른 실시예에서, 그라운드 선택 라인들(GSL1~GSL3)은 공통으로 연결될 수 있다.
도 6은 도 4에 개시된 메모리 블록의 단면 중 일부를 도시한다. 도 6은, 예를 들어 도 4의 A 부분을 도시할 수 있다.
도 6을 참조하면, 임의의 스트링 선택 라인에 연결된 셀 스트링에 대한 복수의 프로그램 방향이 개시된다. 일 예로, 제2 스트링 선택 라인(SSL2)에 연결된 셀 스트링에 포함된 메모리 셀들에, 공통 소스 라인(CSL)으로부터 비트라인(BL3) 방향으로 프로그램 동작이 수행될 수 있다(①). 다시 말해서, 제1 프로그램 동작 및 제2 프로그램 동작 각각은 공통 소스 라인(CSL)으로부터 비트라인(BL3) 방향으로 수행될 수 있다.
다른 예로, 제2 스트링 선택 라인(SSL2)에 연결된 셀 스트링에 포함된 메모리 셀들에, 비트라인(BL3)으로부터 공통 소스 라인(CSL) 방향으로 프로그램 동작이 수행될 수 있다(②). 다시 말해서, 제1 프로그램 동작 및 제2 프로그램 동작 각각은 비트라인(BL3)으로부터 공통 소스 라인(CSL) 방향으로 수행될 수 있다.
도 7a 및 도 7b는 본 개시의 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다. 이하, 도 7a 및 도 7b는, 프로그램 단위에 4개의 스트링 선택 라인들이 포함된 경우로 설명되나, 이는 설명의 편의를 위한 것일 뿐 실제로는 이것들보다 더 많거나 적을 수 있다. 프로그램 단위는, 예를 들어 페이지 단위 또는 블록 단위일 수 있다. 도 7a 및 도 7b의 표 안에 기재된 숫자는, 프로그램 동작의 순번을 의미할 수 있다.
도 7a를 참조하면, 제1 프로그램 동작(1st PGM)은 공통 소스 라인(CSL)으로부터 비트라인(BL) 방향(①)으로 수행될 수 있다. 또한, 제1 프로그램 동작(1st PGM)은, 동일 워드라인 내에서, 제1 스트링 선택 라인(SSL[1])으로부터 제4 스트링 선택 라인(SSL[4]) 방향으로 수행될 수 있다.
예시적 실시 예에 있어서, 제1 스트링 선택 라인(SSL[1])은 열화 스트링 선택 라인(DET_SSL)으로 설정된 스트링 선택 라인일 수 있다. 예를 들어, 열화 스트링 선택 라인(DET_SSL)은 메모리 장치(100)에 대한 다양한 테스트에 기반하여 통계적으로 예측될 수 있다. 또는, 열화 스트링 선택 라인(DET_SSL)은 메모리 장치(100)의 양산 전 단계에서 옵션으로 선택될 수도 있다. 또한, 예시적 실시 예에 있어서, 제4 스트링 선택 라인(SSL[4])은 열화 내구성이 우수한 스트링 선택 라인으로 설정된 스트링 선택 라인일 수도 있다.
구체적으로, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1])에 연결된 셀 스트링들에 포함된 메모리들부터 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제2 스트링 선택 라인(SSL[2])으로부터 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제3 스트링 선택 라인(SSL[3]), 제2 스트링 선택 라인(SSL[2]), 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리들에 제1 프로그램 동작(1st PGM)이 수행될 수도 있다.
다음, 제2 워드라인(WL[2])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1])으로부터 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제2 워드라인(WL[2])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1]), 제3 스트링 선택 라인(SSL[3]), 제2 스트링 선택 라인(SSL[2]), 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리들에 제1 프로그램 동작(1st PGM)이 수행될 수도 있다.
본 실시 예에 있어서, 제2 워드라인(WL[2])은 제1 워드라인(WL[1])의 상부에 배치될 수 있다. 다시 말해서, 기판(SUB)을 기준으로, 제2 워드라인(WL[2])은 제1 워드라인(WL[1])보다 수직방향으로 멀리 배치될 수 있다.
도 7b를 더 참조하면, 제2 워드라인(WL[2])에 연결된 메모리 셀들에 대한 제1 프로그램 동작(1st PGM) 수행 완료 후, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 대한 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 예시적 실시 예에 있어서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1]) 외의 스트링 선택 라인들에 포함된 메모리 셀들에 먼저 제2 프로그램 동작(2nd PGM)이 수행될 수 있다.
일 예로, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4])으로부터 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4]), 제2 스트링 선택 라인(SSL[2]), 제3 스트링 선택 라인(SSL[3]), 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리들에 제2 프로그램 동작(2nd PGM)이 수행될 수도 있다.
다음, 제3 워드라인(WL[3])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1])으로부터 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제3 워드라인(WL[3])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1]), 제3 스트링 선택 라인(SSL[3]), 제2 스트링 선택 라인(SSL[2]), 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수도 있다.
다음, 제2 워드라인(WL[2])에 연결된 메모리 셀들에 대한 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 예시적 실시 예에 있어서, 제2 워드라인(WL[2])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1]) 외의 스트링 선택 라인들에 포함된 메모리 셀들에 먼저 제2 프로그램 동작(2nd PGM)이 수행될 수 있다.
일 예로, 제2 워드라인(WL[2])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4])으로부터 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제2 워드라인(WL[2])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4]), 제2 스트링 선택 라인(SSL[2]), 제3 스트링 선택 라인(SSL[3]), 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리들에 제2 프로그램 동작(2nd PGM)이 수행될 수도 있다. 도시되지는 않았으나, 제3 워드라인(WL[3])부터 마지막 워드라인까지 동일한 패턴으로 제1 및 제2 프로그램 동작이 수행될 수 있다.
본 개시의 예시적 실시 예에 따른 프로그램 동작으로, 동일 워드라인에 연결된 메모리 셀들은 스트링 선택 라인에 따라 프로그램 인터벌이 달라질 수 있다. 도 7b에서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1])에 연결된 셀 스트링들에 포함된 메모리 셀들의 프로그램 인터벌은 '11(12-1)'로 표현될 수 있다. 또한, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제2 스트링 선택 라인(SSL[2])으로부터 제4 스트링 선택 라인(SSL[4])순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들의 프로그램 인터벌은 각각 '9(11-2)', '7(10-3)', '5(9-4)'로 표현될 수 있다. 즉, 스트링 선택 라인의 열화 정도에 기반하여 프로그램 인터벌을 비대칭적으로 제어함에 따라, 데이터의 신뢰성이 더욱 향상될 수 있다.
도 8은 본 개시의 예시적 실시 예에 따른 메모리 장치의 동작방법을 설명하기 위한 순서도를 도시한다. 메모리 장치는 복수의 스트링 선택 라인들, 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 메모리 셀들과 연결되는 복수의 워드라인을 포함하는 메모리 셀 어레이를 구비할 수 있다.
도 8을 참조하면, 메모리 셀 어레이에 대한 복수 스텝의 데이터 프로그램 동작 수행에 있어서, 스트링 선택 라인들에 대한 열화 정보가 확인될 수 있다(S100). 예를 들어, 열화 정보는 메모리 셀 어레이(도 2의 110)에 저장되고, 제어로직(도 2의 130)에 열화 정보가 제공될 수 있다. 예시적 실시 예에 있어서, 열화 정보는 데이터 프로그램 동작 수행의 기반이 될 수 있다.
다음, 제1 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다(S200). 제1 프로그램 동작을 통해, 제1 워드라인에 연결된 메모리 셀들은 거친 산포를 형성할 수 있다.
다음, 제2 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다(S300). 제2 워드라인은 제1 워드라인과 인접하여 배치된 워드라인일 수 있다. 일 예로, 프로그램 동작의 방향이 공통 소스 라인에서 비트라인 방향인 경우, 제2 워드라인은 제1 워드라인 상에 배치된 워드라인일 수 있다. 다른 예로, 프로그램 동작의 방향이 비트라인에서 공통 소스 라인 방향인 경우, 제2 워드라인은 제1 워드라인 하에 배치된 워드라인일 수 있다.
다음, 제1 워드라인에 연결된 메모리 셀들에 제2 프로그램 동작이 수행될 수 있다(S400). 예시적 실시 예에 있어서, 제1 워드라인에 연결된 메모리 셀들은 스트링 선택 라인에 따라 프로그램 인터벌이 달라질 수 있다.
도 9는 본 개시의 예시적 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 순서도를 도시한다. 도 9는, 예를 들어 도 8에 도시된 순서도의 구체적 일 예일 수 있다.
도 9를 참조하면, S200 단계 수행에 있어서, 변수 i가 초기화될 수 있다(S210). 본 실시 예에서 i는 1로 초기화되는 것으로 설명되나, 이는 하나의 예시일 뿐 이에 한정되는 것은 아니다. 예를 들어, 변수 i는 열화 정보에 따라 설정될 수 있다.
다음, i번째 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다(S220). 다음, S220 단계가 수행된 i번째 스트링 선택 라인이 N번째 스트링 선택 라인인지 여부가 판단된다(S230). 예를 들어, N은 제1 워드라인에서 제1 프로그램 동작이 마지막으로 수행될 스트링 선택 라인을 의미하는 상수로서, 기 설정된 값일 수 있다. i번째 스트링 선택 라인이 N번째 스트링 선택 라인이 아닌 것으로 판단된 경우, 변수 i에 1이 더해지고(S240), S220 단계가 다시 수행될 수 있다. i번째 스트링 선택 라인이 N번째 스트링 선택 라인인 것으로 판단된 경우 제1 워드라인에 대한 제1 프로그램 동작 수행은 완료되고, 제2 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작이 수행될 수 있다(S300).
다음, S400 단계 수행에 있어서, i번째 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작이 수행될 수 있다(S410). 다음, i번째 스트링 선택 라인이 제1 스트링 선택 라인인지 여부가 판단된다(S420). i번째 스트링 선택 라인이 제1 스트링 선택 라인이 아닌 것으로 판단된 경우, 변수 i에 1이 감해지고(S430), S410 단계가 다시 수행될 수 있다. i번째 스트링 선택 라인이 제1 스트링 선택 라인인 것으로 판단된 경우 제1 워드라인에 대한 제2 프로그램 동작 수행이 완료될 수 있다.
도 10은 본 개시의 예시적 실시 예에 따른 프로그램 동작 시 메모리 셀에 인가되는 전압의 레벨을 설명하기 위한 도면이다. 도 10은, 예를 들어 제1 또는 제2 프로그램 동작 시 메모리 셀 어레이의 각 라인에 인가되는 전압의 레벨에 대한 일 예를 도시한다.
도 10을 참조하면, 제1 또는 제2 프로그램 동작 시, 선택 워드라인(WL_SEL)에는 프로그램 전압(V_PGM)이 인가되고, 비선택 워드라인(WL_UNSEL)에는 패스 전압(V_PASS)이 인가될 수 있다. 예를 들어, 패스 전압(V_PASS)의 레벨은 프로그램 전압(V_PGM)의 레벨보다 낮을 수 있다.
또한, 선택 비트라인(BL_SEL)에는 그라운드 전압(GND)이 인가되고, 비선택 비트라인(BL_UNSEL)에는 인히빗 전압(V_INH)이 인가될 수 있다. 또한, 공통 소스 라인(CSL)에는 소정의 공통 소스 라인 전압(V_CSL)이 인가될 수 있다. 예를 들어, 인히빗 전압(V_INH) 및 공통 소스 라인 전압(V_CSL)의 레벨은 전원 전압의 레벨과 동일하거나, 이보다 낮을 수 있다.
도 11a 및 도 11b는 본 개시의 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다. 도 11a 및 도 11b에 도시된 프로그램 동작은 도 7a 및 도 7b를 참조하여 설명한 프로그램 동작과 유사하다. 다만 본 실시 예에 따르면, 제1 프로그램 동작(1st PGM) 및 제2 프로그램 동작(2nd PGM)은 비트라인(BL)으로부터 공통 소스 라인(CSL) 방향(②)으로 수행될 수 있다. 즉, 제M 워드라인(M은 자연수)(WL[M])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행된 다음, 제M-1 워드라인(WL[M-1])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제M 워드라인(WL[M])에 연결된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 예를 들어, M은 최상위에 배치된 워드라인을 나타내기 위한 자연수일 수 있으나 이에 한정되는 것은 아니다.
본 실시 예에 있어서, 제M-1 워드라인(WL[M-1])은 제M 워드라인(WL[M])의 하부에 배치될 수 있다. 다시 말해서, 기판(SUB)을 기준으로, 제M-1 워드라인(WL[M-1])은 제M 워드라인(WL[M])보다 수직방향으로 가까이 배치될 수 있다.
도 12a 및 도 12b는 본 개시의 다른 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다. 도 12a 및 도 12b에 도시된 프로그램 동작에 대해, 도 7a 및 도 7b와 비교하여 중복되는 설명은 피하기로 한다.
도 12a를 참조하면, 메모리 셀에 대한 데이터 프로그램 동작은 제1 내지 제3 프로그램 동작을 포함할 수 있다. 먼저, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행되고, 제2 워드라인(WL[2])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다.
다음, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행되고, 제3 워드라인(WL[3])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 예시적 실시 예에 있어서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제1 스트링 선택 라인(SSL[1])으로부터 제4 스트링 선택 라인(SSL[4]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행될 수 있다.
도 12b를 더 참조하면, 제2 워드라인(WL[2])에 연결된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행되고, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 제3 프로그램 동작(3rd PGM)이 수행될 수 있다. 예시적 실시 예에 있어서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4])으로부터 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제3 프로그램 동작(3rd PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4]), 제2 스트링 선택 라인(SSL[2]), 제3 스트링 선택 라인(SSL[3]), 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제3 프로그램 동작(3rd PGM)이 수행될 수도 있다.
본 개시의 예시적 실시 예에 따른 프로그램 동작으로, 동일 워드라인에 연결된 메모리 셀들은 스트링 선택 라인에 따라 제2 프로그램 동작과 제3 프로그램 동작 사이의 인터벌이 달라질 수 있다. 즉, 3 단계 이상의 스텝을 포함하는 프로그램 동작에서도, 프로그램 동작 사이의 인터벌을 비대칭적으로 제어함에 따라, 데이터의 신뢰성이 더욱 향상될 수 있다.
도 13a 및 도 13b는 본 개시의 다른 예시적 실시 예에 따른 프로그램 동작을 설명하기 위한 도면이다. 도 13a 및 도 13b에서, 도 13a 및 도 13b에 도시된 프로그램 동작에 대해, 도 7a 및 도 7b와 비교하여 중복되는 설명은 피하기로 한다.
도 13a를 참조하면, 제1 프로그램 동작(1st PGM)은, 동일 스트링 선택 라인에 연결된 셀 스트링 내에서, 공통 소스 라인(CSL)으로부터 비트라인(BL) 방향(①)으로 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 프로그램 동작(1st PGM)은, 동일 스트링 선택 라인에 연결된 셀 스트링 내에서, 비트라인(BL)으로부터 공통 소스 라인(CSL) 방향(②)으로 수행될 수도 있다. 또한, 제1 프로그램 동작(1st PGM)은, 동일 워드라인 내에서, 제1 스트링 선택 라인(SSL[1])으로부터 제4 스트링 선택 라인(SSL[4]) 방향으로 수행될 수 있다.
예시적 실시 예에 있어서, 제1 프로그램 동작(1st PGM)은 제1 워드라인(WL[1]) 및 제2 워드라인(WL[2])에 대해 교번적으로 수행될 수 있다. 구체적으로, 제1 스트링 선택 라인(SSL[1])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에서 제2 워드라인(WL[2]) 순서로, 각 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제2 스트링 선택 라인(SSL[2])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에서 제2 워드라인(WL[2]) 순서로, 각 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제3 스트링 선택 라인(SSL[3])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에서 제2 워드라인(WL[2]) 순서로, 각 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제4 스트링 선택 라인(SSL[4])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에서 제2 워드라인(WL[2]) 순서로, 각 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다.
도 13b를 더 참조하면, 제1 및 제2 워드라인(WL[1], WL[2])에 연결된 메모리 셀들에 대한 제1 프로그램 동작(1st PGM) 수행 완료 후, 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 예시적 실시 예에 있어서, 제2 프로그램 동작(2nd PGM)은, 동일 워드라인 내에서, 제1 스트링 선택 라인(SSL[1]) 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 먼저 제2 프로그램 동작(2nd PGM)이 수행될 수 있다.
일 예로, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4])으로부터 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행될 수 있다. 또는, 변형 가능한 실시 예로서, 제1 워드라인(WL[1])에 연결된 메모리 셀들 중, 제4 스트링 선택 라인(SSL[4]), 제2 스트링 선택 라인(SSL[2]), 제3 스트링 선택 라인(SSL[3]), 제1 스트링 선택 라인(SSL[1]) 순으로, 각 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리들에 제2 프로그램 동작(2nd PGM)이 수행될 수도 있다.
예시적 실시 예에 있어서, 제1 워드라인(WL[1])에 대한 제2 프로그램 동작(2nd PGM)과 제3 워드라인(WL[3])에 대한 제1 프로그램 동작(1st PGM)은 교번적으로 수행될 수 있다. 예를 들어, 제4 스트링 선택 라인(SSL[4])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행된 다음, 제1 스트링 선택 라인(SSL[1])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제3 워드라인(WL[3])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다. 다음, 제3 스트링 선택 라인(SSL[3])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제1 워드라인(WL[1])에 연결된 메모리 셀들에 제2 프로그램 동작(2nd PGM)이 수행되고, 그 다음, 제2 스트링 선택 라인(SSL[2])에 연결된 셀 스트링들에 포함된 메모리 셀들 중, 제3 워드라인(WL[3])에 연결된 메모리 셀들에 제1 프로그램 동작(1st PGM)이 수행될 수 있다.
도 14는 본 개시의 다른 예시적 실시 예에 따른 메모리 블록을 설명하기 위한 개념도이다. 도 14는, 예를 들어 메모리 블록(BLK1a)의 구성 중 비트라인(BLa), 복수의 스트링 선택 라인들(Global_SSLa, SSL1a~SSL4a), 복수의 워드라인들(WL1~WLm)(m은 양의 정수), 복수의 그라운드 선택 라인들(GSL1a~GSL4a) 및 공통 소스 라인(CSLa)을 간략하게 도시한 단면도일 수 있다.
도 14를 참조하면, 제1 내지 제4 스트링 선택 라인(SSL1a~SSL4a)에 인가되는 전압에 기반하여, 각 스트링 선택 라인 별로 메모리 동작이 수행될 수 있다. 예를 들어, 제1 필라(P1a)와 제1 스트링 선택 라인(SSL1a)을 통해 형성되는 트랜지스터는 제1 레벨의 문턱전압을 가질 수 있고, 제1 필라(P1a)와 제2 내지 제4 스트링 선택 라인(SSL2a~SSL4a)을 통해 형성되는 트랜지스터는 제1 레벨보다 낮은 제2 레벨의 문턱전압을 가질 수 있다. 또한, 제2 필라(P2a)와 제2 스트링 선택 라인(SSL2a)을 통해 형성되는 트랜지스터는 제1 레벨의 문턱전압을 가질 수 있고, 제2 필라(P2a)와 제1, 제3 및 제4 스트링 선택 라인(SSL1a, SSL3a, SSL4a)을 통해 형성되는 트랜지스터는 제2 레벨의 문턱전압을 가질 수 있다. 또한, 제3 필라(P3a)와 제3 스트링 선택 라인(SSL3a)을 통해 형성되는 트랜지스터는 제1 레벨의 문턱전압을 가질 수 있고, 제3 필라(P3a)와 제1, 제2 및 제4 스트링 선택 라인(SSL1a, SSL2a, SSL4a)을 통해 형성되는 트랜지스터는 제2 레벨의 문턱전압을 가질 수 있다. 또한, 제4 필라(P4a)와 제4 스트링 선택 라인(SSL4a)을 통해 형성되는 트랜지스터는 제1 레벨의 문턱전압을 가질 수 있고, 제4 필라(P4a)와 제1 내지 제3 스트링 선택 라인(SSL1a~SSL3a)을 통해 형성되는 트랜지스터는 제2 레벨의 문턱전압을 가질 수 있다.
예를 들어, 제1 스트링 선택 라인(SSL1a)에 제1 레벨 이상의 선택전압이 인가되면, 제1 필라(P1a)와 워드라인들(WL1~WLm)에 의해 형성되는 메모리 셀들에 대한 메모리 동작이 수행될 수 있다. 이 경우, 제2 내지 제4 스트링 선택 라인(SSL2a~SSL4a)에는 제2 레벨 이상이고 제1 레벨보다 낮은 전압이 인가될 수 있다. 이에 따라, 제1 필라(P1a) 외 나머지 필라들은 선택되지 않을 수 있다.
다시 말해서, 도 4와 달리, 본 실시 예에서는 스트링 선택 라인들(SSL1a~SSL4a) 간 물리적 분리가 아닌 논리적 분리가 가능할 수 있다. 비트라인(BLa) 및 공통 소스 라인(CSLa)에 수평한 방향으로 연장된 스트링 선택 라인들을 적층한 뒤, 각 스트링 선택 라인을 통해 형성된 트랜지스터에 프로그램 동작을 달리 수행하여, 각 스트링 선택 라인을 논리적으로 분리할 수 있다.
도 15는 본 개시의 예시적 실시 예들에 따른 메모리 장치를 SSD 시스템에 적용한 예를 나타내는 블록도이다.
도 15를 참조하면, SSD 시스템(1000)은 호스트(1100) 및 SSD(1200)를 포함할 수 있다. SSD(1200)는 신호 커넥터를 통해 호스트(1100)와 신호를 주고 받으며, 전원 커넥터를 통해 전원을 입력 받을 수 있다. SSD(1200)는 SSD 컨트롤러(1210), 보조 전원 장치(1220) 및 메모리 장치들(1230, 1240, 1250)을 포함할 수 있다. 이 때, SSD(1200)는 도 1 내지 도 13b를 참조하여 상술된 실시 예들을 이용하여 구현될 수 있다. 이에 따라, 메모리 장치들(1230, 1240, 1250) 각각은 복수의 스텝들을 포함하는 데이터 프로그램 동작을 수행할 수 있다. 메모리 장치들(1230, 1240, 1250) 각각은 리프로그램 컨트롤러(132)를 포함할 수 있고, 이에 따라, 스트링 선택 라인의 열화 정도에 기반하여 프로그램 인터벌이 비대칭적으로 제어될 수 있다. 이로써, SSD 시스템(1000)의 데이터 신뢰성이 향상될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들이 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 복수의 스트링 선택 라인들, 상기 복수의 스트링 선택 라인들에 각각 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 셀들에 대한 복수의 데이터 프로그램 스텝을 제어하는 제어로직; 및
    상기 제어로직의 제어에 기반하여 상기 복수의 스트링 선택 라인들을 활성화하는 로우 디코더를 포함하고,
    상기 복수의 데이터 프로그램 스텝은, 상호 프로그램 인터벌이 형성되는 제1 프로그램 동작 및 제2 프로그램 동작을 포함하고,
    상기 제어로직은, 제1 워드라인에 연결된 메모리 셀들 중 적어도 하나의 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌이, 상기 제1 워드라인에 연결된 메모리 셀들 중 나머지 스트링 선택 라인 중 적어도 하나의 스트링 선택 라인에 연결된 메모리 셀들의 프로그램 인터벌과 상이하도록 상기 로우 디코더를 제어하는 리프로그램 컨트롤러를 포함하고,
    상기 제1 워드라인에 연결된 메모리 셀들에 대한 상기 제2 프로그램 동작은 상기 복수의 워드라인들 중 제2 워드라인에 연결된 메모리 셀들에 대한 상기 제1 프로그램 동작이 수행된 후에 수행되는 것을 특징으로 하는 메모리 장치.
  2. 제1 항에 있어서,
    상기 복수의 스트링 선택 라인들은 제1 내지 제3 스트링 선택 라인을 포함하고,
    상기 제어로직은,
    상기 제1 워드라인에 연결된 메모리 셀들 중 상기 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들의 프로그램 인터벌이, 상기 제1 워드라인에 연결된 메모리 셀들 중 상기 제2 및 제3 스트링 선택 라인과 각각 연결된 셀 스트링들에 포함된 메모리 셀들의 프로그램 인터벌보다 긴 간격을 갖도록 상기 로우 디코더를 제어하는 것을 특징으로 하는 메모리 장치.
  3. 제1 항에 있어서,
    상기 제어로직은,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 최초로 상기 제1 프로그램 동작을 수행하도록 상기 로우 디코더를 제어하고,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 최후로 상기 제2 프로그램 동작을 수행하도록 상기 로우 디코더를 제어하는 것을 특징으로 하는 메모리 장치.
  4. 메모리 셀 어레이를 구비하는 메모리 장치의 동작방법에 있어서, 상기 메모리 셀 어레이는 복수의 스트링 선택 라인들, 상기 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하고,
    상기 복수의 워드라인들 중 제1 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작을 수행하는 단계;
    상기 복수의 워드라인들 중 제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계; 및
    상기 제1 워드라인에 연결된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계를 포함하고,
    상기 제1 워드라인에 연결된 메모리 셀들 중 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 제1 인터벌은, 상기 제1 워드라인에 연결된 메모리 셀들 중 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들 중 적어도 하나에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 인터벌들과 상이하고,
    상기 제1 워드라인에 연결된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계는 상기 복수의 워드라인들 중 제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계 이후에 수행되는 것을 특징으로 하는 메모리 장치의 동작 방법.
  5. 제4 항에 있어서,
    상기 제1 스트링 선택 라인은 열화 스트링 선택 라인으로 설정된 스트링 선택 라인이고,
    상기 제1 인터벌은, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 인터벌들보다 긴 것을 특징으로 하는 메모리 장치의 동작 방법.
  6. 제4 항에 있어서,
    상기 제1 워드라인에 연결된 메모리 셀들에 제1 프로그램 동작을 수행하는 단계는,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계; 및
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 장치의 동작 방법.
  7. 제4 항에 있어서,
    상기 제1 워드라인에 연결된 메모리 셀들 중 제2 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 제2 인터벌은, 상기 제1 워드라인에 연결된 메모리 셀들 중 상기 제1 및 제2 스트링 선택 라인 외의 스트링 선택 라인들에 포함된 메모리 셀들에 대한 상기 제1 프로그램 동작과 상기 제2 프로그램 동작 사이의 인터벌들과 상이한 것을 특징으로 하는 메모리 장치의 동작 방법.
  8. 제4 항에 있어서,
    상기 제1 워드라인과 상기 제2 워드라인은 상호 인접하여 배치된 것을 특징으로 하는 메모리 장치의 동작 방법.
  9. 메모리 셀 어레이를 구비하는 메모리 장치의 동작방법에 있어서, 상기 메모리 셀 어레이는 복수의 스트링 선택 라인들, 상기 각 스트링 선택 라인들에 연결되고 복수의 메모리 셀들을 구비하는 복수의 셀 스트링들 및 상기 복수의 메모리 셀들과 연결되는 복수의 워드라인들을 포함하고,
    제1 워드라인에 연결된 메모리 셀들 중, 제1 스트링 선택 라인과 연결된 셀 스트링들에 포함된 메모리 셀들에 제1 프로그램 동작을 수행하는 단계;
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계;
    제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계;
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계; 및
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제2 프로그램 동작을 수행하는 단계를 포함하고,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계는 상기 제2 워드라인에 연결된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계 이후에 수행되는 것을 특징으로 하는 메모리 장치의 동작 방법.
  10. 제9 항에 있어서,
    상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 상기 제1 프로그램 동작을 수행하는 단계는,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 제2 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 최후로 상기 제1 프로그램 동작을 수행하는 단계를 포함하고,
    상기 제1 스트링 선택 라인 외의 스트링 선택 라인들에 연결된 셀 스트링들에 포함된 메모리 셀들에 제2 프로그램 동작을 수행하는 단계는,
    상기 제1 워드라인에 연결된 메모리 셀들 중, 상기 제2 스트링 선택 라인에 연결된 셀 스트링들에 포함된 메모리 셀들에 최초로 상기 제2 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 장치의 동작 방법.
KR1020180037763A 2018-03-30 2018-03-30 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법 KR102434986B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180037763A KR102434986B1 (ko) 2018-03-30 2018-03-30 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법
US16/299,684 US11049577B2 (en) 2018-03-30 2019-03-12 Memory device having improved data reliability by varying program intervals, and method of operating the same
CN201910192540.7A CN110322916A (zh) 2018-03-30 2019-03-14 具有提高的数据可靠性的存储设备及其操作方法
US16/935,598 US11205485B2 (en) 2018-03-30 2020-07-22 Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
US17/141,408 US11315646B2 (en) 2018-03-30 2021-01-05 Memory device having improved data reliability by varying program sequences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180037763A KR102434986B1 (ko) 2018-03-30 2018-03-30 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20190114683A KR20190114683A (ko) 2019-10-10
KR102434986B1 true KR102434986B1 (ko) 2022-08-22

Family

ID=68055364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037763A KR102434986B1 (ko) 2018-03-30 2018-03-30 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법

Country Status (3)

Country Link
US (2) US11049577B2 (ko)
KR (1) KR102434986B1 (ko)
CN (1) CN110322916A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7102304B2 (ja) * 2018-09-14 2022-07-19 キオクシア株式会社 メモリシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120213005A1 (en) 2011-02-22 2012-08-23 Samsung Electronics Co., Ltd. Non-volatile memory device, memory controller, and methods thereof
US20130275658A1 (en) 2012-04-17 2013-10-17 Jinman Han Flash memory device and method of programming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1035987A (en) * 1911-10-19 1912-08-20 Albert J Merkelbach Burial-vault.
KR100764750B1 (ko) 2006-10-16 2007-10-08 삼성전자주식회사 유연한 어드레스 맵핑 스킴을 갖는 플래시 메모리 장치
KR100909968B1 (ko) * 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US8767910B2 (en) 2011-06-22 2014-07-01 Medtronic Navigation, Inc. Hybrid multi-row detector and flat panel imaging system
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
KR102072449B1 (ko) 2012-06-01 2020-02-04 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
KR20150010134A (ko) * 2013-07-18 2015-01-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102117919B1 (ko) 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR102243497B1 (ko) * 2014-07-22 2021-04-23 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR102271462B1 (ko) * 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR102444238B1 (ko) 2016-02-26 2022-09-16 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
JP6433933B2 (ja) 2016-03-14 2018-12-05 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102414186B1 (ko) * 2016-04-04 2022-06-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102650333B1 (ko) * 2016-08-10 2024-03-25 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120213005A1 (en) 2011-02-22 2012-08-23 Samsung Electronics Co., Ltd. Non-volatile memory device, memory controller, and methods thereof
US20130275658A1 (en) 2012-04-17 2013-10-17 Jinman Han Flash memory device and method of programming the same

Also Published As

Publication number Publication date
US20190304554A1 (en) 2019-10-03
CN110322916A (zh) 2019-10-11
KR20190114683A (ko) 2019-10-10
US20210125676A1 (en) 2021-04-29
US11315646B2 (en) 2022-04-26
US11049577B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
KR102441580B1 (ko) 프로그램 성능이 개선된 메모리 장치 및 이의 동작방법
KR101691088B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101716713B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR102210520B1 (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR101868377B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20190120502A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
CN109545260B (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
CN108122566B (zh) 用于执行部分读操作的非易失性存储器件及其读取方法
KR102396053B1 (ko) 비휘발성 메모리 장치 및 그것의 동작 방법
KR20130085154A (ko) 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
KR20130042780A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102504295B1 (ko) 비휘발성 메모리 장치 및 이의 프로그램 방법
KR20190057701A (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR102465965B1 (ko) 전기적 특성이 향상된 수직형 메모리 장치 및 이의 동작 방법
US11238933B2 (en) Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same
KR20120057284A (ko) 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR102090677B1 (ko) 비휘발성 메모리 장치 및 그것의 동작 방법
KR20200058028A (ko) 스토리지 장치 및 이의 동작 방법
CN109524045B (zh) 非易失性存储器器件及其操作方法
KR102497212B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
US10803958B2 (en) Non-volatile memory device and a method of operating the same
KR102434986B1 (ko) 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법
KR102585217B1 (ko) 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US11205485B2 (en) Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant