KR20200021815A - 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 - Google Patents

메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20200021815A
KR20200021815A KR1020180097649A KR20180097649A KR20200021815A KR 20200021815 A KR20200021815 A KR 20200021815A KR 1020180097649 A KR1020180097649 A KR 1020180097649A KR 20180097649 A KR20180097649 A KR 20180097649A KR 20200021815 A KR20200021815 A KR 20200021815A
Authority
KR
South Korea
Prior art keywords
memory
unit
protection mode
write protection
sub
Prior art date
Application number
KR1020180097649A
Other languages
English (en)
Inventor
이희원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180097649A priority Critical patent/KR20200021815A/ko
Priority to US16/357,554 priority patent/US11137917B2/en
Priority to CN201910392768.0A priority patent/CN110851382B/zh
Publication of KR20200021815A publication Critical patent/KR20200021815A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 쓰기 보호 모드가 설정된 복수의 서브 유닛들을 포함하는 제 1 메모리 유닛에 대한 프로그램 이력을 관리하는 프로그램 이력 관리부; 및 상기 프로그램 이력을 참조하여 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 적어도 하나의 서브 유닛을 선택하고, 상기 선택된 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제하는 메모리 유닛 관리부를 포함하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법을 포함한다.

Description

메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법{Memory controller, memory system having the memory controller and operating method thereof}
본 발명은, 메모리 컨트롤러, 메모리 시스템 및 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는 쓰기 보호 모드가 설정된 메모리 유닛을 효율적으로 사용할 수 있는 메모리 컨트롤러, 메모리 시스템 및 및 이의 동작 방법에 관한 것이다.
메모리 시스템(memory system)은, 메모리 컨트롤러(memory controller) 및 메모리 장치(memory device)를 포함할 수 있다.
메모리 장치는 메모리 컨트롤러의 제어에 따라 데이터를 저장하거나, 저장된 데이터를 출력할 수 있다. 예를 들어, 메모리 장치는 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치들로 이루어지거나, 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치들로 이루어질 수 있다.
본 발명의 실시 예들은, 쓰기 보호 모드가 설정된 메모리 유닛을 효율적으로 사용할 수 있는 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러는, 쓰기 보호 모드가 설정된 복수의 서브 유닛들을 포함하는 제 1 메모리 유닛에 대한 프로그램 이력을 관리하는 프로그램 이력 관리부; 및 상기 프로그램 이력을 참조하여 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 적어도 하나의 서브 유닛을 선택하고, 상기 선택된 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제하는 메모리 유닛 관리부를 포함한다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 쓰기 보호 모드가 설정된 복수의 서브 유닛들을 포함하는 제 1 메모리 유닛을 포함하는 메모리 장치; 및 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제하는 메모리 컨트롤러를 포함한다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 쓰기 보호 모드가 설정된 복수의 서브 유닛들에 대한 프로그램 이력을 관리하는 단계; 상기 프로그램 이력을 참조하여 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들을 확인하는 단계; 및 상기 확인된 서브 유닛들 중 적어도 하나의 서브 유닛의 상기 쓰기 보호 모드를 해제하는 단계를 포함한다.
본 기술에 따르면, 쓰기 보호 모드가 설정된 메모리 유닛을 효율적으로 사용할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 3은 쓰기 보호 모드를 해제하는 과정을 설명하기 위한 예시도이다.
도 4는 프리 유닛의 비율을 고려하여 쓰기 보호 모드를 해제하는 과정을 설명하기 위한 예시도이다.
도 5는 쓰기 보호 모드를 재설정하는 과정을 설명하기 위한 예시도이다.
도 6은 쓰기 보호 모드가 해제된 서브 유닛들을 이용하여 가비지 컬렉션 동작을 수행하는 과정을 설명하기 위한 예시도이다.
도 7은 쓰기 보호 모드가 해제된 서브 유닛들을 이용하여 슈퍼 블록을 구성하는 과정을 설명하기 위한 예시도이다.
도 8은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 10은 메모리 블록을 설명하기 위한 예시도이다.
도 11은 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
도 12는 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 13 내지 도 16은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, NVMe(Non-Volatile Memory express), PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), UFS(Universal Flash Storage), SCSI(Small Computer Small Interface) 및 SAS(serial attached SCSI) 중 적어도 하나의 인터페이스 프로토콜(interface protocol)을 이용하여 메모리 시스템(2000)과 통신할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어하며, 호스트(1000)와 메모리 장치(2200) 사이의 데이터 교환을 제어할 수 있다. 프로그램(program) 동작 시, 메모리 컨트롤러(2100)는 커맨드(command), 어드레스(address) 및 데이터(data) 등을 메모리 장치(2200)에 전송할 수 있다. 리드(read) 동작 시, 메모리 컨트롤러(2100)는, 커맨드 및 어드레스 등을 메모리 장치(2200)에게 전송하고, 메모리 장치(2200)로부터 리드 데이터를 수신할 수 있다. 소거(erase) 동작 시, 메모리 컨트롤러(2100)는, 커맨드 및 어드레스 등을 메모리 장치(2200)에게 전송할 수 있다.
메모리 장치(2200)는 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성(volatile) 메모리 장치(2200), 또는 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성(non-volatile) 메모리 장치로 이루어질 수 있다. 메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 프로그램 동작, 리드 동작, 소거(erase) 동작 및 가비지 컬렉션(garbage collection) 동작 등을 수행할 수 있다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), 중앙 처리 장치(central processing unit; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 에러 정정 회로(error correction circuit; 2150) 및 내부 메모리(internal memory; 2160)를 포함할 수 있다. 호스트 인터페이스(2110), 메모리 인터페이스(2130), 버퍼 메모리(2140), 에러 정정 회로(2150) 및 내부 메모리(2160)는, 중앙 처리 장치(2120)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 다양한 인터페이스 프로토콜을 이용하여 호스트(1000)와 데이터 교환을 수행할 수 있다. 예를 들어, 호스트 인터페이스(2110)는, NVMe(Non-Volatile Memory express), PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), UFS(Universal Flash Storage), SCSI(Small Computer Small Interface) 및 SAS(serial attached SCSI) 중 적어도 하나의 인터페이스 프로토콜(interface protocol)을 이용하여 호스트(1000)와 통신할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
호스트 인터페이스(2110)는, 호스트(1000)로부터 수신되는 각 종 요청을 중앙 처리 장치(2120)에게 전달하고, 호스트(1000)로부터 수신되는 데이터를 버퍼 메모리(2140)에게 전달할 수 있다. 예를 들어, 호스트 인터페이스(2110)는, 호스트(1000)로부터 수신되는 프로그램 요청(program request), 리드 요청(read request) 및 소거 요청(erase request) 등을 중앙 처리 장치(2120)에게 전달할 수 있다.
중앙 처리 장치(2120)는, 메모리 장치(2200)를 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 중앙 처리 장치(2120)는, 프로그램 동작, 리드 동작, 소거 동작 및 가비지 컬렉션 동작들에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
중앙 처리 장치(2120)는, 메모리 장치(2200)의 동작을 제어하기 위하여 호스트(1000)로부터 입력된 논리 어드레스를 물리 어드레스로 변환할 수 있다. 중앙 처리 장치(2120)는, 내부 메모리(2160)에 저장된 어드레스 맵핑 테이블을 사용하여 논리 어드레스를 물리 어드레스로 변환하거나, 물리 어드레스를 논리 어드레스로 변환할 수 있다. 중앙 처리 장치(2120)는, 메모리 장치(2200)에 새로운 데이터가 프로그램되거나, 메모리 장치(2200)에 저장되어 있는 데이터가 소거되는 경우 어드레스 맵핑 테이블을 갱신할 수 있다.
중앙 처리 장치(2120)는, 메모리 유닛 관리부(2120a), 프로그램 이력 관리부(2120b), 데이터 제공부(2120c), 가비지 컬렉션 수행부(2120d) 및 슈퍼 블록 구성부(2120e)를 포함할 수 있다.
메모리 유닛 관리부(2120a)는, 메모리 장치(2200)에 포함된 메모리 유닛들을 제 1 메모리 유닛 및 제 2 메모리 유닛으로 나누어 관리할 수 있다. 메모리 유닛은, 하나의 메모리 블록, 하나의 슈퍼 블록, 하나의 플레인 또는 하나의 다이(die)에 대응될 수 있다. 제 1 메모리 유닛 및 제 2 메모리 유닛 각각은, 복수의 서브 유닛들을 포함할 수 있다. 서브 유닛은, 메모리 유닛 보다 작은 단위일 수 있다. 예를 들어, 하나의 메모리 유닛이 하나의 다이인 경우, 서브 유닛들은 하나의 다이에 포함된 다수의 플래인들 또는 메모리 블록들일 수 있다. 예를 들어, 하나의 메모리 유닛이 하나의 메모리 블록인 경우, 서브 유닛들은 하나의 메모리 블록에 포함된 다수의 페이지들일 수 있다. 예를 들어, 하나의 메모리 유닛이 하나의 슈퍼 블록인 경우, 서브 유닛들은 하나의 슈퍼 블록에 포함된 다수의 메모리 블록일 수 있다. 슈퍼 블록은, 물리적으로 서로 다른 메모리 유닛들을 논리적으로 하나의 메모리 유닛으로 관리하기 위하여 정의되는 그룹일 수 있다.
본 발명의 실시 예들에서 제 1 메모리 유닛은 쓰기 보호 모드(write protection mode)가 설정된 메모리 유닛일 수 있고, 제 2 메모리 유닛은 쓰기 보호 모드가 설정되지 않은 메모리 유닛일 수 있다. 예를 들면, 쓰기 보호 모드가 설정된 제1 메모리 유닛에는 운영 체제(Operating System)와 같은 프로그램(이하, OS 프로그램)이 저장될 수 있다. 따라서, 쓰기 보호 모드가 설정되는 제 1 메모리 유닛의 사이즈는 OS 프로그램의 사이즈를 고려하여 설정될 수 있다. 예를 들면, 제 1 메모리 유닛의 사이즈는 호스트(1000)의 제어에 따라 미리 설정되어 있을 수 있다. 쓰기 보호 모드가 설정되는 제 1 메모리 유닛에는 상술한 OS 프로그램 외에도 부트 코드(boot code) 등과 같은 다양한 데이터가 저장될 수 있다. 예를 들면, 제 1 메모리 유닛에 저장되는 데이터는 한 번 저장된 이후에 소실되거나 변경되지 않도록 관리되는 데이터일 수 있다.
메모리 유닛 관리부(2120a)는, 쓰기 보호 모드가 설정된 제 1 메모리 유닛에는 호스트(1000)에 의하여 요청된 특정 데이터(예를 들어, OS 이미지 또는 부트 코드 등)만이 저장될 수 있도록 관리할 수 있다. 즉, 메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛에 유저 데이터가 저장되지 않도록 관리할 수 있다.
메모리 유닛 관리부(2120a)는, 필요에 따라 제 1 메모리 유닛에 포함된 서브 유닛들 중 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제할 수 있다. 메모리 유닛 관리부(2120a)는, 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을 제 2 메모리 유닛과 동일하게 관리할 수 있다. 예를 들어, 메모리 유닛 관리부(2120a)는, 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을, 유저 데이터를 저장하는 공간으로 사용될 수 있도록 관리하거나, 메모리 컨트롤러(2100)의 내부 동작에 필요한 여유 공간으로 사용될 수 있도록 관리할 수 있다. 내부 동작은, 가비지 컬렉션 동작 또는 배드(bad) 블록 처리와 같은 동작을 포함할 수 있다.
메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛의 쓰기 보호 모드를 해제할 수 있다. 이를 위하여, 메모리 유닛 관리부(2120a)는, 프로그램 이력 관리부(2120b)로부터 제 1 메모리 유닛에 포함된 복수의 서브 유닛들에 대한 프로그램 이력을 수신할 수 있다. 여기서, 프로그램 이력이란 프로그램 동작이 수행된 횟수에 대한 정보일 수 있다. 메모리 유닛 관리부(2120a)는, 수신된 프로그램 이력을 기반으로, 제 1 메모리 유닛에 포함된 복수의 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들을 확인할 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 모든 서브 유닛들의 쓰기 보호 모드를 해제할 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들 중 일부의 쓰기 보호 모드를 해제할 수 있다. 예를 들어, 메모리 유닛 관리부(2120a)는, 쓰기 보호 모드가 설정된 서브 유닛들 중 프리(free) 유닛이 차지하게 될 프리 유닛 비율을 고려하여 쓰기 보호 모드를 해제할 서브 유닛(또는, 서브 유닛들)의 개수를 결정할 수 있다. 다시 말해, 메모리 유닛 관리부(2120a)는, 쓰기 보호 모드를 해제할 서브 유닛(또는, 서브 유닛들)을 제외한 제 1 메모리 유닛 중 프리 유닛이 차지하게 될 프리 유닛 비율을 고려하여, 쓰기 보호 모드를 해제할 서브 유닛(또는, 서브 유닛들)의 개수를 결정할 수 있다. 메모리 유닛 관리부(2120a)는, 프리 유닛 비율이 임계 값 이상이 되도록 하는 한도 내에서 쓰기 보호 모드를 해제할 서브 유닛(또는, 서브 유닛들)의 개수를 결정할 수 있다. 메모리 유닛 관리부(2120a)는, 결정된 개수만큼의 서브 유닛들의 쓰기 보호 모드를 해제할 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제한 이후에, 현재 쓰기 보호 모드가 설정된 서브 유닛들 중 적어도 하나에 데이터가 프로그램되는 경우, 프리 유닛의 비율을 재산출할 수 있다. 메모리 유닛 관리부(2120a)는, 재산출된 프리 유닛의 비율이 낮아진 경우, 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 적어도 일부에 쓰기 보호 모드를 재설정할 수 있다. 이 때, 메모리 유닛 관리부(2120a)는, 프리 유닛의 비율이 임계 값 이상이 되도록 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 적어도 일부에 쓰기 보호 모드를 재설정할 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 적어도 일부에 쓰기 보호 모드를 재설정하기 이전에, 해당 서브 유닛에 데이터가 프로그램되어 있는지 여부를 확인할 수 있다. 데이터가 프로그램되어 있는 경우, 메모리 유닛 관리부(2120a)는, 프로그램되어 있는 데이터를 제 2 메모리 유닛으로 카피하고, 해당 서브 유닛에 프로그램된 데이터를 소거할 수 있다. 이후, 메모리 유닛 관리부(2120a)는, 해당 서브 유닛에 쓰기 보호 모드를 재설정할 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 호스트로부터 쓰기 보호 모드가 해제된 서브 유닛에 대한 리드 요청이 수신되는 경우, 해당 서브 유닛에 데이터가 프로그램되어 있는지 여부와 무관하게, 설정된 데이터가 호스트(1000)에게 제공될 수 있도록 데이터 제공부(2120c)를 제어할 수 있다. 이에 따라, 데이터 제공부(2120c)는, 해당 서브 유닛에 대응하는 사이즈를 갖는 데이터를 생성하고, 생성된 데이터를 해당 서브 유닛에 대한 리드 데이터로서 호스트(1000)에게 제공할 수 있다. 예를 들어, 데이터 제공부(2120c)에서 생성한 데이터는, 해당 서브 유닛이 소거 상태임을 나타내는 데이터일 수 있다. 예를 들어, 데이터 제공부(2120c)에서 생성한 데이터는, 모든 비트들이 '1'의 값을 갖거나, 모든 비트들이 '0'의 값을 가질 수 있다.
일 실시 예에서, 메모리 유닛 관리부(2120a)는, 제 1 메모리 유닛 중 쓰기 보호 모드가 해제된 서브 유닛에 대한 정보와 제 2 메모리 유닛에 대한 정보를 가비지 컬렉션 수행부(2120d) 및 슈퍼 블록 구성부(2120e) 중 적어도 하나에게 제공할 수 있다.
프로그램 이력 관리부(2120b)는, 제 1 메모리 유닛에 포함된 서브 유닛들에 대한 프로그램 이력을 관리할 수 있다. 프로그램 이력은, 설정된 기간 동안 제 1 메모리 유닛에 포함된 서브 유닛들 각각에 대하여 프로그램 동작이 몇 번 수행되었는지 여부를 나타낼 수 있다.
데이터 제공부(2120c)는, 메모리 유닛 관리부(2120a)의 제어에 따라 설정된 데이터를 생성하여 호스트에게 제공할 수 있다.
가비지 컬렉션 수행부(2120d)는, 하나의 서브 유닛이 하나의 메모리 블록에 대응된다고 가정할 때, 쓰기 보호 모드가 설정되어 있지 않은 메모리 유닛 또는 서브 유닛들을 대상으로 가비지 컬렉션 동작을 수행할 수 있다. 예를 들어, 가비지 컬렉션 수행부(2120d)는, 제 2 메모리 유닛에 포함된 서브 유닛들 중에서 빅팀(victim) 유닛을 선택하고, 제 1 메모리 유닛 중 쓰기 보호 모드가 해제된 서브 유닛을 타겟 유닛으로 선택할 수 있다. 즉, 가비지 컬렉션 수행부(2120d)는, 제 2 메모리 유닛에 포함된 메모리 유닛들 중 빅팀 유닛에 프로그램되어 있는 데이터를 타겟 유닛으로 모을 수 있다.
슈퍼 블록 구성부(2120e)는, 하나의 서브 유닛이 하나의 메모리 블록에 대응된다고 가정할 때, 제 2 메모리 유닛에 포함된 메모리 블록들을 이용하여 슈퍼 블록을 구성할 수 있다. 슈퍼 블록 구성부(2120e)는, 슈퍼 블록에 포함된 어느 하나의 메모리 블록이 배드 블록으로 판정되는 경우, 해당 배드 블록을 다른 메모리 블록으로 대체할 수 있다. 여기서, 배드 블록을 대체하는 데 이용되는 메모리 블록은 제 1 메모리 유닛 중 쓰기 보호 모드가 해제된 메모리 블록일 수 있다.
메모리 인터페이스(2130)는, 다양한 인터페이스 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다. 예를 들어, 프로그램 동작이 완료될 때까지 호스트(1000)로부터 수신된 데이터는 버퍼 메모리(2140)에 임시로 저장될 수 있다. 또한, 리드 동작 시 메모리 장치(2200)로부터 리드된 데이터가 버퍼 메모리(2140)에 임시로 저장될 수도 있다.
에러 정정 회로(2150)는, 프로그램 동작 또는 리드 동작 시 에러 검출을 위한 에러 정정 인코딩 및 에러 정정 디코딩을 수행할 수 있다.
내부 메모리(2160)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 내부 메모리(2160)는, 다수의 테이블들을 저장할 수 있다. 예를 들어, 내부 메모리(2160)는, 논리적 어드레스(logical address)와 물리적 어드레스(physical address)가 맵핑된 어드레스 맵핑 테이블을 저장할 수 있다.
도 3은 쓰기 보호 모드를 해제하는 과정을 설명하기 위한 예시도이다.
도 3을 참조하여 설명하는 실시 예에서, 메모리 장치는 제 1 메모리 유닛 및 제 2 메모리 유닛을 포함하는 것으로 가정한다. 한편, 도 3에서 'Protected'는 쓰기 보호 모드가 설정되어 있음을 나타낸다. 즉, 제 1 메모리 유닛에 포함된 서브 유닛들(서브 유닛 1 내지 서브 유닛 8)에는 쓰기 보호 모드가 설정되어 있고, 제 2 메모리 유닛에 포함된 서브 유닛들(서브 유닛 9 내지 서브 유닛 16)에는 쓰기 보호 모드가 설정되어 있지 않은 경우를 가정한다.
전술한 바와 같이, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들에 대한 프로그램 이력을 관리할 수 있다. 프로그램 이력은, 설정된 기간 동안 제 1 메모리 유닛에 포함된 서브 유닛들 각각에 대하여 프로그램 동작이 몇 번 수행되었는지에 대한 정보를 나타낼 수 있다. 도 3에 도시된 바와 같이, 설정된 기간 동안, 서브 유닛 1 내지 서브 유닛 3에 대하여 프로그램 동작이 1번 수행되고, 서브 유닛 4 및 서브 유닛 5에 대하여 프로그램 동작이 2번 수행되고, 서브 유닛 6 내지 서브 유닛 8에 대하여 프로그램 동작이 수행되지 않은 경우를 가정한다.
메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들에 대한 프로그램 이력을 기반으로, 제 1 메모리 유닛에 포함된 서브 유닛들 중 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제할 수 있다. 예를 들어, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 중 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제할 수 있다. 도 3에는 일 예로서, 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 모두의 쓰기 보호 모드가 해제된 경우를 도시하였다.
도 4는 프리 유닛의 비율을 고려하여 쓰기 보호 모드를 해제하는 과정을 설명하기 위한 예시도이다.
도 4를 참조하여 설명하는 실시 예에서는, 도 3을 참조하여 설명한 실시 예에 비하여 서브 유닛 1 내지 서브 유닛 3에 데이터가 프로그램되어 있는 경우를 더 가정한다. 도 4에서 데이터가 프로그램되어 있는 서브 유닛들에 도트(dot) 표시하였다. 도 5 내지 도 7에서도 마찬가지이다.
메모리 컨트롤러는, 쓰기 보호 모드가 설정된 서브 유닛들 중 프리 유닛이 차지하게 될 프리 유닛 비율을 고려하여 쓰기 보호 모드를 해제할 서브 유닛들의 개수를 결정할 수 있다. 예를 들어, 메모리 컨트롤러는, 프리 유닛 비율이 임계 값 미만이 되지 않도록 하는 한도 내에서 쓰기 보호 모드를 해제할 서브 유닛들의 개수를 결정할 수 있다. 도 4를 참조하여 설명하는 실시 예에서, 임계 값은 0.5인 것으로 가정한다.
도 4에 도시된 예에서, 만약 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 모두의 쓰기 보호 모드를 해제한다면, 쓰기 보호 모드가 설정된 서브 유닛들(서브 유닛 1 내지 서브 유닛 5)의 개수는 5개가 되고 쓰기 보호 모드가 설정된 서브 유닛(서브 유닛 1 내지 서브 유닛 5)들 중 프리 유닛(서브 유닛 4 및 서브 유닛 5)은 2개가 될 것이다. 이러한 경우 프리 유닛 비율은 0.4가 될 것이다. 즉, 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 모두의 쓰기 보호 모드를 해제한다면 프리 유닛 비율(0.4)이 임계 값(0.5) 미만이 될 것이다.
한편, 만약 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 중 서브 유닛 7 및 서브 유닛 8만의 쓰기 보호 모드를 해제한다면, 쓰기 보호 모드가 설정된 서브 유닛들(서브 유닛 1 내지 서브 유닛 6)의 개수는 6개가 되고 쓰기 보호 모드가 설정된 서브 유닛들(서브 유닛 1 내지 서브 유닛 6) 중 프리 유닛(서브 유닛 4 내지 서브 유닛 6)은 3개가 될 것이다. 이러한 경우 프리 유닛 비율은 0.5가 될 것이다. 즉, 제 1 메모리 유닛에 포함되며 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들(서브 유닛 6 내지 서브 유닛 8) 중 서브 유닛 7 및 서브 유닛 8만의 쓰기 보호 모드를 해제한다면 프리 유닛 비율(0.5)이 임계 값(0.5) 미만이 되지 않을 것이다. 따라서, 메모리 컨트롤러는, 서브 유닛 7 및 서브 유닛 8만의 쓰기 보호 모드를 해제할 수 있다.
도 5는 쓰기 보호 모드를 재설정하는 과정을 설명하기 위한 예시도이다.
도 5에는, 도 4를 참조하여 설명한 바와 같이, 제 1 메모리 유닛에 포함된 서브 유닛 7 및 서브 유닛 8의 쓰기 보호 모드를 해제한 이후에, 서브 유닛 4에 데이터가 프로그램된 경우를 도시하였다.
메모리 컨트롤러는, 쓰기 보호 모드가 설정된 서브 유닛들에 데이터가 프로그램되는 경우, 프리 유닛 비율을 재산출할 수 있다. 도 5에 도시된 예에서, 쓰기 보호 모드가 설정된 서브 유닛들(서브 유닛 1 내지 서브 유닛 6) 중 프리 유닛(서브 유닛 5 및 서브 유닛 6)의 비율은 약 0.33이다.
메모리 컨트롤러는, 프리 유닛 비율이 임계 값 미만으로 변경된 경우, 쓰기 보호 모드가 해제된 서브 유닛들 중 적어도 하나의 서브 유닛에 쓰기 보호 모드를 재설정할 수 있다. 예를 들어, 메모리 컨트롤러는, 프리 유닛 비율이 임계 값 이상이 되도록 쓰기 보호 모드를 재설정할 수 있다. 임계 값이 0.5라 가정할 때 서브 유닛 7 및 서브 유닛 8에 쓰기 보호 모드를 재설정한다면, 프리 유닛 비율은 0.5가 될 것이다. 따라서, 메모리 컨트롤러는, 도 5에 도시된 바와 같이, 서브 유닛 7 및 서브 유닛 8에 쓰기 보호 모드를 재설정할 수 있다.
도 6은 쓰기 보호 모드가 해제된 서브 유닛들을 이용하여 가비지 컬렉션 동작을 수행하는 과정을 설명하기 위한 예시도이다.
도 6을 참조하여 설명하는 실시 예에서, 각각의 서브 유닛들은 메모리 블록인 것으로 가정한다. 그리고, 제 1 메모리 유닛에 포함된 서브 유닛들 중 서브 유닛 7 및 서브 유닛 8의 쓰기 보호 모드가 해제된 경우를 가정한다.
메모리 컨트롤러는, 가비지 컬렉션 동작 수행 시에 제 2 메모리 유닛에 포함된 서브 유닛들 중에서 빅팀 유닛을 선택하고, 제 1 메모리 유닛에 포함된 서브 유닛들 중 보호 모드가 해제된 서브 유닛들 중에서 타겟 유닛을 선택할 수 있다.
도 6에 도시된 예에서, 제 1 메모리 유닛에 포함된 서브 유닛 들 중 쓰기 보호 모드가 해제된 서브 유닛 8이 타겟 블록으로 선택되고, 제 2 메모리 유닛에 포함된 서브 유닛들 중 서브 유닛 11 및 서브 유닛 12가 빅팀 블록으로 선택된 예를 도시하였다.
따라서, 메모리 컨트롤러는, 서브 유닛 11 및 서브 유닛 12에 프로그램되어 있는 유효 데이터를 서브 유닛 8로 옮길 수 있다.
도 7은 쓰기 보호 모드가 해제된 서브 유닛들을 이용하여 슈퍼 블록을 구성하는 과정을 설명하기 위한 예시도이다.
도 7을 참조하여 설명하는 실시 예에서, 각각의 서브 유닛들은 메모리 블록인 것으로 가정한다. 그리고, 제 1 메모리 유닛에 포함된 서브 유닛들 중 서브 유닛 7 및 서브 유닛 8의 쓰기 보호 모드가 해제된 경우를 가정한다.
메모리 컨트롤러는, 제 2 메모리 유닛에 포함된 서브 유닛들을 슈퍼 블록 단위로 관리할 수 있다. 예를 들어, 메모리 컨트롤러는, 서브 유닛 9 내지 서브 유닛 12를 슈퍼 블록 1로 관리하고, 서브 유닛 13 내지 서브 유닛 16을 슈퍼 블록 2로 관리할 수 있다.
여기서, 슈퍼 블록 1에 포함된 서브 유닛 12가 배드 블록으로 판정된 경우를 가정한다. 이러한 경우, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 쓰기 보호 모드가 해제된 서브 유닛을 배드 블록의 대체 블록으로 활용할 수 있다.
즉, 도 7에 도시된 바와 같이, 메모리 컨트롤러는, 배드 블록으로 판정된 서브 유닛 12를 슈퍼 블록 1에서 제외시키고, 쓰기 보호 모드가 해제된 서브 유닛 8을 슈퍼 블록 1에 포함시킬 수 있다.
도 8은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다. 도 8에 도시된 단계들 중 적어도 하나는 생략될 수 있으며, 각 단계들의 순서는 바뀔 수 있다.
단계(801)에서, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들에 대한 프로그램 이력을 관리할 수 있다. 예를 들어, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들 각각에 대하여 설정된 기간 동안 프로그램 동작이 수행된 횟수를 관리할 수 있다.
단계(803)에서, 메모리 컨트롤러는, 프로그램 이력을 기반으로 제 1 메모리 유닛에 포함된 서브 유닛들 중에서 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제할 수 있다. 일 실시 예에서, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들을 제 1 서브 유닛들에 대한 쓰기 보호 모드를 해제할 수 있다. 일 실시 예에서, 메모리 컨트롤러는, 쓰기 보호 모드가 설정된 서브 유닛들 중 프리 유닛이 차지하게 될 프리 유닛 비율을 고려하여 쓰기 보호 모드를 해제할 서브 유닛들의 개수를 결정할 수 있다.
단계(805)에서, 메모리 컨트롤러는, 호스트로부터 제 1 메모리 유닛에 포함된 서브 유닛들 중 쓰기 보호 모드가 해제된 서브 유닛에 대한 리드 요청이 수신되는 경우(Y) 단계(807)로 진행하고, 그렇지 않은 경우(N) 단계(809)로 진행할 수 있다.
단계(807)에서, 메모리 컨트롤러는, 쓰기 보호 모드가 해제된 서브 유닛에 데이터가 프로그램되어 있는지 여부와 무관하게, 쓰기 보호 모드가 해제된 서브 유닛에 저장된 데이터가 없다는 정보를 생성하여 호스트에게 제공할 수 있다. 예를 들면, 메모리 컨트롤러는, 쓰기 보호 모드가 해제된 서브 유닛의 리드 동작을 수행하지 않고, 저장된 데이터가 없다는 정보를 호스트에게 제공할 수 있다.
단계(809)에서, 메모리 컨트롤러는, 쓰기 보호 모드가 설정된 서브 유닛에 프로그램 동작이 수행되는 경우(Y) 단계(811)로 진행하고, 그렇지 않은 경우(N) 단계(801)로 진행할 수 있다.
단계(811)에서, 메모리 컨트롤러는, 쓰기 보호 모드가 설정된 서브 유닛들 중 프리 유닛의 비율을 산출하고, 산출된 프리 유닛의 비율이 임계 값 미만인 경우(Y) 단계(813)로 진행하고, 그렇지 않은 경우(N) 단계(801)로 진행할 수 있다.
단계(813)에서, 메모리 컨트롤러는, 제 1 메모리 유닛에 포함된 서브 유닛들 중 쓰기 보호 모드가 해제된 서브 유닛들 중 적어도 하나에 쓰기 보호 모드를 재설정할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다. 도 9에 도시된 메모리 장치는 도 1 및 도 2에 도시된 메모리 시스템에 적용될 수 있다.
메모리 장치(2200)는, 제어 로직(2210), 주변 회로들(2220) 및 메모리 셀 어레이(2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generation circuit; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 칼럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
제어 로직(2210)은, 도 1 및 도2에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다.
제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 리드 전압, 소거 전압 및 턴-온 전압 등을 로우 디코더(2224)로 전달할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 칼럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
칼럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 칼럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 칼럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 칼럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 리드 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 리드 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 10은 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 10에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(BLKi)이 도시되었다.
메모리 블록(BLKi)은 제 1 셀렉트 라인과 제 2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제 1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제 2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 구체적으로, 메모리 블록(BLKi)은, 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제 1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제 1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다. 예를 들면, 하나의 메모리 셀에 2 이상의 비트 데이터가 저장되는 경우, 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 예를 들면, MLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 2개의 논리 페이지 데이터가 저장될 수 있고, TLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 3개의 논리 페이지 데이터가 저장될 수 있다.
도 11은 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 11에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 11에서, 제 1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제 1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제 2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제 1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제 2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 11에서 제 1 열의 스트링들(ST11, ST21)은 제 1 비트 라인(BL1)에 연결될 수 있다. 제 m 열의 스트링들(ST1m, ST2m)은 제 m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제 1 행의 스트링들(ST11~ST1m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제 2 행의 스트링들(ST21~ST2m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 12는 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(BLKi) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 12에서는 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제 1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결될 수 있다. 제 2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 제 1 메모리 블록(BLK1)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11'~ST1m')의 드레인 선택 트랜지스터들(DST)은 제 1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21'~ST2m')의 드레인 선택 트랜지스터들(DST)은 제 2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 12의 제 1 메모리 블록(BLK1)은 도 11의 제 1 메모리 블록(BLK1)과 유사한 등가 회로를 가질 수 있다.
도 13은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 14는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
프로세서(Processor; 4100)는, 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(2200)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는, 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는, 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(2100)의 동작을 제어할 수 있다. 실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와는 별도의 칩으로 구현될 수 있다.
도 15는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 시스템(50000)은, 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿으로 구현될 수 있다.
메모리 시스템(50000)은, 메모리 장치(2100)와 상기 메모리 장치(2100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(2200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는, 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(2200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(2200)를 통하여 메모리 장치(2100)에 저장될 수 있다. 또한, 메모리 장치(2100)에 저장된 데이터는, 프로세서(5100) 또는 메모리 컨트롤러(2200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라, 메모리 장치(2100)의 동작을 제어할 수 있는 메모리 컨트롤러(2200)는, 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와는 별개의 칩으로 구현될 수 있다.
도 16은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 시스템(Memory System; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
2120a: 메모리 유닛 관리부
2120b: 프로그램 이력 관리부
2120c: 데이터 제공부
2120d: 가비지 컬렉션 수행부
2120e: 슈퍼 블록 구성부

Claims (20)

  1. 쓰기 보호 모드가 설정된 복수의 서브 유닛들을 포함하는 제 1 메모리 유닛에 대한 프로그램 이력을 관리하는 프로그램 이력 관리부; 및
    상기 프로그램 이력을 참조하여 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 적어도 하나의 서브 유닛을 선택하고, 상기 선택된 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제하는 메모리 유닛 관리부
    를 포함하는 메모리 컨트롤러.
  2. 제 1 항에 있어서, 상기 메모리 유닛 관리부는
    상기 제 1 메모리 유닛에 포함된 상기 서브 유닛들 중에서 상기 적어도 하나의 서브 유닛을 제외한 나머지 서브 유닛들 중 데이터가 저장되지 않은 프리 유닛의 비율이 임계 값 이상이 되도록 상기 적어도 하나의 서브 유닛을 선택하는
    메모리 컨트롤러.
  3. 제 2 항에 있어서, 상기 메모리 유닛 관리부는,
    상기 쓰기 보호 모드가 설정된 서브 유닛들 중 적어도 하나에 데이터가 프로그램되어 상기 프리 유닛의 비율이 낮아지는 경우, 상기 쓰기 보호 모드가 해제된 상기 적어도 하나의 서브 유닛 중 일부에 쓰기 보호 모드를 재설정하는
    메모리 컨트롤러.
  4. 제 3 항에 있어서, 상기 메모리 유닛 관리부는,
    상기 프리 유닛의 비율이 상기 임계 값 이상이 되도록, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 일부에 상기 쓰기 보호 모드를 재설정하는
    메모리 컨트롤러.
  5. 제 3 항에 있어서, 상기 메모리 유닛 관리부는,
    상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있는 경우, 상기 프로그램된 데이터를 상기 쓰기 보호 모드가 설정되어 있지 않는 제 2 메모리 유닛으로 카피하고, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛으로부터 상기 프로그램된 데이터를 소거하는
    메모리 컨트롤러.
  6. 제 1 항에 있어서,
    호스트로부터 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛에 대한 리드 요청이 수신되는 경우, 상기 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있는지 여부와 무관하게, 상기 적어도 하나의 서브 유닛의 리드 동작을 생략하고, 상기 적어도 하나의 서브 유닛에 저장된 데이터가 없다는 정보를 상기 호스트에게 제공하는 데이터 제공부
    를 더 포함하는 메모리 컨트롤러.
  7. 제 1 항에 있어서,
    상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을 이용하여 가비지 컬렉션 동작을 수행하는 가비지 컬렉션 수행부
    를 더 포함하는 메모리 컨트롤러.
  8. 제 1 항에 있어서,
    상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을 이용하여 슈퍼 블록을 구성하는 슈퍼 블록 구성부
    를 더 포함하는 메모리 컨트롤러.
  9. 쓰기 보호 모드가 설정된 복수의 서브 유닛들을 포함하는 제 1 메모리 유닛을 포함하는 메모리 장치; 및
    상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 적어도 하나의 서브 유닛의 쓰기 보호 모드를 해제하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  10. 제 9 항에 있어서, 상기 메모리 컨트롤러는,
    상기 제 1 메모리 유닛에 포함된 상기 서브 유닛들 중에서 상기 적어도 하나의 서브 유닛을 제외한 나머지 서브 유닛들 중 데이터가 저장되지 않은 프리 유닛의 비율이 임계 값 이상이 되도록 상기 쓰기 보호 모드를 해제할 적어도 하나의 서브 유닛을 선택하는
    메모리 시스템.
  11. 제 10 항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 보호 모드가 설정된 서브 유닛들 중 적어도 하나에 데이터가 프로그램되어 상기 프리 유닛의 비율이 낮아지는 경우, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 일부에 쓰기 보호 모드를 재설정하는
    메모리 시스템.
  12. 제 11 항에 있어서, 상기 메모리 컨트롤러는,
    상기 프리 유닛의 비율이 상기 임계 값 이상이 되도록, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 일부에 상기 쓰기 보호 모드를 재설정하는
    메모리 시스템.
  13. 제 11 항에 있어서,
    상기 메모리 장치는, 쓰기 보호 모드가 설정되어 있지 않는 제 2 메모리 유닛을 더 포함하고,
    상기 메모리 컨트롤러는, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있는 경우, 상기 프로그램된 데이터를 상기 제 2 메모리 유닛으로 카피하고, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛으로부터 상기 프로그램된 데이터를 소거하는
    메모리 시스템.
  14. 제 9 항에 있어서, 상기 메모리 컨트롤러는,
    호스트로부터 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛에 대한 리드 요청이 수신되는 경우, 상기 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있는지 여부와 무관하게, 상기 적어도 하나의 서브 유닛의 리드 동작을 생략하고, 상기 적어도 하나의 서브 유닛에 저장된 데이터가 없다는 정보를 상기 호스트에게 제공하는
    메모리 시스템.
  15. 제 9 항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을 이용하여 가비지 컬렉션 동작을 수행하는
    메모리 시스템.
  16. 제 9 항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛을 이용하여 슈퍼 블록을 구성하는
    메모리 시스템.
  17. 쓰기 보호 모드가 설정된 복수의 서브 유닛들에 대한 프로그램 이력을 관리하는 단계;
    상기 프로그램 이력을 참조하여 상기 서브 유닛들 중 설정된 기간 동안 프로그램 동작이 수행되지 않은 서브 유닛들을 확인하는 단계; 및
    상기 확인된 서브 유닛들 중 적어도 하나의 서브 유닛의 상기 쓰기 보호 모드를 해제하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  18. 제 17 항에 있어서, 상기 쓰기 보호 모드를 해제하는 단계는,
    상기 서브 유닛들 중 데이터가 저장되지 않은 프리 유닛의 비율이 임계 값 이상이 되도록 상기 쓰기 보호 모드를 해제할 적어도 하나의 서브 유닛을 선택하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  19. 제 18 항에 있어서,
    호스트의 요청에 따라 상기 제 1 메모리 유닛에 데이터를 프로그램하는 단계;
    상기 프리 유닛의 비율을 재산출하는 단계; 및
    상기 재산출된 프리 영역 비율이 상기 임계 값 미만인 경우, 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛 중 일부에 쓰기 보호 모드를 재설정하는 단계
    를 더 포함하는 메모리 컨트롤러의 동작 방법.
  20. 제 16 항에 있어서,
    호스트로부터 상기 쓰기 보호 모드가 해제된 적어도 하나의 서브 유닛에 대한 리드 요청이 수신되는 경우, 상기 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있는지 여부와 무관하게, 상기 적어도 하나의 서브 유닛에 데이터가 프로그램되어 있지 않음을 나타내는 정보를 생성하는 단계; 및
    상기 생성된 정보를 상기 적어도 하나의 서브 유닛에 대한 리드 데이터로서 상기 호스트에게 제공하는 단계
    를 더 포함하는 메모리 컨트롤러의 동작 방법.
KR1020180097649A 2018-08-21 2018-08-21 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 KR20200021815A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180097649A KR20200021815A (ko) 2018-08-21 2018-08-21 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US16/357,554 US11137917B2 (en) 2018-08-21 2019-03-19 Memory controller, memory system having the memory controller, and operating method of the memory controller
CN201910392768.0A CN110851382B (zh) 2018-08-21 2019-05-13 存储控制器及其操作方法和具有存储控制器的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180097649A KR20200021815A (ko) 2018-08-21 2018-08-21 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200021815A true KR20200021815A (ko) 2020-03-02

Family

ID=69586149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180097649A KR20200021815A (ko) 2018-08-21 2018-08-21 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11137917B2 (ko)
KR (1) KR20200021815A (ko)
CN (1) CN110851382B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738359B (zh) * 2020-05-26 2021-09-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802583A (en) * 1996-10-30 1998-09-01 Ramtron International Corporation Sysyem and method providing selective write protection for individual blocks of memory in a non-volatile memory device
CN100447766C (zh) * 2003-09-26 2008-12-31 爱特梅尔公司 非易失性存储器的可选择块保护
WO2005052769A1 (ja) * 2003-11-28 2005-06-09 Matsushita Electric Industrial Co.,Ltd. データ処理装置
KR100618865B1 (ko) * 2004-09-30 2006-08-31 삼성전자주식회사 멀티플 프로그래밍 가능한 ｏｔｐ 메모리 장치 및 그프로그래밍 방법
KR20060059726A (ko) 2004-11-29 2006-06-02 삼성전자주식회사 시스템 로그 저장 장치 및 그 방법
US20080168562A1 (en) * 2005-02-25 2008-07-10 Tomoyuki Haga Secure Processing Device and Secure Processing System
CN101233525A (zh) * 2005-05-26 2008-07-30 松下电器产业株式会社 数据处理装置
JP4818793B2 (ja) * 2006-04-20 2011-11-16 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びメモリアクセスの制御方法
KR101406493B1 (ko) 2007-07-19 2014-06-12 엘지전자 주식회사 플래쉬 메모리를 구비한 컴퓨터 및 플래쉬 메모리의구동방법
JP5408600B2 (ja) * 2008-05-28 2014-02-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 決定装置、データベース装置、プログラムおよび決定方法
CN201781306U (zh) * 2010-08-23 2011-03-30 八叶(厦门)新能源科技有限公司 一种电池管理系统
CN102385556B (zh) * 2011-11-08 2014-11-26 聚辰半导体(上海)有限公司 串行非易失性存储器及解除存储器写保护的方法
KR101463536B1 (ko) 2012-11-30 2014-11-19 성균관대학교산학협력단 메모리 관리 장치, 방법 및 시스템
US10146448B2 (en) * 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10656842B2 (en) * 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) * 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
CN104484289B (zh) * 2014-12-19 2017-11-14 武汉长江通信智联技术有限公司 一种基于扇区的嵌入式系统写保护的装置以及方法
KR102365269B1 (ko) * 2015-04-13 2022-02-22 삼성전자주식회사 데이터 스토리지 및 그것의 동작 방법
KR102444238B1 (ko) * 2016-02-26 2022-09-16 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
JP2017199162A (ja) * 2016-04-26 2017-11-02 富士通株式会社 端末装置、障害対応制御プログラム、および障害対応制御方法
KR102564563B1 (ko) * 2016-06-27 2023-08-11 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
KR20180061557A (ko) * 2016-11-29 2018-06-08 삼성전자주식회사 컨트롤러 및 컨트롤러와 불휘발성 메모리 장치들을 포함하는 스토리지 장치
TWI612473B (zh) * 2017-03-22 2018-01-21 慧榮科技股份有限公司 垃圾回收方法以及使用該方法的裝置

Also Published As

Publication number Publication date
US20200065011A1 (en) 2020-02-27
CN110851382A (zh) 2020-02-28
US11137917B2 (en) 2021-10-05
CN110851382B (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
US11797437B2 (en) Memory controller, memory system and operating method of memory device
KR102608825B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
KR102520540B1 (ko) 메모리 장치 및 이의 동작 방법
KR102567373B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR102578188B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
KR20190087845A (ko) 메모리 시스템 및 그것의 동작 방법
KR102626048B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10885995B2 (en) Memory controller, memory system including memory controller, method of operating memory controller
KR20200139044A (ko) 메모리 컨트롤러 및 이의 동작 방법
US11269769B2 (en) Memory system and method of operating the same
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
US20220365884A1 (en) Memory system for storing map data in host memory and operating method of the same
CN110851382B (zh) 存储控制器及其操作方法和具有存储控制器的存储器系统
KR102542299B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11526288B2 (en) Memory system including a plurality of memory blocks
KR102591888B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20200050731A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal