JP4818793B2 - マイクロコンピュータ及びメモリアクセスの制御方法 - Google Patents
マイクロコンピュータ及びメモリアクセスの制御方法 Download PDFInfo
- Publication number
- JP4818793B2 JP4818793B2 JP2006116954A JP2006116954A JP4818793B2 JP 4818793 B2 JP4818793 B2 JP 4818793B2 JP 2006116954 A JP2006116954 A JP 2006116954A JP 2006116954 A JP2006116954 A JP 2006116954A JP 4818793 B2 JP4818793 B2 JP 4818793B2
- Authority
- JP
- Japan
- Prior art keywords
- protection information
- memory
- cpu
- storage unit
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Description
"ARM1156T2F-S Technical Reference Manual Rev.r0p0"、[online]、2005年10月25日、ARM Ltd.、[2006年4月11日検索]、インターネット<URL:http://www.arm.com/pdfs/DDI0290C_arm1156t2fs_r0p0_trm.pdf>、Chapter3 p.61-69及びChapter5 p.7 "TriCore. 1 32-Bit Unified Processor Core Volume 1: V1.3 Core Architecture"、[online]、2005年10月、Infineon Technologies、[2006年4月11日検索]、インターネット<URL:http://www.infineon.com/upload/Document/TriCore_1_um_vol1_Core_Architecture.pdf>、Chapter8 p.4-10及びChapter8 p.13
本実施の形態にかかるマイクロコンピュータ1の構成を図1に示す。図1において、CPU(Central Processing Unit)10は、メモリ15から命令を読み出し、読み出した命令をデコードし、命令に応じた処理、例えば、算術演算及び論理演算等の演算処理や、メモリ15に対するリードアクセス及びライトアクセスを実行する。
本実施の形態にかかるマイクロコンピュータ2の構成を図5に示す。マイクロコンピュータ2は、特権ビット格納部21及び書込み禁止装置22を備える点が、発明の実施の形態1にかかるマイクロコンピュータ1と相違している。
本実施の形態にかかるマイクロコンピュータ3の構成を図7に示す。マイクロコンピュータ3は、書込み禁止ビット格納部31及び書込み禁止装置32を備える点が、発明の実施の形態2にかかるマイクロコンピュータ2と相違している。
本実施の形態にかかるマイクロコンピュータ4の構成を図4に示す。マイクロコンピュータ4は、有効ビット格納部111B〜11nBだけでなく、領域指定部111A〜11nAを含む保護設定レジスタ111〜11n全体を、リセット装置46によるリセット対象とすることが特徴である。領域指定部111A〜11nAのリセットは、予め定められた無効値に設定することによって行えば良い。無効値は、メモリ空間のどの領域とも対応しない値を選択すれば良く、例えば、領域指定部111A〜11nAをオールゼロ又はオール1に設定すれば良い。また、領域指定部111A〜11nAがアクセス許可領域のサイズ情報を含む場合は、アクセス許可領域のサイズをゼロに設定しても良い。
上述した発明の実施の形態1乃至4において、リセット装置16、36及び46が行う処理は、CPU10、20又は30と、CPU10、20又は30で実行されるプログラムとによって実現することも可能である。具体的には、実行プログラムの切り替え処理における保護設定レジスタ111〜11nの書換えを行う前に、CPU10に保護設定レジスタ111〜11nを無効化する処理をさせるためのプログラムを実行すればよい。
10、20、30 CPU(Central Processing Unit)
11 保護設定レジスタ群
111〜11n 保護設定レジスタ
111A〜11nA 領域指定部
111B〜11nB 有効ビット格納部
12 メモリアクセス制御装置
13 メモリコントローラ
14 メモリバス
15 メモリ
16、36、46 リセット装置
21 特権ビット格納部
22 書込み禁止装置
31 書込み禁止ビット格納部
32 書込み禁止装置
Claims (14)
- CPUと、
前記CPUで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する保護情報格納部と、
前記メモリ保護情報に基づいて、前記CPUによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置と、
前記CPUが出力するリセット要求信号に基づいて、前記保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置と、
前記メモリ保護情報を無効化する権限の有無を示す識別情報を格納する格納部と、
前記格納部に格納された前記識別情報に基づいて、前記リセット装置の動作可否を判定する判定部と、
を備えるマイクロコンピュータ。 - CPUと、
前記CPUで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する保護情報格納部と、
前記メモリ保護情報に基づいて、前記CPUによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置と、
前記CPUが出力するリセット要求信号に基づいて、前記保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置と、
前記保護情報格納部の設定内容の無効化が行われたことを示す識別情報を格納する格納部と、
前記格納部に格納された前記識別情報に基づいて、前記保護情報格納部への書込み可否を判定する判定部と、
を備えるマイクロコンピュータ。 - 前記保護情報格納部は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備え、
前記リセット装置は、前記第2の格納部に格納された第2の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項1又は請求項2に記載のマイクロコンピュータ。 - 前記保護情報格納部は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備え、
前記リセット装置は、前記領域指定部の設定内容を消去し、前記第2の格納部に格納された第2の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項1又は請求項2に記載のマイクロコンピュータ。 - 複数のプログラムを切り替えて実行するCPUと、
前記CPUで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、
前記メモリ保護情報に基づいて、前記CPUによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部と、
前記メモリ保護情報を無効化する権限の有無に基づいて、前記メモリ保護情報の無効化を許可するか否かを判定する判定部と、
前記CPUで実行するプログラムの切り替えに応じて、前記複数の保護情報格納部に保持された過去の実行プログラム対するメモリ保護情報を無効化する無効化手段と、
前記無効化手段による無効化後に、前記CPUにおいて新たに実行されるプログラムに対応するメモリ保護情報によって、前記複数の保護情報格納部を更新する更新手段と、
を備えるマイクロコンピュータ。 - 前記無効化手段による前記複数の保護情報格納部の設定内容の無効化が行われていない場合に、前記更新手段による前記複数の保護情報格納部の更新を禁止する第2の判定部を更に備える請求項5に記載のマイクロコンピュータ。
- 前記CPUは、前記CPUで実行されるプログラムの切り替えに応じてリセット要求信号を出力し、
前記無効化手段は、前記リセット要求信号に応じて前記複数の保護情報格納部に格納された前記メモリ保護情報を無効化するリセット装置である請求項5に記載のマイクロコンピュータ。 - 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備え、
前記無効化手段は、前記第2の格納部に格納された第2の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項5に記載のマイクロコンピュータ。 - 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備え、
前記無効化手段は、前記領域指定部の設定内容を消去し、前記第2の格納部に格納された第2の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項5に記載のマイクロコンピュータ。 - マイクロコンピュータのメモリアクセス制御方法であって、
前記マイクロコンピュータは、CPUと、前記CPUで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、前記メモリ保護情報に基づいて、前記CPUによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部とを備え、
前記CPUで実行するプログラムの切り替えに応じて、前記メモリ保護情報を無効化する権限の有無に基づいて、前記メモリ保護情報の無効化を許可するか否かを判定し、
前記判定結果に基づいて前記複数の保護情報格納部に保持された過去のメモリ保護情報を無効化し、
前記メモリ保護情報の無効化後に、前記CPUにおいて新たに実行されるプログラムに対応するメモリ保護情報によって前記複数の保護情報格納部を更新する、方法。 - 前記マイクロコンピュータは、前記CPUが出力するリセット要求信号に応じて前記複数の保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置をさらに備えており、
前記メモリ保護情報の無効化は、前記CPUで実行するプログラムの切り替えに応じて前記リセット要求信号を前記リセット装置に送信することにより実行される請求項10に記載の方法。 - 前記複数の保護情報格納部の更新の前に、前記メモリ保護情報の無効化が行われたか否かを判定し、前記メモリ保護情報の無効化が未完了の場合に、前記複数の保護情報格納部の更新を禁止する請求項10に記載の方法。
- 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備えており、
前記メモリ保護情報の無効化は、前記第2の格納部に格納された第2の識別情報を更新することにより行われる請求項10に記載の方法。 - 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第2の識別情報を格納する第2の格納部とを備え、
前記メモリ保護情報の無効化は、前記領域指定部の設定内容を消去し、前記第2の格納部に格納された第2の識別情報を更新することにより行われる請求項10に記載の方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116954A JP4818793B2 (ja) | 2006-04-20 | 2006-04-20 | マイクロコンピュータ及びメモリアクセスの制御方法 |
US11/785,536 US8312238B2 (en) | 2006-04-20 | 2007-04-18 | Microcomputer and method for controlling memory access |
US13/665,639 US9003148B2 (en) | 2006-04-20 | 2012-10-31 | Microcomputer and method for controlling memory access |
US14/678,454 US9262341B2 (en) | 2006-04-20 | 2015-04-03 | Microcomputer and method for controlling memory access |
US15/013,606 US9904631B2 (en) | 2006-04-20 | 2016-02-02 | Microcomputer and method for controlling memory access |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116954A JP4818793B2 (ja) | 2006-04-20 | 2006-04-20 | マイクロコンピュータ及びメモリアクセスの制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011176745A Division JP2011222055A (ja) | 2011-08-12 | 2011-08-12 | マイクロコンピュータ及びメモリアクセスの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287103A JP2007287103A (ja) | 2007-11-01 |
JP4818793B2 true JP4818793B2 (ja) | 2011-11-16 |
Family
ID=38620818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006116954A Active JP4818793B2 (ja) | 2006-04-20 | 2006-04-20 | マイクロコンピュータ及びメモリアクセスの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US8312238B2 (ja) |
JP (1) | JP4818793B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818793B2 (ja) * | 2006-04-20 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びメモリアクセスの制御方法 |
US8051263B2 (en) * | 2007-05-04 | 2011-11-01 | Atmel Corporation | Configurable memory protection |
KR20080104591A (ko) * | 2007-05-28 | 2008-12-03 | 삼성전자주식회사 | 메모리 보호 방법 및 장치 |
JP4939382B2 (ja) * | 2007-11-28 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 情報処理装置及びそのプログラム実行制御方法 |
JP4939387B2 (ja) * | 2007-12-06 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | データ処理装置及びアドレス空間保護方法 |
US8886957B2 (en) | 2009-11-09 | 2014-11-11 | 3Dlabs Inc. Ltd. | Systems, methods, software, and components using tamper-proof real-time clock |
US8301856B2 (en) * | 2010-02-16 | 2012-10-30 | Arm Limited | Restricting memory areas for an instruction read in dependence upon a hardware mode and a security flag |
JP2013225208A (ja) * | 2012-04-20 | 2013-10-31 | Toyota Motor Corp | 情報処理装置、情報処理方法、及びプログラム |
GB2513727B (en) | 2012-06-27 | 2015-06-24 | Nordic Semiconductor Asa | Memory protection |
JP2014174758A (ja) * | 2013-03-08 | 2014-09-22 | Denso Corp | 処理装置 |
JP5765311B2 (ja) * | 2012-09-18 | 2015-08-19 | 株式会社デンソー | マイコン |
DE102013218646B4 (de) | 2012-09-18 | 2023-01-19 | Denso Corporation | Verarbeitungsvorrichtung |
JP2015067107A (ja) * | 2013-09-30 | 2015-04-13 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
DE102015210539A1 (de) * | 2015-06-09 | 2016-12-15 | Robert Bosch Gmbh | Speicherschutzeinheit, Speicherverwaltungseinheit und Mikrocontroller |
JP2017033149A (ja) * | 2015-07-30 | 2017-02-09 | 株式会社東芝 | 情報処理装置、コントローラ、及び、情報処理装置の制御方法 |
JP6476098B2 (ja) * | 2015-09-15 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11416421B2 (en) | 2016-07-19 | 2022-08-16 | Cypress Semiconductor Corporation | Context-based protection system |
JP6349444B2 (ja) * | 2017-06-28 | 2018-06-27 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
US20190066632A1 (en) * | 2017-08-28 | 2019-02-28 | HKC Corporation Limited | Method and system for protecting software data in display panel |
KR20200021815A (ko) * | 2018-08-21 | 2020-03-02 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
JP6652669B2 (ja) * | 2019-02-25 | 2020-02-26 | 株式会社東芝 | 情報処理装置及び情報処理装置の制御方法 |
JP7330157B2 (ja) * | 2020-09-18 | 2023-08-21 | 株式会社東芝 | 情報処理装置および更新処理方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU542447B2 (en) * | 1982-02-27 | 1985-02-21 | Fujitsu Limited | System for controlling key storage unit |
JPH01125638A (ja) * | 1987-11-11 | 1989-05-18 | Matsushita Electric Ind Co Ltd | キャッシュメモリ装置 |
JPH02155057A (ja) * | 1988-12-06 | 1990-06-14 | Mitsubishi Electric Corp | データ処理装置 |
DE4115152C2 (de) * | 1991-05-08 | 2003-04-24 | Gao Ges Automation Org | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
JP3485940B2 (ja) * | 1992-03-31 | 2004-01-13 | 株式会社東芝 | 仮想記憶制御装置及び方法 |
JP3461234B2 (ja) * | 1996-01-22 | 2003-10-27 | 株式会社東芝 | データ保護回路 |
GB9713094D0 (en) * | 1997-06-21 | 1997-08-27 | Philips Electronics Nv | Optical disc drive |
US5920690A (en) * | 1997-08-11 | 1999-07-06 | Motorola, Inc. | Method and apparatus for providing access protection in an integrated circuit |
US6026016A (en) * | 1998-05-11 | 2000-02-15 | Intel Corporation | Methods and apparatus for hardware block locking in a nonvolatile memory |
JP2000339189A (ja) * | 1999-05-28 | 2000-12-08 | Nec Microcomputer Technology Ltd | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 |
US6188602B1 (en) * | 2000-01-25 | 2001-02-13 | Dell Usa, L.P. | Mechanism to commit data to a memory device with read-only access |
JP2002342164A (ja) * | 2001-05-22 | 2002-11-29 | Hitachi Ltd | 記憶装置及びデータ処理装置並びに記憶部制御方法 |
JP2003242030A (ja) * | 2001-12-14 | 2003-08-29 | Matsushita Electric Ind Co Ltd | メモリ管理装置及びメモリ管理方法 |
JP2004350007A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 暗号方式 |
JP2004355383A (ja) * | 2003-05-29 | 2004-12-16 | Toshiba Corp | メモリ制御回路 |
JP4526111B2 (ja) * | 2003-12-19 | 2010-08-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロコンピュータおよびデバッグ方法 |
JP4818793B2 (ja) * | 2006-04-20 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びメモリアクセスの制御方法 |
-
2006
- 2006-04-20 JP JP2006116954A patent/JP4818793B2/ja active Active
-
2007
- 2007-04-18 US US11/785,536 patent/US8312238B2/en active Active
-
2012
- 2012-10-31 US US13/665,639 patent/US9003148B2/en active Active
-
2015
- 2015-04-03 US US14/678,454 patent/US9262341B2/en active Active
-
2016
- 2016-02-02 US US15/013,606 patent/US9904631B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8312238B2 (en) | 2012-11-13 |
US9904631B2 (en) | 2018-02-27 |
US20150212950A1 (en) | 2015-07-30 |
JP2007287103A (ja) | 2007-11-01 |
US9003148B2 (en) | 2015-04-07 |
US20160147673A1 (en) | 2016-05-26 |
US20130132694A1 (en) | 2013-05-23 |
US9262341B2 (en) | 2016-02-16 |
US20070250675A1 (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818793B2 (ja) | マイクロコンピュータ及びメモリアクセスの制御方法 | |
JP6306578B2 (ja) | メモリ保護装置及び保護方法 | |
JP4939387B2 (ja) | データ処理装置及びアドレス空間保護方法 | |
JP4872001B2 (ja) | メモリ・アクセス安全性管理 | |
JP5581403B2 (ja) | メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納 | |
JP4939382B2 (ja) | 情報処理装置及びそのプログラム実行制御方法 | |
US8234476B2 (en) | Information processing apparatus and method of updating stack pointer | |
KR20130036189A (ko) | 하드웨어 모드와 보안 플래그에 의존하여 판독된 명령어에 대한 메모리 영역의 제한 | |
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
KR102346255B1 (ko) | 조건부 메모리 액세스 프로그램 명령에 대한 허가 제어 | |
JP2011222055A (ja) | マイクロコンピュータ及びメモリアクセスの制御方法 | |
KR20230017832A (ko) | Tag 체킹 장치 및 방법 | |
US11150887B2 (en) | Secure code patching | |
JP2011150457A (ja) | 情報処理装置およびメモリアクセス制御方法 | |
JP5324676B2 (ja) | プロセッサ、バスインターフェース装置、およびコンピュータシステム | |
JP5380392B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
CN116635855A (zh) | 基于执行上下文管理可执行代码对数据内存的访问的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4818793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |