JPH02155057A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＣＰＩＩのプログラムミス及び暴走等の異常
に対してメモリに格納された内容を保護する機能を有す
るデータ処理装置に関する。

〔従来の技術〕

第２図はメモリ保護機能を有する従来のデータ処理装置
の構成を示すブロック図である。図において１はデータ
の演算処理及びメモリ３のアクセスを行うＣＰＵであり
、富亥ＣＰｔ１　１はインターフェース回路５を介して
外部機器４に接続され、それとデータ通信を行っている
。またｃｐｕ　ｉはデータを格納するメモリ３に接続さ
れると共に、メモリアクセスを制御するメモリアクセス
制御回路２に接続されている。メモリアクセス制御回路
２にはメモリ書込み保護が必要な領域を定める保護９Ｍ
域段設定スイッチからの保護領域設定信号ＰＳが与えら
れ、それに応じてメモリアクセス禁止信号ＡＩをメモリ
３に出力する。

次に従来装置の動作について説明する。いま、保護領域
設定スイッチ６を操作して一定のメモリ書込み保護領域
を設定し、ＣＰＩＪ　　ｌがメモリ３に対して前記保ｒ
！ＪＳＭ域の書込みアクセスを行うと、メモリアクセス
制御回路２は保１ｉＪｔ域設定スイッチ６からの保護領
域設定信号ＰＳに基づき、メモリ３に対してメモリアク
セス禁止信号ＡＩを出力し、書込み保護が行われる。

Ｃ発明が解決しようとする課題〕 従来のデータ処理装置は以上のように構成されているの
で、−度保護領域設定スイッチ６でメモリ３に書込み保
ｆｉｌＩ域を設定すると、その書込み保護領域は、前記
設定スイッチ６により書込み保護領域の設定変更を行な
わない限り、常時書込み保護がかかる。このように常時
書込み保護がかかってしまうと、例えばＣＰＵ　１の割
込みベクタテーブル及びイニシャル設定情報領域のよう
にシステムリセットの直後にだけｃｐｕ　ｉからのデー
タ書込みが行われる領域を、システム稼動中は書込み保
護領域に設定しておきたいときには対応できないという
問題があった。また、システム情報領域のように通常は
読出しのみだが、システム変更が必要なときには、外部
機器４からのデータ通信に基づいてＣＰＵ　１からの書
込みが必要な領域に対しては、システム情報領域の書替
えの都度、保護領域設定スイッチ６の変更が必要である
という問題があった。

この発明は斯かる事情に鑑みてなされたものであり、割
込みベクタテーブル及びイニシャル設定情報領域を書込
み保護領域に設定したときは、イニシャルリセット直後
はそれへの書込みを許可し、またシステム情報領域を書
込み保護領域に設定したときは、外部機器接続中は、そ
れへの書込を許可するように書込み許可制御手段を設け
ることにより、保ｉＪ　ｆｉｌ域設定スイッチの設定変
更を行うことなく、書込み保護領域を一時的に書込み可
能となすデータ処理装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ処理装置は、外部機器を接続した
とき、又はリセット信号が発生したときに、メモリアク
セス制御回路によるメモリの所定領域に対する書込みの
禁止を無効とし、禁止の無効後に、リセット信号の場合
はＣｌ１ｔｌからの：旧Ａみ禁止信号により、また外部
機器を接続したときは、それを外すことにより前記メモ
リアクセス制御回路による前記メモリの所定Ｎ域に対す
る書込みの禁止を有効にするようにしたものである。

〔作用〕

この発明においては、書込み許可手段がリセット信号の
発生時又は外部機器接続時にメモリアクセス制御回路か
らの所定領域に対する書込みの禁止を無効とし、所定領
域に対する書込みが可能となると共に、その後ＣＰＵか
らの書込み禁止信号又は外部機器の取外しにより、書込
み禁止が有効となり、メモリ内容を保護する。

〔実施例〕

以下、この発明をその一実施例を示す図面に基づいて説
明する。

第１図はこの発明に係るメモリ保護機能を有するデータ
処理装置の構成を示すブロック図である。

図において１はデータの演算処理及びメモリ３のアクセ
スを行うＣＰＵであり、該ＣＰＵ　１はインターフェー
ス回路５を介して外部機器４に接続され、それとデータ
通信を行っている。またＣＰｔ１）はデータを格納する
メモリ３に接続されると共に、メモリアクセスを制御す
るメモリアクセス制御回路２に接続されている。メモリ
アクセス制御回路２にはメモリ書込み保護が必要な領域
を定める保護領域設定スイッチ６からの保護領域設定信
号ｐｓが与えられ、それに応じてメモリアクセス禁止信
号ＡＩをこの発明の要部である書込み許可制御回路７に
出力する。書込み許可制御回路７には、メモリアクセス
禁止信号ＡＩの他にＣＰＵ　１から書込み禁正信号Ｗｌ
、インターフェース回路５からの外部機器接続信号ＯＣ
及びリセット信号Ｒ５が与えられる。

そして入力された書込み禁止信号旧、外部機器接続信号
ＯＣ及びリセット信号ＲＳ等の人力信号の条件によって
メモリアクセス制御回路２から出力されるメモリアクセ
ス禁止信号ＡＩを強制的に無意にして出力するか、又は
そのまま出力するかを選択し、メモリ３に出力する。

次に以上の如く構成されたこの発明のデータ処理装置の
動作について説明する。

いま、割込みベクタテーブル及びシステム情報領域が保
護領域設定スイッチ６によって、書込み保護領域に設定
されているものとする。イニシャルリセット後リセット
信号Ｒ３に応じて、書込み許可制御回路７は人力された
メモリアクセス禁止信号Ａｌを強制的に無意にして、メ
モリ３に出力する。

従ってメモリ３上の割込みベクタテーブルへのＣＰｕ１
書込みアクセスが可能となる。ＣＰＵ　　１は割込みベ
クタテーブルの書込み後、書込み禁止信号−Ｉを有意と
することにより、書込み許可制御回路７はメモリアクセ
ス禁止信号ＡＩの強制的な無意出力を停止し、そのまま
出力する。以後、保護領域設定スイッチ６に基づいて、
割込みベクタテーブルの書込み保護が行われる。

また、システムが稼動中に外部機器４を接続した場合、
インターフェース回路５は、外部機器接続信号ＯＣを有
意にすることにより、書込み許可制御回路７はメモリア
クセス禁止信号を強制的に無意にして出力する。従って
ＣＰＩＪ　１は外部機器４とのデータ通信の内容に応じ
てシステム情報領域へ書込むことができる。システム情
報の変更が終わると、外部機器４をＣＰＵ　１から取外
すことによって、外部機器通信信号ＯＣが無意となり、
書込み許可制御回路７はメモリアクセス禁止信号ＡＩの
強制的な無意出力を停止し、そのまま出力する。以後、
保護領域設定スイッチ６に基づいてシステム情報領域の
書込み保護が行われる。

（発明の効果〕 以上説明したとおり、この発明においてはリセット信号
発生又は外部機器接続信号の有意により、メモリアクセ
ス禁止信号を強制的に無意にして出力すると共に、ｃｐ
ｕからの書込み禁止信号又は外部機器接続信号無意によ
り、メモリアクセス禁止信号の強制的な無意を解除し、
割込みベクタテーブル及びイニシャル設定情報領域等の
イニシャルリセット直後だけ書込みが必要な領域のシス
テム稼動中のメモリ保護が可能となり、またシステム情
報領域等のシステム仕様を変更するために外部機器を接
続したときにだけ書込みが必要な領域に対しても、接続
時以外だけメモリ保護が可能となり、さらに前記２つの
領域に対して必要なときは自由に書込みができる等価れ
た効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係るデータ処理装置の構成を示すブ
ロック図、第２図は従来のデータ処理装置の構成を示す
ブロック図である。 ｌ・・・ＣＰｔ１　２・・・メモリアクセス制御回路３
・・・メモリ　４・・・外部機器　５・・・インターフ
ェース回路　７・・・書込み許可制御回路　ＡＩ・・・
メモリアクセス禁止信号　ＯＣ・・・外部機器接続信号
Ｒ５・・・リセット信号　−Ｉ・・・書込み禁止信号な
お、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）データを格納するメモリと、前記メモリに対して
   書込みを行うＣＰＵと、前記メモリの所定領域に対する
   前記ＣＰＵによる書込みを禁止するメモリアクセス制御
   回路とを備えたデータ処理装置において、 前記ＣＰＵを初期化するリセット信号が入力されたとき
   に、前記メモリアクセス制御回路による前記メモリの所
   定領域に対する書込みの禁止を無効にする書込み許可手
   段と、 前記禁止の無効後に、前記ＣＰＵからの書込み禁止信号
   により、前記メモリアクセス制御回路による前記メモリ
   の所定領域に対する書込みの禁止を有効にする書込み禁
   止手段と を備えることを特徴とするデータ処理装置。
2. （２）データを格納するメモリと、前記メモリに対し書
   込みを行うＣＰＵと、該ＣＰＵとインターフェースを介
   して接続された外部機器と、前記メモリの所定領域に対
   する前記ＣＰＵによる書込みを禁止するメモリアクセス
   制御回路とを備えたデータ処理装置において、 前記外部機器が前記ＣＰＵに接続されているときに前記
   メモリアクセス制御回路による前記メモリの所定領域に
   対する書込みの禁止を無効にすべくなしてあることを特
   徴とするデータ処理装置。