JPS6237419B2 - - Google Patents
Info
- Publication number
- JPS6237419B2 JPS6237419B2 JP58172357A JP17235783A JPS6237419B2 JP S6237419 B2 JPS6237419 B2 JP S6237419B2 JP 58172357 A JP58172357 A JP 58172357A JP 17235783 A JP17235783 A JP 17235783A JP S6237419 B2 JPS6237419 B2 JP S6237419B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- microprocessor
- protection
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
この発明はデータ処理システムの保護システ
ム、より詳細には、記憶装置又は入力／出力ポー
トが正当と認められる使用者以外の者により変更
されるのを防ぐためのこの種の保護システムによ
り有効な構成に関する。
ム、より詳細には、記憶装置又は入力／出力ポー
トが正当と認められる使用者以外の者により変更
されるのを防ぐためのこの種の保護システムによ
り有効な構成に関する。
［従来技術］
今までに、記憶装置等に対して保護回路を設け
たこの種のシステムが知られている。代表的な従
来例としては次の特許がある。
たこの種のシステムが知られている。代表的な従
来例としては次の特許がある。
米国特許第4183085号には、安全記憶領域と自
由記憶領域とに分割されたデータ記憶を有する不
正なプログラムの使用に対する保護システムが記
載されている。出力命令による出力ユニツト、例
えばデイスプレイ・ユニツトの操作は、安全記憶
から可能であり自由記憶からは阻止される。
由記憶領域とに分割されたデータ記憶を有する不
正なプログラムの使用に対する保護システムが記
載されている。出力命令による出力ユニツト、例
えばデイスプレイ・ユニツトの操作は、安全記憶
から可能であり自由記憶からは阻止される。
米国特許第4184201号には、分割された記憶領
域への正当とは認められないアクセスを防止する
プロセツサが記載されている。
域への正当とは認められないアクセスを防止する
プロセツサが記載されている。
米国特許第4038645号には、アクセス・キーに
より特別な記憶領域を利用可能とする記憶保護制
御システムが記載されている。
より特別な記憶領域を利用可能とする記憶保護制
御システムが記載されている。
この発明の主な目的は、最小の回路要素を備え
有効な方法で動作する保護システムを提供するこ
とである。
有効な方法で動作する保護システムを提供するこ
とである。
［発明の概要］
この発明によれば、記憶装置又は入力／出力ポ
ートが正当と認められるソフトウエア以外により
変更されるのを防ぐための保護システムが、特に
マイクロコンピユータを基礎とするシステムと関
連して提供される。
ートが正当と認められるソフトウエア以外により
変更されるのを防ぐための保護システムが、特に
マイクロコンピユータを基礎とするシステムと関
連して提供される。
以上に述べられる好ましい実施例においては、
異なるユーザーがアドレス命令に基いてアクセス
することが可能である。メモリ窓が選ばれた領域
を保護するために特定のソフトウエアを指示する
ため作られる。この発明の原理は、例えばランダ
ム・アクセス・メモリ（RAM）又はプログラマ
ブル読出し専用メモリ（PROM）を含む種々の保
護環境に応用できる。
異なるユーザーがアドレス命令に基いてアクセス
することが可能である。メモリ窓が選ばれた領域
を保護するために特定のソフトウエアを指示する
ため作られる。この発明の原理は、例えばランダ
ム・アクセス・メモリ（RAM）又はプログラマ
ブル読出し専用メモリ（PROM）を含む種々の保
護環境に応用できる。
以下、この発明を図面を参照して詳細に説明す
る。
る。
［略字］
次の略字が図面において用いられる。
略 字 定 義
Ａ AND回路
ALE “アドレス・ラツチ・エン
ナーブル”。代表的なマイ
クロプロセツサが、この線
によりアドレス・バス上に
おいて有効で使用可能なア
ドレスが利用可能であるこ
とを示すために用いる。
ナーブル”。代表的なマイ
クロプロセツサが、この線
によりアドレス・バス上に
おいて有効で使用可能なア
ドレスが利用可能であるこ
とを示すために用いる。
CE チツプ・エンナーブル
CPU 中央処理ユニツト
CS チツプセレクト
IO／Ｍ又はIO／Ｍ IO又はメモリ。この線上
の能動信号は、IO装置へ
のREAD又はWRITE操作
を支持する。さもなけれ
ば、これらの操作はメモリ
へ支持される。
の能動信号は、IO装置へ
のREAD又はWRITE操作
を支持する。さもなけれ
ば、これらの操作はメモリ
へ支持される。
OP CODE FETCH “取出し”又は読取りが行
なわれるコンピユータのタ
イミング・サイクルの部
分。
なわれるコンピユータのタ
イミング・サイクルの部
分。
74LS00 ロジツク装置の74LSXXシリ
ーズの内、普通に用いられ
る２入力NANDゲート。
ーズの内、普通に用いられ
る２入力NANDゲート。
74LS02 74LSXXシリーズの内の２入
力NORゲート。
力NORゲート。
74LS08 74LSXXシリーズの内の２入
力ANDゲート。
力ANDゲート。
74LS00 74LSXXシリーズの内の４線
から10線へのデコーダ。
から10線へのデコーダ。
74LS175 74LSXXシリーズの内のＤタ
イプ・フリツプ・フロツ
プ。
イプ・フリツプ・フロツ
プ。
［実施例の説明］
マイクロプロセツサに基いたシステムにおいて
は、記憶又は入力／出力（Ｉ／Ｏ）ポートが、不
正な方法等で変更されるのを防ぐことが望まれ
る。多くのシステムは複数の使用者を有し、シス
テムの選ばれた領域に使用者がアクセスするのを
防止することが重要である。例えば、ソフトウエ
アの特定のものは記憶内にテーブルを維持してい
る。不用意の又は偶発的なテーブル内の変化が、
そのプログラムを破壊し又は望ましくない結果を
生じさせる原因となる。
は、記憶又は入力／出力（Ｉ／Ｏ）ポートが、不
正な方法等で変更されるのを防ぐことが望まれ
る。多くのシステムは複数の使用者を有し、シス
テムの選ばれた領域に使用者がアクセスするのを
防止することが重要である。例えば、ソフトウエ
アの特定のものは記憶内にテーブルを維持してい
る。不用意の又は偶発的なテーブル内の変化が、
そのプログラムを破壊し又は望ましくない結果を
生じさせる原因となる。
ここに記載されている保護システムは、メモ
リ・アドレスの特別の範囲を、正当を認められた
ソフトウエアが保語を必要とする特別の領域を修
正する前に適合させなければならないメモリ・マ
ツプの特別な領域として特徴づけられる“窓”と
して設定することを可能にする。以下に、この発
明のシステムの実施例を説明する。
リ・アドレスの特別の範囲を、正当を認められた
ソフトウエアが保語を必要とする特別の領域を修
正する前に適合させなければならないメモリ・マ
ツプの特別な領域として特徴づけられる“窓”と
して設定することを可能にする。以下に、この発
明のシステムの実施例を説明する。
第１図に示されるデータ処理装置の保護システ
ムは、中央処理ユニツト（マイクロプロセツサ）
１と、保護回路を構成するステート・デコーダ
２、ラツチ４、ラツチ・デコーダ７、及び付勢手
段（アンド回路）１０を有する。１１は保護され
るべき装置、例えば記憶装置である。
ムは、中央処理ユニツト（マイクロプロセツサ）
１と、保護回路を構成するステート・デコーダ
２、ラツチ４、ラツチ・デコーダ７、及び付勢手
段（アンド回路）１０を有する。１１は保護され
るべき装置、例えば記憶装置である。
マイクロプロセツサ１は、データ処理装置の特
定の装置のアドレスを示すアドレス信号とある選
ばれた制御状態信号を含むマイクロプロセツサ１
の状態を示す状態信号とを供給する。ステート・
デコーダ２は、状態信号に応答してマイクロプロ
セツサ１がある選ばれた状態例えば命令取出し信
号という状態信号を供給している状態にある時に
ステート・デコーダ出力信号を供給する。ラツチ
４は、データ処理装置内の各装置と関連づけられ
ていて、ステート・デコーダ出力信号とマイクロ
プロセツサ１からの所定のアドレス信号とに応答
してラツチ出力信号を供給する。ラツチ・デコー
ダ７は、ラツチ４からのラツチ出力信号を検知し
て、マイクロプロセツサ１からラツチ４に供給さ
れるアドレス信号が特定の範囲にある時に、保護
を解除する保護ゲーテイング信号を供給する。ア
ンド回路１０は、データ処理装置内の通常のエン
ナーブル信号（チツプ・セレクト）とラツチ・デ
コーダ７からの保護ゲーテイング信号とに応答し
てマイクロプロセツサ１から供給されている特定
のアドレスと正確に一致するアドレスを持つ保護
されるべき装置１１ヘのアクセスを可能にするチ
ツプセレクト信号を供給する。
定の装置のアドレスを示すアドレス信号とある選
ばれた制御状態信号を含むマイクロプロセツサ１
の状態を示す状態信号とを供給する。ステート・
デコーダ２は、状態信号に応答してマイクロプロ
セツサ１がある選ばれた状態例えば命令取出し信
号という状態信号を供給している状態にある時に
ステート・デコーダ出力信号を供給する。ラツチ
４は、データ処理装置内の各装置と関連づけられ
ていて、ステート・デコーダ出力信号とマイクロ
プロセツサ１からの所定のアドレス信号とに応答
してラツチ出力信号を供給する。ラツチ・デコー
ダ７は、ラツチ４からのラツチ出力信号を検知し
て、マイクロプロセツサ１からラツチ４に供給さ
れるアドレス信号が特定の範囲にある時に、保護
を解除する保護ゲーテイング信号を供給する。ア
ンド回路１０は、データ処理装置内の通常のエン
ナーブル信号（チツプ・セレクト）とラツチ・デ
コーダ７からの保護ゲーテイング信号とに応答し
てマイクロプロセツサ１から供給されている特定
のアドレスと正確に一致するアドレスを持つ保護
されるべき装置１１ヘのアクセスを可能にするチ
ツプセレクト信号を供給する。
更に詳しく第１図に示す保護システムについて
説明すると、第１図に示すマイクロプロセツサ１
のような大部分のマイクロプロセツサは、ステー
ト・デコーダ２のような外部回路を有しその“状
態”をデコードすることを可能にする。マイクロ
プロセツサ１が、その“命令取出し”を実行して
いる瞬間は、線３上の信号から明らかであつて検
出することが可能であり、又、ラツチ回路４を介
して命令が取り出されている所のアドレスを記憶
することが可能である。バス６から得られるアド
レスは、ラツチ・デコーダ７によりデコードさ
れ、そしてシステム内の他の装置が使用可能にさ
れるべきか否かに関しての決定を行なうのに用い
られる。
説明すると、第１図に示すマイクロプロセツサ１
のような大部分のマイクロプロセツサは、ステー
ト・デコーダ２のような外部回路を有しその“状
態”をデコードすることを可能にする。マイクロ
プロセツサ１が、その“命令取出し”を実行して
いる瞬間は、線３上の信号から明らかであつて検
出することが可能であり、又、ラツチ回路４を介
して命令が取り出されている所のアドレスを記憶
することが可能である。バス６から得られるアド
レスは、ラツチ・デコーダ７によりデコードさ
れ、そしてシステム内の他の装置が使用可能にさ
れるべきか否かに関しての決定を行なうのに用い
られる。
第１図に示される回路は、ラツチ４が命令の取
出されているアドレスを常に保持し、そしてラツ
チ・デコーダ７がこのアドレスがＸ‘0000’から
Ｘ‘0FFF’の範囲内にあるか又は別の応用に対
してふさわしいアドレスの他のある範囲にある場
合にのみ、ANDゲート１０に線９を経て能動
“使用可能（エンナーブル）”信号、即ち保護ゲー
テイング信号を供給するように設計することがで
きる。Ｘ‘0500’の位置を走つているプログラム
は、このようにして記憶装置、入力／出力又は他
の装置であつてよい保護されるべき装置１１、を
変更することが許される。しかし、Ｘ‘7000’を
走つているプログラムは保護されるべき装置１１
を変更することができない。Ｘ‘7000’のプログ
ラムは、保護されるべき装置１１を変更するため
にはＸ‘0500’のルーチンを呼び出されなければ
ならない。そして、このルーチンはどのように変
更されるかを制御する。
出されているアドレスを常に保持し、そしてラツ
チ・デコーダ７がこのアドレスがＸ‘0000’から
Ｘ‘0FFF’の範囲内にあるか又は別の応用に対
してふさわしいアドレスの他のある範囲にある場
合にのみ、ANDゲート１０に線９を経て能動
“使用可能（エンナーブル）”信号、即ち保護ゲー
テイング信号を供給するように設計することがで
きる。Ｘ‘0500’の位置を走つているプログラム
は、このようにして記憶装置、入力／出力又は他
の装置であつてよい保護されるべき装置１１、を
変更することが許される。しかし、Ｘ‘7000’を
走つているプログラムは保護されるべき装置１１
を変更することができない。Ｘ‘7000’のプログ
ラムは、保護されるべき装置１１を変更するため
にはＸ‘0500’のルーチンを呼び出されなければ
ならない。そして、このルーチンはどのように変
更されるかを制御する。
［プログラマブル読出し専用メモリ（PROM）へ
の応用］ 上述された記憶マツプ保護回路は、“実行専
用”記憶（“Execute Only”Storage）、即ち、そ
こから書込むことも読出すこともできないが、正
しく実行を行なう機械命令を含む記憶に適するた
めに用いることができる。
の応用］ 上述された記憶マツプ保護回路は、“実行専
用”記憶（“Execute Only”Storage）、即ち、そ
こから書込むことも読出すこともできないが、正
しく実行を行なう機械命令を含む記憶に適するた
めに用いることができる。
専売的なソフトウエアの一部は、読出し専用メ
モリ内に焼き込まれていて一般の人が入手できる
機械の一部となつている。第２図に記憶装置のメ
モリ・マツプ１５が示されており、そしてメモ
リ・マツプ１５はユーザRAM１５ａ及び専売的
RAM及びPROM１５ｂを含んでいる。もし、保
護されていなければ、使用者はPROMをコピーす
る目的のためにPROMを読むプログラムを書きそ
れをユーザーRAMに入れることができる。しか
し、もし記憶マツプ保護回路やPROM（これに加
えてPROMが必要とするかもしれないいくらかの
RAM）を保護するために用いられると、使用者
はソフトウエアにおいてPROMをコピーすること
は何らできない。
モリ内に焼き込まれていて一般の人が入手できる
機械の一部となつている。第２図に記憶装置のメ
モリ・マツプ１５が示されており、そしてメモ
リ・マツプ１５はユーザRAM１５ａ及び専売的
RAM及びPROM１５ｂを含んでいる。もし、保
護されていなければ、使用者はPROMをコピーす
る目的のためにPROMを読むプログラムを書きそ
れをユーザーRAMに入れることができる。しか
し、もし記憶マツプ保護回路やPROM（これに加
えてPROMが必要とするかもしれないいくらかの
RAM）を保護するために用いられると、使用者
はソフトウエアにおいてPROMをコピーすること
は何らできない。
従つて、このシステムは次の特徴を有する。
(1) 使用者は、PROM内に記憶された専売的なソ
フトウエアを読出すこと又は書込むことが禁止
される。
フトウエアを読出すこと又は書込むことが禁止
される。
(2) PROM内に記憶されているプログラムは、そ
のPROM内に記憶されていてもよいデータのテ
ーブルを含む全ての利用可能なメモリに完全に
アクセスすることができる。
のPROM内に記憶されていてもよいデータのテ
ーブルを含む全ての利用可能なメモリに完全に
アクセスすることができる。
(3) 入力又はエントリ・ポイント等、使用者が使
用されることが許され、又はそれらの使用を文
書化することが許されるPROM内の特定のソフ
トウエア・ルーチンを選ぶことができる。ユー
ザーRAM内のプログラムは、これらのルーチ
ンがたとえ保護されるべき記憶内にあつても呼
出すことができ、そして実行することができ
る。しかし、これは正しく文書化されたルーチ
ンに対して行なうことが可能なだけである。こ
れらを別とすると、使用者は、PROMの内に何
があるかを決定する方法を持たない。
用されることが許され、又はそれらの使用を文
書化することが許されるPROM内の特定のソフ
トウエア・ルーチンを選ぶことができる。ユー
ザーRAM内のプログラムは、これらのルーチ
ンがたとえ保護されるべき記憶内にあつても呼
出すことができ、そして実行することができ
る。しかし、これは正しく文書化されたルーチ
ンに対して行なうことが可能なだけである。こ
れらを別とすると、使用者は、PROMの内に何
があるかを決定する方法を持たない。
従つて、メモリ・マツプ保護回路は、ユーザ
RAM内のプログラム４がPROMの内容をコピ
ーできないように、“専売的”と記されたメモ
リ領域で保護する。
RAM内のプログラム４がPROMの内容をコピ
ーできないように、“専売的”と記されたメモ
リ領域で保護する。
［マイクロコンピユータ・システムへの応用］
第３図は、この記憶マツプ保護回路がインテル
（Intel）マイクロプロコンピユータ・システム
（Intelは、カルフオルニア、サンタクララのIntel
Corporationの登録商標である）などのようなあ
る選ばれたマイクロプロセツサを基礎としたシス
テムを保護するために用いることができることを
示している。このシステムは、例えば8085中央処
理ユニツト（CUP）２０とＩ／Ｏポートとタイ
マを持つ8155ランダム・アクセス・メモリ
（RAM）とを用いている。上述したインテル・マ
イクロコンピユータ応用技術において用いられて
おり、よく知られている。
（Intel）マイクロプロコンピユータ・システム
（Intelは、カルフオルニア、サンタクララのIntel
Corporationの登録商標である）などのようなあ
る選ばれたマイクロプロセツサを基礎としたシス
テムを保護するために用いることができることを
示している。このシステムは、例えば8085中央処
理ユニツト（CUP）２０とＩ／Ｏポートとタイ
マを持つ8155ランダム・アクセス・メモリ
（RAM）とを用いている。上述したインテル・マ
イクロコンピユータ応用技術において用いられて
おり、よく知られている。
CPU２０は、アドレス・バス２２を駆動し、
種々の他の出力信号を出力する。例えば、線２３
上にIO／ＭはIO／を、線２４上にS1を、線２
５上にS0を、線２６にALEを出力する。これら
の線は、反転入力ANDブロツク２８、NANDブ
ロツク２９、ANDブロツク３０のようなロジツ
ク・ブロツクへの入力として作用する。線２３乃
至２６の意味及びブロツク２８，２９及び３０の
作用については下に述べられている。
種々の他の出力信号を出力する。例えば、線２３
上にIO／ＭはIO／を、線２４上にS1を、線２
５上にS0を、線２６にALEを出力する。これら
の線は、反転入力ANDブロツク２８、NANDブ
ロツク２９、ANDブロツク３０のようなロジツ
ク・ブロツクへの入力として作用する。線２３乃
至２６の意味及びブロツク２８，２９及び３０の
作用については下に述べられている。
S0、S1及びIO／Ｍ（それぞれ線２５，２４，
２３上）は、マイクロプロセツサの“内部状態”
を決定する方法としてインテル8085マイクロプロ
セツサにより供給される。特に、IO／Ｍ＝０、
S0＝１及びS1＝１である状態に対してはマイク
ロプロセツサは、メモリからOPコード命令をを
“取出し”ている。
２３上）は、マイクロプロセツサの“内部状態”
を決定する方法としてインテル8085マイクロプロ
セツサにより供給される。特に、IO／Ｍ＝０、
S0＝１及びS1＝１である状態に対してはマイク
ロプロセツサは、メモリからOPコード命令をを
“取出し”ている。
線２６上のALE信号は、アドレス・バス上の
データが有効であるか否かを決定する手段とし
て、インテル8085マイクロプロセツサにより供給
される。ALE＝１である時、バス上のアドレス
は使用可能である。
データが有効であるか否かを決定する手段とし
て、インテル8085マイクロプロセツサにより供給
される。ALE＝１である時、バス上のアドレス
は使用可能である。
ブロツク２８及び２９は、IO／Ｍ、S0及びS1
を一緒ゲートし、“OPコード取出し”（Ｏ Ｐ
Code Fetch）が実行されていることを示す信号
を線２７上に発生する。この信号線２７がALE
信号（線２６上）と共にブロツク３０を経てゲー
トされると、“バス上に有効なアドレスがあり、
OPコードがその位置から取出される。”ことを示
す信号がブロツク３０から出力される。
を一緒ゲートし、“OPコード取出し”（Ｏ Ｐ
Code Fetch）が実行されていることを示す信号
を線２７上に発生する。この信号線２７がALE
信号（線２６上）と共にブロツク３０を経てゲー
トされると、“バス上に有効なアドレスがあり、
OPコードがその位置から取出される。”ことを示
す信号がブロツク３０から出力される。
ここに述べられた保護回路は、8155RAM及び
Ｉ／Ｏモジユール及び8085に基づいたシステム
が、特定のアドレス範囲、例えばＸ‘0000’から
Ｘ‘0FFF’のアドレス範囲から取出された命令
を除いて、変更されることを防止するのに有効で
ある。アドレス・バスの最も重要な４ビツトは、
ブロツク２８及び３０により明らかとなるOPコ
ード取出し時にラツチ回路３２内に記憶される。
ラツチ回路３２の出力は、74LS42デコーダ・ブ
ロツク３４によりデコードされる。もし、全ての
入力が全てゼロであると、線３５が能動になり、
通常のエンナーブル線３６がAND回路３７を経
て8155モジユール２１に到達するのを可能にす
る。さもなければ、モジユール２１は使用不可能
である。
Ｉ／Ｏモジユール及び8085に基づいたシステム
が、特定のアドレス範囲、例えばＸ‘0000’から
Ｘ‘0FFF’のアドレス範囲から取出された命令
を除いて、変更されることを防止するのに有効で
ある。アドレス・バスの最も重要な４ビツトは、
ブロツク２８及び３０により明らかとなるOPコ
ード取出し時にラツチ回路３２内に記憶される。
ラツチ回路３２の出力は、74LS42デコーダ・ブ
ロツク３４によりデコードされる。もし、全ての
入力が全てゼロであると、線３５が能動になり、
通常のエンナーブル線３６がAND回路３７を経
て8155モジユール２１に到達するのを可能にす
る。さもなければ、モジユール２１は使用不可能
である。
第１図はこの発明のデータ処理装置の保護シス
テムの実施例を示すブロツク図、第２図はこの発
明のデータ処理装置の保護システムを説明するメ
モリ・マツプ図、第３図はこの発明のデータ処理
装置の保護システムを選ばれたマイクロプロセツ
サに適用した例を示すブロツク図である。 １……マイクロプロセツサ（中央処理ユニツ
ト）、２……ステート・デコーダ、４……ラツ
チ、７……ラツチ・デコーダ、１０……AND回
路、１１……保護されるべき装置、１５……メモ
リ・マツプ。
テムの実施例を示すブロツク図、第２図はこの発
明のデータ処理装置の保護システムを説明するメ
モリ・マツプ図、第３図はこの発明のデータ処理
装置の保護システムを選ばれたマイクロプロセツ
サに適用した例を示すブロツク図である。 １……マイクロプロセツサ（中央処理ユニツ
ト）、２……ステート・デコーダ、４……ラツ
チ、７……ラツチ・デコーダ、１０……AND回
路、１１……保護されるべき装置、１５……メモ
リ・マツプ。
Claims (1)
- １ データ処理装置の保護システムにおいて、中
央処理ユニツトが命令取出し状態にあることを検
知する手段と、前記検知する手段が中央処理ユニ
ツトの命令取出しを検知すると中央処理ユニツト
からアドレス・バス上に出力されている命令アド
レスをラツチして所定の命令アドレスであるか否
かを判断する手段と、前記判断する手段が中央処
理ユニツトから出力された命令アドレスが所定の
アドレスであると判断するとデータ処理装置内の
保護されるべき装置の保護を解除して使用可能と
する手段と、を有することを特徴とするデータ処
理装置の保護システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44282082A | 1982-11-18 | 1982-11-18 | |
| US442820 | 1982-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992500A JPS5992500A (ja) | 1984-05-28 |
| JPS6237419B2 true JPS6237419B2 (ja) | 1987-08-12 |
Family
ID=23758286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172357A Granted JPS5992500A (ja) | 1982-11-18 | 1983-09-20 | デ−タ処理装置の保護システム |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0109504A3 (ja) |
| JP (1) | JPS5992500A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| EP0175487A3 (en) * | 1984-08-23 | 1989-03-08 | Btg International Limited | Software protection device |
| GB2173327A (en) * | 1985-03-15 | 1986-10-08 | David Allan Phillips | Copy protecting computer programs |
| FR2586310A1 (fr) * | 1985-08-14 | 1987-02-20 | Daneluzzo Claude | Systeme de protection destine notamment aux logiciels |
| JPS62204345A (ja) * | 1986-03-05 | 1987-09-09 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
| EP0276450A1 (de) * | 1987-01-23 | 1988-08-03 | Xmit Ag | Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus |
| US5151986A (en) * | 1987-08-27 | 1992-09-29 | Motorola, Inc. | Microcomputer with on-board chip selects and programmable bus stretching |
| US5144660A (en) * | 1988-08-31 | 1992-09-01 | Rose Anthony M | Securing a computer against undesired write operations to or read operations from a mass storage device |
| JPH0752405B2 (ja) * | 1988-12-14 | 1995-06-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| JPH02202642A (ja) * | 1989-02-01 | 1990-08-10 | Toshiba Corp | プログラム動作監視装置 |
| KR0149503B1 (ko) * | 1989-04-20 | 1999-05-15 | 야마우찌 히로시 | 메모리 카트리지 |
| JP2682700B2 (ja) * | 1989-05-09 | 1997-11-26 | 三菱電機株式会社 | Ｉｃカード |
| JPH03276337A (ja) * | 1990-03-27 | 1991-12-06 | Toshiba Corp | マイクロコントローラ |
| JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5276844A (en) * | 1991-08-05 | 1994-01-04 | Ascom Autelca Ltd. | Protection system for critical memory information |
| JP2002014737A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 処理装置、集積回路、および集積回路パッケージ |
| WO2007013091A1 (en) * | 2005-07-25 | 2007-02-01 | Trinity Future-In Pvt. Ltd | An electro-mechanical system for non-duplication of software |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179994A (en) * | 1981-04-24 | 1982-11-05 | Fujitsu Ltd | Memory protection system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4930578B1 (ja) * | 1970-09-30 | 1974-08-14 | ||
| JPS5140772B2 (ja) * | 1971-07-26 | 1976-11-05 |
-
1983
- 1983-09-20 EP EP83109328A patent/EP0109504A3/en not_active Withdrawn
- 1983-09-20 JP JP58172357A patent/JPS5992500A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179994A (en) * | 1981-04-24 | 1982-11-05 | Fujitsu Ltd | Memory protection system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0109504A3 (en) | 1987-03-25 |
| JPS5992500A (ja) | 1984-05-28 |
| EP0109504A2 (en) | 1984-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305460A (en) | Data processor | |
| US4434464A (en) | Memory protection system for effecting alteration of protection information without intervention of control program | |
| JPS6237419B2 (ja) | ||
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| EP0382468A2 (en) | Power-on password functions for computer system | |
| US6697959B2 (en) | Fault handling in a data processing system utilizing a fault vector pointer table | |
| JP2001249848A (ja) | 先行特権レベルに基づく特権昇格 | |
| US6687845B2 (en) | Fault vector pointer table | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JPH05257815A (ja) | 中央処理装置 | |
| JP3047839B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPH05225361A (ja) | レジスタ書換え方式 | |
| KR900008240Y1 (ko) | 메모리 데이터 보호 회로 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPH059815B2 (ja) | ||
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPH0293746A (ja) | 電子機器 | |
| JPS63156261A (ja) | メモリアクセス条件の判定方式 | |
| JPH03144751A (ja) | メモリ誤書き込み防止装置 | |
| JPH01180656A (ja) | メモリ保護装置 | |
| JPH0744463A (ja) | Ｅｅｐｒｏｍ内蔵１チップマイクロコンピュータ | |
| JPS6074060A (ja) | 記憶保護装置 | |
| JPH06236300A (ja) | マイクロコンピュータ |