JPS6074060A - 記憶保護装置 - Google Patents
記憶保護装置Info
- Publication number
- JPS6074060A JPS6074060A JP18219683A JP18219683A JPS6074060A JP S6074060 A JPS6074060 A JP S6074060A JP 18219683 A JP18219683 A JP 18219683A JP 18219683 A JP18219683 A JP 18219683A JP S6074060 A JPS6074060 A JP S6074060A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- memory
- code
- indicating
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発り１の技術分野〕
仁の発明は主記憶装置の記憶保詐に関し、特に２種類以
上のプログラムモード（ｐｒｏｇｒａｍ ｍｏｄｅ ）
を有するデータ処理システムにおける記憶保蒔に関する
ものであるら 〔従来技術〕 第１図は従来の記憶保護キーを示す説明図で、図におい
て（１）はＣＰＵ （中央処理装置々）、１２）は主記
憶装置、（３）はＣＰＵ ｆｉｌ内のＰＳＷ （ｐｒｏ
ｇｒａｍ ｓｔａｔｕｓｗｏｒｄ、すなわちプログラム
状態語）である。この場合のＰＳＷ （３）は現在実行
中のプログラムのｐｓｗ。
上のプログラムモード（ｐｒｏｇｒａｍ ｍｏｄｅ ）
を有するデータ処理システムにおける記憶保蒔に関する
ものであるら 〔従来技術〕 第１図は従来の記憶保護キーを示す説明図で、図におい
て（１）はＣＰＵ （中央処理装置々）、１２）は主記
憶装置、（３）はＣＰＵ ｆｉｌ内のＰＳＷ （ｐｒｏ
ｇｒａｍ ｓｔａｔｕｓｗｏｒｄ、すなわちプログラム
状態語）である。この場合のＰＳＷ （３）は現在実行
中のプログラムのｐｓｗ。
すなわち現ｐｓνＶ （ｃｕｒｒｅｎｔ ＰＳＷ ）を
意味する。１４＋は主記憶装置（２）内のメモリブロッ
クを示し、図に示す例ではブロック１，２．・・・ｎの
ｎ個のブロックから構成されている。（５）は各ブロッ
クごとの記憶制御コード（以下ｍｃと略記する）であっ
て、記憶保護は各ブロックごとに行われ、轟該ブロック
のＭＭＣ＋５）中に８１２億保Ｈφキー（以下ＰＫと略
記する）が設定されている。壕だ、（３ａ）はＰＳＷ
（３１の中に設定されプログラムモードを示すビット（
以下Ｍと略記する）であり、 （３ｂ）はＰｓＷ （３
１の中に設定されるアクセスキー（以下ＡＫと略記す）
であり、（５ａ）はＭＭＣ（５）の中に設定されるＰＫ
である。
意味する。１４＋は主記憶装置（２）内のメモリブロッ
クを示し、図に示す例ではブロック１，２．・・・ｎの
ｎ個のブロックから構成されている。（５）は各ブロッ
クごとの記憶制御コード（以下ｍｃと略記する）であっ
て、記憶保護は各ブロックごとに行われ、轟該ブロック
のＭＭＣ＋５）中に８１２億保Ｈφキー（以下ＰＫと略
記する）が設定されている。壕だ、（３ａ）はＰＳＷ
（３１の中に設定されプログラムモードを示すビット（
以下Ｍと略記する）であり、 （３ｂ）はＰｓＷ （３
１の中に設定されるアクセスキー（以下ＡＫと略記す）
であり、（５ａ）はＭＭＣ（５）の中に設定されるＰＫ
である。
プログラムモード、すなわち命令実行にめだっての動作
モードには、一般のデータ処理システムでは２棟類のモ
ードがある。その−っは監視プロゲラ′！′ゞ−ド（ｓ
ｕｐｅｒｖｉｓｏｒ ｍｏｄｅ）であり、他の一つは問
題プログラムモード（ｐｒｏｂｌｅｍ ｍｏｄｅ） で
ある。監視プログラムモードは、いわゆる特権命令（ｐ
ｒｉｖｉｌｅｇｅｄ １ｎｓｔｒｕｃｔｉｏｎ） をも
実行可能にするモードであり、問題プログラムモードは
特権命令は実行することを禁ぜられ、非特権命令だけを
実行できるモードである。
モードには、一般のデータ処理システムでは２棟類のモ
ードがある。その−っは監視プロゲラ′！′ゞ−ド（ｓ
ｕｐｅｒｖｉｓｏｒ ｍｏｄｅ）であり、他の一つは問
題プログラムモード（ｐｒｏｂｌｅｍ ｍｏｄｅ） で
ある。監視プログラムモードは、いわゆる特権命令（ｐ
ｒｉｖｉｌｅｇｅｄ １ｎｓｔｒｕｃｔｉｏｎ） をも
実行可能にするモードであり、問題プログラムモードは
特権命令は実行することを禁ぜられ、非特権命令だけを
実行できるモードである。
記憶保護とは主記憶装置（２）内の所定のブロックが、
許可されないプログラムによって読出されたり、書換え
られたりしないようにするだめの手段であるが、との四
層１１書ではイ反に読出しは目出でありて、書換えだけ
が条件によって禁止される場合を言うことにする。した
がって、以下主記憶装置ｇ（２）へのアクセスというと
きは「書込みのだめのアクセス」だけを意味するものと
する。
許可されないプログラムによって読出されたり、書換え
られたりしないようにするだめの手段であるが、との四
層１１書ではイ反に読出しは目出でありて、書換えだけ
が条件によって禁止される場合を言うことにする。した
がって、以下主記憶装置ｇ（２）へのアクセスというと
きは「書込みのだめのアクセス」だけを意味するものと
する。
第１図に示す従来の装置において、ＰＳＷ（３）がアク
セス命令であって、アクセスすべきアドレスが示され、
従ってアクセスすべきブロック番号が定められたとき、
ＣＰＵ ｆｌｌは幽６亥フ゛ロックのＭＭＣ（５）中の
ＰＫ （５ａ）とＰＳＷ （３）中のＡＫ（５ａ）とを
比較し、両者が一致しているときはアクセス可と判断さ
れ、そのアドレスにアクセスして々ｔ）込みを行うが、
一致していない」場合はアクセス違反としてＣＰＵ （
１１に対し割込みが発生する。
セス命令であって、アクセスすべきアドレスが示され、
従ってアクセスすべきブロック番号が定められたとき、
ＣＰＵ ｆｌｌは幽６亥フ゛ロックのＭＭＣ（５）中の
ＰＫ （５ａ）とＰＳＷ （３）中のＡＫ（５ａ）とを
比較し、両者が一致しているときはアクセス可と判断さ
れ、そのアドレスにアクセスして々ｔ）込みを行うが、
一致していない」場合はアクセス違反としてＣＰＵ （
１１に対し割込みが発生する。
ところで、監視プログラムモードと問題プログラムモー
ドとでは、光熱、記憶保護の範囲を異にすべきものであ
るが、従来の装置ではモード別の記憶保護を実行するこ
とができず、たとえば、ＰＫ（記憶保Ｈ角キー） （５
ａ） の設定を監視プログラムモードで行って、問題プ
ログラムモードを実行する場合にも、監視プログラムモ
ードで設定されたＰＫ（５ａ）に従わねばならぬという
欠点があった。
ドとでは、光熱、記憶保護の範囲を異にすべきものであ
るが、従来の装置ではモード別の記憶保護を実行するこ
とができず、たとえば、ＰＫ（記憶保Ｈ角キー） （５
ａ） の設定を監視プログラムモードで行って、問題プ
ログラムモードを実行する場合にも、監視プログラムモ
ードで設定されたＰＫ（５ａ）に従わねばならぬという
欠点があった。
〔づ９明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、ＭＭＣ（５）内に
ＰＫ（５ａ）が設定された時の動作モードを表すビット
ＰＭを設定できるようにし、 アクセスのａｆ否はＰＫ
（５ａ）とＡＫ （３ｂ）との一致の外に、１）ＭとＭ
（３ａ）との組合せに従って決定するようにして、いず
れの動作モードにおいても、実行される動作モードに対
応して適当な記憶保護ができるようにした。
めになされたもので、この発明では、ＭＭＣ（５）内に
ＰＫ（５ａ）が設定された時の動作モードを表すビット
ＰＭを設定できるようにし、 アクセスのａｆ否はＰＫ
（５ａ）とＡＫ （３ｂ）との一致の外に、１）ＭとＭ
（３ａ）との組合せに従って決定するようにして、いず
れの動作モードにおいても、実行される動作モードに対
応して適当な記憶保護ができるようにした。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示す説明図で、第１図と
同一符号は同−又は相当部分を示し、（５ｂ）は保護動
作モードを示すフィールドＰＭである。
同一符号は同−又は相当部分を示し、（５ｂ）は保護動
作モードを示すフィールドＰＭである。
第１図について説明したと同様に監視プログラムモード
と問題プログラムモードの２つのモードがあるとすれば
、Ｍ（３ａ）とＰＭ（５ｂ） は共にｌビットで足シ、
仮に監視プログラムモードｆ：論理「１」、問題プログ
ラムモードを論理「ｏ」で表すことにして説明する。
と問題プログラムモードの２つのモードがあるとすれば
、Ｍ（３ａ）とＰＭ（５ｂ） は共にｌビットで足シ、
仮に監視プログラムモードｆ：論理「１」、問題プログ
ラムモードを論理「ｏ」で表すことにして説明する。
ＭＭ Ｃ（５）を設定するだめの命令は、監視プログラ
ムモード、問題プログラムモードで共に使用可能であり
、この命令ではＰＫ （５ａ）とＰＭ（５ｂ）とをＭＭ
Ｃ（５）に設定する。また、ＰＭ（５ｂ）は命令によっ
て直接指定することもできるが、設定時の命令実行の動
作モード（すなわちＭ（３ａ） の論理）から自動的に
設定することができる。但し、Ｍ （３ａ）が「０」の
とき（すなわち実行動作モードが問題プログラムモード
の場合）、ＰＭ（５ｂ）に「１」を設定しようとすると
、ＣＰＵ ＋１１に設定違反の７，１込みが生じる。ま
だ、既にＰＭ（５ｂ）に「１」が設定されている場合、
Ｍ（３ａ）がｒＯＪでこの命令によりＰＭ（５ｂ）に「
０」を設定しようとするとＣＰＵ ｆｌｌに設定違反の
割込みが生じる。Ｍ（３ａ）が１１」の場合、ＭＭＣ（
５）の設定に制約はない。
ムモード、問題プログラムモードで共に使用可能であり
、この命令ではＰＫ （５ａ）とＰＭ（５ｂ）とをＭＭ
Ｃ（５）に設定する。また、ＰＭ（５ｂ）は命令によっ
て直接指定することもできるが、設定時の命令実行の動
作モード（すなわちＭ（３ａ） の論理）から自動的に
設定することができる。但し、Ｍ （３ａ）が「０」の
とき（すなわち実行動作モードが問題プログラムモード
の場合）、ＰＭ（５ｂ）に「１」を設定しようとすると
、ＣＰＵ ＋１１に設定違反の７，１込みが生じる。ま
だ、既にＰＭ（５ｂ）に「１」が設定されている場合、
Ｍ（３ａ）がｒＯＪでこの命令によりＰＭ（５ｂ）に「
０」を設定しようとするとＣＰＵ ｆｌｌに設定違反の
割込みが生じる。Ｍ（３ａ）が１１」の場合、ＭＭＣ（
５）の設定に制約はない。
命令の実行に当ってアクセス（書込みのだめのアクセス
とする）の可否は次の表のように制御される。
とする）の可否は次の表のように制御される。
但し表の中で可は「アクセス可」、否は「アクセス不可
」を意味する。否の場合はＣＰＵ （１１にアクセス違
反の割込みが生じる。
」を意味する。否の場合はＣＰＵ （１１にアクセス違
反の割込みが生じる。
なお、上記実７＋ｆ［ｉ例では、命令実行の動作モード
を監視プログラムモード、問題プログラムモードの２つ
の場合について説明したが、３以上の動作モードが存在
する場合にも、Ｍ （３ａ）及びＰＭ（５ｂ）のビット
叔を増加し、かつ、多ビットとなったＰＭ（５ｂ）とＭ
’（３ａ）の符号が所定の関係にあるか否かを判定する
ことによって、上記実施例と同様の効果を得ることがで
きる。
を監視プログラムモード、問題プログラムモードの２つ
の場合について説明したが、３以上の動作モードが存在
する場合にも、Ｍ （３ａ）及びＰＭ（５ｂ）のビット
叔を増加し、かつ、多ビットとなったＰＭ（５ｂ）とＭ
’（３ａ）の符号が所定の関係にあるか否かを判定する
ことによって、上記実施例と同様の効果を得ることがで
きる。
以上のようにこの発明によれば、命令実行の動作モード
ごとに記憶保護全行うことが可能であるため、たとえば
、ホスト計算機上でゲスト仮想計算機の実行を可能にす
るような仮想計算機システムのもとで、ホスト計算機の
オペレーティングシステムは監視プログラムモードで動
作し、ゲスト仮想計算機上のオペレーティングシステム
は問題プログラムモードで動作する場合に、従来の装置
では、どちらか一方のオペレーティングシステムに関し
てだけしか記憶保ｊφが行えなかったのに対して、この
発明によって、動作モードに応じて別々の保蒋を行うこ
とが可能となった。また、記憶制御コードを問題プログ
ラムモードから設定１工能にしたので、上述の列のよう
な場せ、ゲスト仮想計算機上で走行するオペレーティン
グシステムが直接記憶制御コードを設定することができ
、ホスト計算機上のオペレーティングシステムの介助全
省略することができるので、仮想計算機システムの処理
効率を高めることができるという効果がある。
ごとに記憶保護全行うことが可能であるため、たとえば
、ホスト計算機上でゲスト仮想計算機の実行を可能にす
るような仮想計算機システムのもとで、ホスト計算機の
オペレーティングシステムは監視プログラムモードで動
作し、ゲスト仮想計算機上のオペレーティングシステム
は問題プログラムモードで動作する場合に、従来の装置
では、どちらか一方のオペレーティングシステムに関し
てだけしか記憶保ｊφが行えなかったのに対して、この
発明によって、動作モードに応じて別々の保蒋を行うこ
とが可能となった。また、記憶制御コードを問題プログ
ラムモードから設定１工能にしたので、上述の列のよう
な場せ、ゲスト仮想計算機上で走行するオペレーティン
グシステムが直接記憶制御コードを設定することができ
、ホスト計算機上のオペレーティングシステムの介助全
省略することができるので、仮想計算機システムの処理
効率を高めることができるという効果がある。
化１図は従来の装置を示す説明図、第２図はこの発明の
一実施ψ」を示す説明図である。 （２）・・・主記憶装置ｑ、（３１・・・プログラム状
態語（ＰＳＷ）、（３ａ）・・・プログラムモードを示
す符号（財）、（３，ｂ）・・・アクセスキー（ＡＫ）
、（４１・・・主記憶装置の各ブロック、（５）・・
・記憶制御コード（ＭＭＣ） 、（５ａ）・・・記憶保
ｉφキー （ＰＫ）、（５ｂ）・・・保護動作モード（
ＰＭ）。 尚、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄 第１図
一実施ψ」を示す説明図である。 （２）・・・主記憶装置ｑ、（３１・・・プログラム状
態語（ＰＳＷ）、（３ａ）・・・プログラムモードを示
す符号（財）、（３，ｂ）・・・アクセスキー（ＡＫ）
、（４１・・・主記憶装置の各ブロック、（５）・・
・記憶制御コード（ＭＭＣ） 、（５ａ）・・・記憶保
ｉφキー （ＰＫ）、（５ｂ）・・・保護動作モード（
ＰＭ）。 尚、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄 第１図
Claims (1)
- 複数の動作モードが設けられているデータ処理システム
の主記憶装置を保護する記憶保護装置において、上記主
記憶装置の記憶領域を板数のブロックに分割し各ブロッ
クごとに記憶制御コードを設け、そのコード内に保護動
作モードを示すフィールド及び記憶保護キーを設定する
フィールドを設ける手段と、上記保護動作モードを示す
フ（−ルドに保護すべき動作モードを示す符号を設定し
、上記記憶保護キーに上記保〜すべき動作モードにおけ
る保絢キーとなる数値を設定する手段と、プログラム状
態語が上記主記憶装置へ書込むだめのアクセス命令を示
すとき、当該プログラム状態語中のアクセス命令に設定
されている数値と上記記憶保護キーに設定されている数
値とが一致し、かつ当該プログラム状態語中のプログラ
ムモードを示す符号と上記保護動作モードを示すフィー
ルドに設定されている符号とがＨ［定の関係ＶＣあるブ
ロックに限り当該ブロックへのアクセスを許可する制御
手段と（ｉｌ−備えたことを特徴とする記憶保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219683A JPS6074060A (ja) | 1983-09-30 | 1983-09-30 | 記憶保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18219683A JPS6074060A (ja) | 1983-09-30 | 1983-09-30 | 記憶保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074060A true JPS6074060A (ja) | 1985-04-26 |
Family
ID=16114022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18219683A Pending JPS6074060A (ja) | 1983-09-30 | 1983-09-30 | 記憶保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074060A (ja) |
-
1983
- 1983-09-30 JP JP18219683A patent/JPS6074060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305460A (en) | Data processor | |
| US5396609A (en) | Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions | |
| US5027273A (en) | Method and operating system for executing programs in a multi-mode microprocessor | |
| US4779187A (en) | Method and operating system for executing programs in a multi-mode microprocessor | |
| JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
| KR100232670B1 (ko) | 멀티프로그램 실행제어장치 | |
| JPH09500469A (ja) | メモリカード及びその作動方法 | |
| KR20040048664A (ko) | 컴퓨터 시스템의 바이오스 보안 유지방법 | |
| EP0109504A2 (en) | Protection system for storage and input/output facilities and the like | |
| IE50247B1 (en) | Data processing system including internal register addressing arrangements | |
| US7680999B1 (en) | Privilege promotion based on check of previous privilege level | |
| US6549953B1 (en) | Object encapsulation protection apparatus | |
| JPS6074060A (ja) | 記憶保護装置 | |
| JPS62160554A (ja) | メモリの不正アクセス防止装置 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JPH04322343A (ja) | メモリアクセスのトレ−ス方式 | |
| JPH0546485A (ja) | 記憶制御装置 | |
| JPS6225214B2 (ja) | ||
| JPS6054691B2 (ja) | 情報処理装置の記憶保護方式 | |
| JPS5883399A (ja) | 保護方式 | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPH06236300A (ja) | マイクロコンピュータ | |
| JPS60230248A (ja) | メモリ保護方式 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH02155057A (ja) | データ処理装置 |