JPS6054691B2 - 情報処理装置の記憶保護方式 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は情報処理装置の記憶保護方式に関するもので
あり、特に複数の演算装置で記憶装置を共用する場合の
記憶保護方式に関するものである。

〔発明の背景〕 従来、あるプログラムを処理する場合
、そのプ口グラムは記憶領域中にそのプログラムが占有
してアクセスできるエリアをある一定ブロック単位（以
後ページという）で与えられ、各ページにはそのページ
内の記憶領域に対する処理を規定する指標（以後ストレ
ージキーという）及びそのページ内の参照のみは許可す
る参照許可ビット（以下リフアレンスビツトという）が
設定される。

また演算装置中では実行中のプログラムの処理状態を示
す指標（以下プロセッサキーという）を保持している。
プログラムの実際の処理過程においては、記憶領域に設
定されたストレージキーと演算装置て実行中のプログラ
ムの処理を表わすプロセッサキーを比較し、一致すれば
当該ページ内の情報の参照及び書込み処理を認めるが、
不一致の場合には当該ページ内への情報の書込み処理は
禁止し、情報の参照については参照許可ビットの内容に
より参照の許可、あるいは禁止の制御が行なわれる。ま
た、プロセッサキーが特定の値の時（一般には“０゛が
使用されコントロールプログラムが実行する場合に演算
装置はこのプロセッサキーを使用して実行する）にはス
トレージキーあるいはリフアレンスビツトには無関係に
記憶装置の各記憶領域の内容を参照あるいは更新したり
する事が出来るようになつている。

このような制御によりプログラムの暴走（ここていう暴
走とはハードウェア的あるいはソフトウェア的欠陥その
他によりプログラムが本来行なうべき処理とは異なる処
理を行なう事をいう）その他によつて記憶装置へのアク
セス規約に違反した場合には、記憶保護エラー割込みが
発生し処理は停止する。

以上のようにして同一演算装置内で同時並行処理されて
いる別プログラムの影響を受けたり、逆に影響を与えた
りする事がないように配慮されている。

記憶装置での情報アクセス管理は前記した如く、ストレ
ージキーとリフアレンスビツトによつて行なわれ、演算
装置が複数台の場合でも特別な配慮はなく前述のように
、同一手順によつて記憶装置へのアクセスの管理が行な
われる。

このように、複数の演算装置によつて、記憶装置を共用
して使用する場合においては、記憶装置の全領域をラン
ダムに使用する訳ではなく、特定の演算装置のみかアク
セスする領域と複数の演算装置が共用してアクセスする
領域とは区別して使用されるのが一般的である。

そのため、一つの演算装置が何らかの原因でプログラム
の暴走を起した場合に、暴走を起した演算装置が使用し
ている記憶領域のみならず、他の演算装置が使用してい
る記憶領域をも破壊する可能性がありシステム全体の処
理を停止してしまうという問題点がある。〔発明の目的
〕この発明の目的とするところは、前記の如き従来の問
題点を除去するものであり、プログラムの暴走によるメ
モリ情報の破壊を防止し、複数の演算装置からアクセス
される記憶装置内の情報の破壊を最少限度におさえ、正
常状態への復帰を容易にすることによつて、システム全
体の信頼性を向上させる情報処理装置の記憶保護方式を
提供ことにある。

〔発明の概要〕

上記目的を達成するために、本発明は、複数の演算装置
と、複数の演算装置からアクセスされ、複数の演算装置
に対応して区分された記憶領域、区分された記憶領域の
各々にアクセス可能な演算装置を指定する情報を保持す
る第１のレジスタ、演算装置の各々が区分された記憶領
域で実行する処理を識別する情報及び演算装置の各々が
区分された記憶領域の参照を許可するか否かを指示する
情報を保持する第２のレジスタ、第１，第２のレジスタ
に保持される情報を変更可能な演算装置を指定する情報
を保持する第３のレジスタを含む記憶装置と、演算装置
から記憶装置へのアクセス要求に応じて、第１，第２の
レジスタに保持される情報に基づいて、区分された記憶
領域のアクセスの許可又は拒否を制御する第１の手段と
、演算装置から第１，第２のレジスタに保持される情報
の変更要求に応じて第３のレジスタに保持される情報に
基づいて第１，第２のレジスタに保持される情報の許可
又は拒否を制御する第２の手段とを具備することにより
複数の演算装置からアクセスされる記憶装置を管理する
ことを特徴とする。

〔発明の実施例〕本発明の一実施例については、図面を
用いて詳細に説明する。

第１図は記憶装置へのデータアクセスを示すブロック図
である。

第１図において、記憶装置４は、演算装置１，２，３の
三つによつて共有して使用されている。記憶装置４内の
データを管理する為の制御は次のように行なう。記憶装
置４複数の演算装置１，２，３によつてデータのアクセ
スが可能であるが、これらの演算装置１，２，３が記憶
装置４をアクセスするのを管理するための制御は、ある
特定の演算装置（以後マスタ演算装置という）によつて
のみ行なう事が出来るようにする。即ち、このマスタ演
算装置は、システムの処理開始に先立つて、図示しない
指示手段から指示される信号１０１によつて記憶装置４
のマスタ演算装置記憶レジスタ５に演算装置番号が記憶
されることにより、指定される。マスタ演算装置記憶レ
ジスタ５に登録された演算装置番号で指定される演算装
置はマスタ演算装置として記憶装置４内の制御レジスタ
９及び制御レジスタ１３を制御する。制御レジスタ９と
制御レジスタ１３は記憶部１７と対応づけられて各々用
意されており、制御レジスタ９内の演算装置管理レジス
スタ１０，１１，１２と制御レジスタ１３内のメモリア
クセスレジスタ１４，１５，１６とは記憶部１７のペー
ジ１８と各々１対１に対応している。また演算装置管理
レジスタ１０とメモリアクセスレジスタ１４とは演算装
置１に、演算装置管理レジスタ１１とメモリアクセスレ
ジスタ１５とは演算装置２に、演算装置管理レジスタ１
２とメモリアクセスレジスタ１６とは演算装置３に１対
１に対応している。この制御レジスタ９は、記憶部１７
へのアクセス可能な演算装置番号を記憶しておくレジス
タであり、マスタ演算装置記憶レジスタ５に記憶されて
いる演算装置番号の演算装置によつてのみ登録あるいは
書き替えを行なう事が出来る。いま、制御レジスタ９に
演算装置番号を登録する要求が例えば演算装置１からな
されたとすると、信号１０３を通じて演算装置１の演算
装置番号がマスタ演算装置判別回路６に送られる。マス
タ演算装置判別回路６では、マスタ演算装置記憶レジス
タ５の内容を信号１０２を介して読出し、演算装置１か
ら送られて来た信号１０３による演算装置１の演算装置
番号と比較し、一致している場合には、演算装置１から
のデータを信号１０６を介して制御レジスタ９に送り、
演算装置１からのデータに基づいて演算装置管理レジス
タ１０，１１，１２の内容を更新する。即ち、演算装置
１からのデータとして、例えば、ページ１８の３ページ
目は演算装置２のみアクセスを許可することを表わすデ
ータに基づいて、３ページ目に対応する演算装置管理レ
ジスタ１１の位置に演算装置２の演算装置番号を登録す
る。

一方、マスタ演算装置記憶レジスタ５に記憶されている
演算装置番号と、演算装置１から送られてきた信号１０
３による演算装置１の演算装置番号とが異なる場合には
、信号１０６は出力せず、従つて、制御レジスタ９の変
更は行なわれない。

また、演算装置２，３から制御レジスタ９に対して登録
要求がなされる場合、信号１０４，１０５を通じて演算
装置番号がマスタ演算装置判別回路６に送られ、前述の
演算装置１の場合と同様にして、演算装置番号とマスタ
演算装置記憶レジスタ５の内容が比較され演算装置２，
３がマスタ演算装置であるかどうか確認される。この結
果、マスタ演算装置であると判定した場合、前述のよう
に制御レジスタ９の更新を行なう。もしも、演算装置１
，２，３から同時に制御レジスタ９の更新要求があつた
場合は、予じめ決められた順序で処理が行なわれる。更
に、制御レジスタ１３は、記憶部１７のアクセス条件と
すべく、ストレージキー及びリフアレンスビツトを記憶
しており、制御レジスタ９に記憶された演算装置番号の
演算装置によつてのみアクセスが可能である。

いま、メモリアクセス管理レジスタ１４の書き替え要求
は、例えば演算装置１から信号１０８を通じて演算装置
判別回路７に送られる。

演算装置判別回路７では、制御レジスタ９の演算装置管
理レジスタ１０の内容である演算装置番号を信号１０７
を通じて取り出し、演算装置１の演算装置番号が演算装
置管理レジスタ１０に記憶されているかをチェックする
。記憶されている場合には、演算装置１が制御レジスタ
１３の内容を登録あるいは書き替えすることが可能てあ
り、信号１１１を通して演算装置１から入力されたデー
タであるストレージキー及びリフアレンスビツトとどの
演算装置に対するものかを示す情報を制御レジスタ１３
に送り、対応する演算装置管理レジスタ１４，１５，１
６の内容を更新する。

演算装置管理レジスタ１０に記憶されていない場合には
、信号１１１は出力せず、従つて、制御レジスタ１３の
更新は行なわれない。

また、演算装置２，３から制御レジスタ１３への書き替
え要求は、信号１０９，１１０を通じて演算装置判別回
路７に送られ、演算装置１の場合と同様に、制御レジス
タ９の演算装置レジスタ１１，１２の内容てある演算装
置番号をチェックし、制御レジスタ１３の該当するペー
ジに対応するストレージキー及びリフアレンスビツトの
更新が行なわれる。

次に各演算装置１，２，３から記憶部１７へのデータア
クセスは次のように行なわれる。

例えば、演算装置１からのデータアクセス要求の場合は
、信号１１４を通じて、データアクセス要求がメモリア
クセス判別回路８に送られる。

メモリアクセス判別回路８は、信号１１３を通じて、制
御レジスタ９内の演算装置管理レジスタ１０の内容と、
信号１１２を通じて、制御レジスタ１３内のメモリアク
セス管理レジスタ１４の内容であるストレージキー及び
リフアレンスビツトを読み出し、演算装置１からのアク
セス要求をチェックする。演算装置１が演算装置管理レ
ジスタ１０に記憶されている場合には、信号１１４を通
じて送られて来た演算装置１のプロセッサキー（例えば
メモリ１７のページ番号に対応するプロセッサ識別コー
ド）と、メモリアクセス管理レジスタ１４に記憶されて
いるストレージキー（例えばメモリ１７のページ番号に
対応するプロセッサ識別コード）を比較し、一致してい
る場合には、メモ．りアクセス管理レジスタ１４に対応
するページ１８の指定された位置の内容の更新及び参照
を許す信号を信号１１７を通じて記憶装置１７に送る。
また送られてきたプロセッサキーと、ストレージキーが
不一致の場合には、書込処理を禁止する信．号と、メモ
リアクセス管理レジスタ１４に記憶されているリフアレ
ンスビツトを判定しページ１８の参照の許可あるいは禁
止の信号とを信号１１７を通じて記憶部１７に伝える。
演算装置１が演算装置管理レジスタ１０に記憶されてい
ない場合には、当該ページ１８はアクセス不可として演
算装置１のメモリアクセス要求は禁止され、その旨演算
装置１に伝えられる。演算装置１のプロセッサキーが特
定の値（例えば゜゜０゛）の時すなわちコントロールプ
ログラムが実行されるような場合においても、演算装置
管理レジスタ１０に演算装置１の演算装置番号が記憶さ
れていない場合には、当該ページ１８にアクセスを行な
う事が出来ない。また、演算装置２，３からのメモリア
クセス要求は信号１１５，１１６を通じて、メモリアク
セス判別回路８へ伝えられ、演算装置１の場合と同様に
、制御レジスタ９と、制御レジスタ１３の内容に基づい
て、当該ページ１８にアクセスを行なうか否か判断され
る。

なお、本実施例では、記憶装置が１個の場合を説明した
が、記憶装置が複数ある場合には個々の記憶装置に対し
て、同様の処理を行なう事により制御することが出来る
。

〔発明の効果〕 以上述べた如き構成であるのて、次の如き効果が得られ
る。

（１）演算装置対応にアクセス可能な記憶領域を予じめ
設定しているので、ある演算装置のプログラム暴走によ
り他の演算装置が管理している領域に影響を与えない。

（２）ある演算装置のプログラム暴走による処理停止に
よつて、他の演算装置に与える影響が少なくなるので、
システム全体が停止する可能性が減少する。（３）演算
装置対応にアクセス可能な記憶領域を変更することが、
指定されたマスタ演算装置からのみ可能であるため、記
憶領域の保護が管理者により厳密に行ないうる。

【図面の簡単な説明】

第１図は記憶装置のデータアクセスを示すブロック図で
ある。 １〜３・・・・・・演算装置、４・・・・・・記憶装置
、５・・・・・・マスタ演算装置記憶レジスタ、６・・
・・・・マスタ演算装置判別回路、７・・・・・・演算
装置判別回路、８・・・・・・メモリアクセス判別回路
、９・・・・・・制御レジスタ、１０〜１２・・・・・
・演算装置管理レジスタ、１３・・・・・・制御レジス
タ、１４〜１６・・・・・・メモリアクセス管理レジス
タ、１７・・・・・・記憶部、１８・・・・・・ページ
。

Claims (1)

1. 【特許請求の範囲】 １ 複数の演算装置と、該複数の演算装置からアクセス
   され、該複数の演算装置に対応して区分された記憶領域
   、該区分された記憶領域の各々にアクセス可能な演算装
   置を指定する情報を保持する第１のレジスタ、該演算装
   置の各々が該区分された記憶領域で実行する処理を識別
   する情報及び該演算装置の各々が該区分された記憶領域
   の参照を許可するか否かを指示する情報を保持する第２
   のレジスタ、該第１、第２のレジスタに保持される情報
   を変更できる演算装置を指定する情報を保持する第３の
   レジスタを含む記憶装置と、該演算装置から該記憶装置
   へのアクセス要求に応じて、該第１、第２のレジスタに
   保持される情報に基づいて、該区分された記憶領域のア
   クセスの許可又は拒否を制御する第１の手段と、該演算
   装置から該第１、第２のレジスタに保持される情報の変
   更要求に応じて該第３のレジスタに保持される情報に基
   でいて該第１、第２のレジスタに保持される情報の許可
   又は拒否を制御する第２の手段とを具備することを特徴
   とする情報処理装置の記憶保護方式。 ２ 前記第１の手段は、前記演算装置から前記記憶装置
   へのアクセス要求に応じて、前記第１のレジスタに保持
   される演算装置番号と該アクセス要求した演算装置の演
   算装置番号を比較し、かつ前記第２のレジスタに保持さ
   れるストレージキーと該アクセス要求した演算装置が実
   行する処理を識別するプロセッサキーを比較し、両者と
   も一致したとき読出し及び書込みを許可し、前記演算装
   置番号が一致し、前記ストレージキーと前記プロセッサ
   キーが不一致のとき、前記第２のレジスタに保持される
   リフアレンスビツトに参照指示があれば参照を許可し、
   参照指示がなければ参照を拒否し、前記演算装置番号が
   不一致のとき、読出し及び書込みを拒否する手段である
   ことを特徴とする特許請求の範囲第１項記載の情報処理
   装置の記憶保護方式。 ３ 前記第２の手段は、前記第３のレジスタに保持され
   る演算装置番号で指定される演算装置から前記第１、第
   ２のレジスタへの変更要求のみを許可する手段であるこ
   とを特徴とする特許請求の範囲第１項記載の情報処理装
   置の記憶保護方式。