KR900008240Y1 - 메모리 데이터 보호 회로 - Google Patents

메모리 데이터 보호 회로 Download PDF

Info

Publication number
KR900008240Y1
KR900008240Y1 KR2019870023498U KR870023498U KR900008240Y1 KR 900008240 Y1 KR900008240 Y1 KR 900008240Y1 KR 2019870023498 U KR2019870023498 U KR 2019870023498U KR 870023498 U KR870023498 U KR 870023498U KR 900008240 Y1 KR900008240 Y1 KR 900008240Y1
Authority
KR
South Korea
Prior art keywords
memory
processing unit
central processing
decoder
signal
Prior art date
Application number
KR2019870023498U
Other languages
English (en)
Other versions
KR890014242U (ko
Inventor
김명규
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870023498U priority Critical patent/KR900008240Y1/ko
Publication of KR890014242U publication Critical patent/KR890014242U/ko
Application granted granted Critical
Publication of KR900008240Y1 publication Critical patent/KR900008240Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

메모리 데이터 보호 회로
제 1 도는 본 고안의 메모리 데이터 보호 회로도.
제 2 도는 제 1 도의 각부 입출력 상태를 나타내는 타이밍도.
본 고안은 마이크로 프로세서를 구비한 시스템에 있어서, 메모리에 대한 무허가 엑세스(access)를 금지시켜 메모리에 기억된 정보를 보호할수 있도록하는 메모리 데이터 보호회로에 관한 것이다.
현재 시스템이 다기능화되고 복잡해짐에 따라 프로그램의 폭주등으로 인해서 메모리에 기억되어진 정보가 변경되거나 파괴되는 경우가 있었다.
따라서 종래에는 이러한 정보의 손실을 막고 데이터를 보호하기 위해서 메모리 관리 기능을 갖는 고가의 초대규모 집적소자(VLSI)를 시스템에 설치하여 메모리에 대한 무허가 엑세스가 발생했을 경우 이를 중앙처리 장치에 알려주도록 하였다.
여기서, 메모리 관리장치(Memory Management Unit : MMU)는 주기억장치를 가장 효율적으로 이용하기 위한 관리 기능을 갖는 장치로서, 다중 프로그래밍의 경우 주기억 장치에 여러 가지 프로그램과 데이터가 들어갈 장소를 할당해 주게되며, 이러한 메모리 관리 방식으로는 프로그램이 연속된 장소를 차지하는 인접적재(Contiguous loading)방식과, 한프로그램이 페이지 단위로 분할되어 산재해 있는 산발적 적재(Scatter loading)방식이 있다.
그런데 이러한 방식을 사용하게되면 전체 시스템의 가격이 상승함은 물론, 사용하고자하는 메모리 관리 장치에 대한 관리 프로그램을 작성하여야 되고, 그 장치를 동작시키는데 따른 하드웨어적인 구성요소를 필요로하게 되므로, 전체 시스템의 부피가 커지게되어 소형이고 간단한 시스템에서는 사용되지 못하였다.
그에 따라 이러한 기능을 갖지 못하는 시스템은 그 시스템의 신뢰도가 저하됨은 물론, 메모리의 귀중한 정보를 잃게 되는 경우가 자주 발생하였다.
본 고안은 이러한 문제점을 해결하도록 하고, 소형 시스템에서도 용이하게 실현될수 있도록 중앙처리장치에서 출력되는 명령어 인출신호를 이용하여 현재 동작되는 프로그램의 메모리 영역을 인식하고, 그 이외의 영역에 대한 데이터를 액세스하지 못하게하는 메모리 데이터 보호회로를 제공하는 것을 그 목적으로 한다.
이에 본 고안은 중앙처리장치가 메모리로부터 현재 진행중인 프로그램코드 영역의 명령을 인출하고자 할 경우에 중앙처리장치로부터 어드레스 신호를 디코딩한후, 명령어 인출신호(Instruction Fctch'Signal)에 의해 동작되는 래치 회로에 인가하여 해당코드영역의 데이터 엑세스 허용 혹은 비허용 정보를 일시 기억시킨다.
또한 이때의 어드레스 신호를 다른 디코더를 통해 디코딩한후 메모리의 선택신호로서 인가되도록 하고, 보호영역의 데이터를 액세스할 때 인에이블되는 상기 선택 신호와 래치 회로의 출력신호를 비허용 영역의 정보를 액세스할 경우에 인터럽트를 발생시키도록 하는 구성으로 이루어져 있다.
그러므로 본 고안은 마이콤을 사용하여 어떤 시스템을 제어할 경우 시스템의 데이터 액세스 폭주로 인한 정보의 손실을 막고 신뢰도를 높여주려할 때 사용될 수 있다.
또 법용 중앙처리장치를 사용하여 시스템을 제어하거나 마이크로컴퓨터를 제조할 경우에도 이용될 수 있으며, 마이콤이나 중앙처리장치의 사용환경이 좋지 않아 오동작이 쉽게 예측되는 경우 어느정도의 오류복구와 데이터의 보존을 위해 사용될수도 있다.
한편 본 고안은 다음과 같은 장점을 가지는데, 프로그램폭주시 현재까지의 정보가 파괴되는 것을 막을수 있으며, 시스템에 큰 영향을 미칠수 있는 정보중에 사용자의 실수 또는 고의로 인하여 변경되거나 비밀이 누출되는 것을 방지할 수 있다.
또 멀티타스크(Multi-task)의 기법으로 프로그램된 시스템인 경우 타스크 상호간의 독립성을 높여주어 하나의 프로그램모듈이 폭주했을때 그 영향이 다른 타스크에 미치지 못하도록할수 있다.
이하, 본 고안을 첨부 도면에 의거하여 기술하면 다음과 같다.
제 1 도에 도시된 바와 같이, 본 고안은 중앙처리장치(1)와 메모리(6)를 구비한 시스템에 있어서, 중앙처리장치(1)로부터의 어드레스신호를 수신하여 디코딩하는 디코더(2)와, 중앙처리장치(1)의 명령어 인출신호에 의해 동작하여 디코더(2)에서 출력되는 현재 진행중인 프로그램 코드 영역의 데이터 액세스 허용 또는 비허용 정보를 일시기억시키는 래치회로(3)와 중앙처리장치(1)로부터의 어드레스 신호를 디코딩하여 보호 영역의 데이터를 액세스할 경우에 인에이블되는 선택신호를 메모리(6)로 출력하는 디코더(4)와, 래치회로(3) 및 디코더(4)의 출력신호를 논리합하여 인터럽트 신호를 발생시키는 오아게이트(5)를 서로 연결해 구성하였다.
이와같이 구성된 본 고안은 제 2 도의 타이밍도에서와 같이 동작하게 되는데, 중앙처리장치(1)에서는 단자(An-An-K), (Aψ-An')를 통해 제 2a 도와 같은 어드레스 신호를 출력하여 디코더(2), (4)로 각각 인가하게 되고, 디코더(2)에서는 이 어드레스 신호를 해독하여 제 2d 에서와 같이 액세스 허용 혹은 비허용 정보를 나타내는 신호를 래치회로(3)로 출력하게 된다.
이때 중앙처리장치(1)는 현재 진행중인 프로그램에서 한명령어의 실행을 끝내고, 다음에 실행될 명령어를 메모리의 해당 코드 영역으로부터 읽어내는 명령어 인출 사이클(Instruction Fetch Cycle)을 수행해야 하므로 단자를 통해 제 2b 도와 같은 저전위의 명령어 인출신호를 출력하게되고, 이 신호를 다음 명령어를 읽어낼 때까지는 변하지 않게 된다.
이러한 명령어 인출신호에 의해 래치회로(3)가 동작하여 상기 래치회로(3)에 일시적으로 기억된 제 2e 도와 같은 디코더(2)의 출력정보를 오아게이트(5)로 인가하게 된다.
한편 디코더(4)에서는 중앙처리장치(1)로부터의 어드레스 신호를 해독하여 제 2c 도에서와 같이 보호영역의 메모리 데이터를 액세스할 때마다 인에이블 되는 선택신호를 메모리(6)의 단자와 오아게이트(5)로 인가하게 된다.
그리하여 이전에 수행된 명령 영역이 허용영역이었는지 비허용영역이었는지를 기억하고 있는 래치회로(3)의 출력신호(허용 영역될 경우 고전위, 비허용 영역일 경우 저전위 상태)와 디코더(4)의 선택신호가 모두 저전위 상태일 때 오아게이트(5)는 중앙처리장치(1)의 단자로 제 2f 도에서와 같이 저전위의 인터럽트, 신호를 출력하게 된다.
이에 따라 중앙처리장치(1)에서는 현재 진행중인 프로그램의 영역이 허용영역인지 비허용영역인지를 판단하여 비허용 영역의 프로그램이 임의 영역에 있는 데이터를 액세스할수 없도록 하게 된다.

Claims (1)

  1. 중앙처리장치(1)와 메모리(6)를 구비한 시스템에 있어서, 중앙처리장치(1)로부터의 어드레스 신호를 수신하여 해독하는 디코더(2)와, 중앙처리장치(1)의 명령어 인출 신호에 의해 동작하여 디코더(2)에서 출력되는 현재 진행중인 프로그램 코드 영역의 데이터 액세스 허용 또는 비허용 정보를 일시 기억시키는 래치회로(3)와, 중앙처리장치(1)로부터의 어드레스 신호를 해독하여 보호 영역의 데이터를 액세스할 경우에 인에이블되는 선택 신호를 메모리(6)로 출력하는 디코더(4)와, 래치회로(3) 및 디코더(4)의 출력신호를 논리합하여 인터럽트 신호를 발생시키는 오아게이트(5)로 구성함을 특징으로 하는 메모리 데이터 보호회로.
KR2019870023498U 1987-12-29 1987-12-29 메모리 데이터 보호 회로 KR900008240Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023498U KR900008240Y1 (ko) 1987-12-29 1987-12-29 메모리 데이터 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023498U KR900008240Y1 (ko) 1987-12-29 1987-12-29 메모리 데이터 보호 회로

Publications (2)

Publication Number Publication Date
KR890014242U KR890014242U (ko) 1989-08-10
KR900008240Y1 true KR900008240Y1 (ko) 1990-09-10

Family

ID=19270925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023498U KR900008240Y1 (ko) 1987-12-29 1987-12-29 메모리 데이터 보호 회로

Country Status (1)

Country Link
KR (1) KR900008240Y1 (ko)

Also Published As

Publication number Publication date
KR890014242U (ko) 1989-08-10

Similar Documents

Publication Publication Date Title
KR970004513B1 (ko) 데이타 처리장치
US5237616A (en) Secure computer system having privileged and unprivileged memories
US5432950A (en) System for securing a data processing system and method of operation
US4388695A (en) Hardware memory write lock circuit
US4523271A (en) Software protection method and apparatus
US5684948A (en) Memory management circuit which provides simulated privilege levels
JP2727520B2 (ja) メモリカード及びその作動方法
EP0661642B1 (en) Microcomputer with memory read protection
US5991858A (en) Multi-user data processing system with storage protection
US5802541A (en) Method and apparatus in a data processing system for using chip selects to perform a memory management function
KR930008040B1 (ko) 마이크로 콘트롤러
AU620450B2 (en) Memory write protection circuit
US20050257016A1 (en) Digital signal controller secure memory partitioning
EP0109504A2 (en) Protection system for storage and input/output facilities and the like
KR100505106B1 (ko) 강화된 보안 기능을 갖춘 스마트 카드
US5721872A (en) Information processing apparatus with write protection function of specific storage area
US4763248A (en) Microcomputer with a detecting function of a memory access error
KR100791815B1 (ko) 컴퓨터 시스템 및 컴퓨터 시스템에서 인스트럭션을 실행하는 방법
KR900008240Y1 (ko) 메모리 데이터 보호 회로
EP1713000A1 (en) Memory protection system
RU2198424C2 (ru) Микрокомпьютер
US7340575B2 (en) Method and a circuit for controlling access to the content of a memory integrated with a microprocessor
US7103804B2 (en) Method of generating an interrupt signal when application is performed outside of designated region
GB2263348A (en) Securing program code.
JPH01123342A (ja) メモリの書込保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee