JPS6235701B2 - - Google Patents
Info
- Publication number
- JPS6235701B2 JPS6235701B2 JP57165589A JP16558982A JPS6235701B2 JP S6235701 B2 JPS6235701 B2 JP S6235701B2 JP 57165589 A JP57165589 A JP 57165589A JP 16558982 A JP16558982 A JP 16558982A JP S6235701 B2 JPS6235701 B2 JP S6235701B2
- Authority
- JP
- Japan
- Prior art keywords
- key code
- memory
- output port
- processor
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000009434 installation Methods 0.000 claims description 4
- 230000001012 protector Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
本発明はシステムの設置データをシステム内の
メモリーに記憶保持するようにしたプロセツサ制
御による制御装置の記憶保護方式（以下、メモリ
ープロテクト方式という。）に関するものであ
る。
メモリーに記憶保持するようにしたプロセツサ制
御による制御装置の記憶保護方式（以下、メモリ
ープロテクト方式という。）に関するものであ
る。
プロセツサ制御の記憶装置においては、その装
置を利用する顧客に応じた設置データ（以下、シ
ステムデータという。）を持つ場合があるが、マ
イクロプロセツサ等を用いた安価な制御装置にお
いては、多くの場合高価な外部記憶手段を有さ
ず、例えばシステム内のメモリーアドレス空間の
一部をシステムデータ用に割当て、電池バツクア
ツプされたICメモリー等に上記システムデータ
を記憶する方法が取られる場合が多い。
置を利用する顧客に応じた設置データ（以下、シ
ステムデータという。）を持つ場合があるが、マ
イクロプロセツサ等を用いた安価な制御装置にお
いては、多くの場合高価な外部記憶手段を有さ
ず、例えばシステム内のメモリーアドレス空間の
一部をシステムデータ用に割当て、電池バツクア
ツプされたICメモリー等に上記システムデータ
を記憶する方法が取られる場合が多い。
ところがこのような装置においては、プロセツ
サの同一アドレス空間内にシステムデータが配置
されるため、プログラム暴走から当該システムデ
ータを保護する必要があり、通常ハードウエア手
段（例えば手動切替スイツチによりメモリ書込制
御線をコントロールする）によりメモリープロテ
クトを行なうようにしている。
サの同一アドレス空間内にシステムデータが配置
されるため、プログラム暴走から当該システムデ
ータを保護する必要があり、通常ハードウエア手
段（例えば手動切替スイツチによりメモリ書込制
御線をコントロールする）によりメモリープロテ
クトを行なうようにしている。
しかし、このようなハードウエア手段による場
合は、メモリーのプロテクトは確実であるが、シ
ステムデータの変更要求に対しては、その装置の
設置された現地に赴く必要があり、例えば遠隔制
御でこれを変更する等の方法をとることは困難で
ある。また、このメモリープロテクトの制御を、
スイツチ等のハードウエア手段でなくプログラム
手段のみ（例えば、システムに接がるデータ投入
手段からプロテクト解除コマンドを投ずる）によ
つて行なう方法の場合は、プログラム自身にプロ
テクト解除の機能を有するため、プログラム暴走
によりメモリープロテクトが解除され、システム
データが破壊される恐れがある。
合は、メモリーのプロテクトは確実であるが、シ
ステムデータの変更要求に対しては、その装置の
設置された現地に赴く必要があり、例えば遠隔制
御でこれを変更する等の方法をとることは困難で
ある。また、このメモリープロテクトの制御を、
スイツチ等のハードウエア手段でなくプログラム
手段のみ（例えば、システムに接がるデータ投入
手段からプロテクト解除コマンドを投ずる）によ
つて行なう方法の場合は、プログラム自身にプロ
テクト解除の機能を有するため、プログラム暴走
によりメモリープロテクトが解除され、システム
データが破壊される恐れがある。
本発明はこのような点にかんがみてなされたも
ので、ソフトウエア手段として、データ投入手段
からプロセツサに入力されたキーコードをプログ
ラム機能による加工なしに特定出力ポートにその
まま出力する機能を持たせ、一方ハードウエア手
段としてはあらかじめ設定された固定キーコード
を発生する固定キーコード設定手段と、プロセツ
サーから出力された上記キーコードが上記固定キ
ーコード設定手段により設定された固定キーコー
ドと一致した時のみメモリーのプロテクトを解除
する手段を設けることにより、プログラム暴走に
よる破壊のない、かつ遠隔からのシステムデータ
の変更を可能とするメモリプロテクト方式を提供
するものである。
ので、ソフトウエア手段として、データ投入手段
からプロセツサに入力されたキーコードをプログ
ラム機能による加工なしに特定出力ポートにその
まま出力する機能を持たせ、一方ハードウエア手
段としてはあらかじめ設定された固定キーコード
を発生する固定キーコード設定手段と、プロセツ
サーから出力された上記キーコードが上記固定キ
ーコード設定手段により設定された固定キーコー
ドと一致した時のみメモリーのプロテクトを解除
する手段を設けることにより、プログラム暴走に
よる破壊のない、かつ遠隔からのシステムデータ
の変更を可能とするメモリプロテクト方式を提供
するものである。
以下に実施例にもとづいて本発明を詳細に説明
する。
する。
第１図は本発明の実施例の構成を示したブロツ
ク図で、ａはセントラルプロセツサ（以下、
CPUという。）、ｂはタイプライタインターフエ
ース、ｃはタイプライタ、ｄはキーコードラツチ
付きの比較回路からなるプロテクターで前記特定
出力ポートと対応するもの、ｅは固定キーコード
設定手段、ｆは書替可能メモリー（以下、RAM
という。）、ｇはプログラム用読出し専用メモリー
（以下、ROMという。）、ｈはCPUバスである。
ク図で、ａはセントラルプロセツサ（以下、
CPUという。）、ｂはタイプライタインターフエ
ース、ｃはタイプライタ、ｄはキーコードラツチ
付きの比較回路からなるプロテクターで前記特定
出力ポートと対応するもの、ｅは固定キーコード
設定手段、ｆは書替可能メモリー（以下、RAM
という。）、ｇはプログラム用読出し専用メモリー
（以下、ROMという。）、ｈはCPUバスである。
第１図において、CPU・ａはROM・ｇからの
プログラムをCPUバスｈを介して読出し走行す
る。RAM・ｆにはシステムデータが設定され、
プロテクターｄにより通常はCPU・ａからの書
込が禁止され、保護されており、メモリープロテ
クトの状態にある。
プログラムをCPUバスｈを介して読出し走行す
る。RAM・ｆにはシステムデータが設定され、
プロテクターｄにより通常はCPU・ａからの書
込が禁止され、保護されており、メモリープロテ
クトの状態にある。
RAM・ｆのシステムデータを変更し、もしく
は新規なシステムデータの設定を行う場合は、タ
イプライターｃからメモリープロテクトを解除す
るコマンドをタイプライタインターフエースｂを
介してCPU・ａに入力する。CPU・ａは、入力
されたコマンドがメモリープロテクト解除コマン
ドの場合は、そのコマンド中に含まれるキーコー
ドをそのまま（加工することなく）プロテクター
ｄに出力する。プロテクターｄはCPU・ａから
出力された上記キーコードをラツチするととも
に、固定キーコード設定手段ｅからの固定キーコ
ードと上記CPU・ａからのキーコードとを比較
し、その結果をRAM・ｆの書込制御線に出力す
る。上記固定キーコードは例えば第２図に示すよ
うにヘキサデシマル５５で構成されるプロテクタ
ーｄの出力は、上記CPU・ａからのキーコード
が上記固定キーコードと一致すれば、RAM・ｆ
の書込制御線の書込抑止を解除する。一旦プロテ
クターｄに正しいキーコードがラツチされれば、
それ以後はこのラツチ内容を消去するまで
RAM・ｆはオープンされ、タイプライタｃから
のコマンドに応じてCPU・ａはRAM・ｆにアク
セスし、システムデータの設定・変更を行う。
は新規なシステムデータの設定を行う場合は、タ
イプライターｃからメモリープロテクトを解除す
るコマンドをタイプライタインターフエースｂを
介してCPU・ａに入力する。CPU・ａは、入力
されたコマンドがメモリープロテクト解除コマン
ドの場合は、そのコマンド中に含まれるキーコー
ドをそのまま（加工することなく）プロテクター
ｄに出力する。プロテクターｄはCPU・ａから
出力された上記キーコードをラツチするととも
に、固定キーコード設定手段ｅからの固定キーコ
ードと上記CPU・ａからのキーコードとを比較
し、その結果をRAM・ｆの書込制御線に出力す
る。上記固定キーコードは例えば第２図に示すよ
うにヘキサデシマル５５で構成されるプロテクタ
ーｄの出力は、上記CPU・ａからのキーコード
が上記固定キーコードと一致すれば、RAM・ｆ
の書込制御線の書込抑止を解除する。一旦プロテ
クターｄに正しいキーコードがラツチされれば、
それ以後はこのラツチ内容を消去するまで
RAM・ｆはオープンされ、タイプライタｃから
のコマンドに応じてCPU・ａはRAM・ｆにアク
セスし、システムデータの設定・変更を行う。
以上の実施例から明らかなように、本発明のメ
モリープロテクト方式においては、プログラム及
びCPU・ａはタイプライターｃから入力された
任意のキーコードを特定出力ポート（プロテクタ
ーｄ）に出力するだけの機能しか与えられていな
いので、この出力ポートに正しいキーコードを出
力するようにCPU・ａが暴走する確率は非常に
低いことからプログラム暴走が発生しても
RAM・ｆの書込制御線の書込抑止が解除される
ことは皆無に等しく、RAM・ｆの格納情報を保
護するという実用上の要求を十分満すプロテクト
が可能である。さらに、キーコードの桁数を多く
すればその確率をさらに低くすることができる。
モリープロテクト方式においては、プログラム及
びCPU・ａはタイプライターｃから入力された
任意のキーコードを特定出力ポート（プロテクタ
ーｄ）に出力するだけの機能しか与えられていな
いので、この出力ポートに正しいキーコードを出
力するようにCPU・ａが暴走する確率は非常に
低いことからプログラム暴走が発生しても
RAM・ｆの書込制御線の書込抑止が解除される
ことは皆無に等しく、RAM・ｆの格納情報を保
護するという実用上の要求を十分満すプロテクト
が可能である。さらに、キーコードの桁数を多く
すればその確率をさらに低くすることができる。
以上の説明のように、本発明によれば、システ
ムデータをシステム内に記憶するようにしたプロ
セツサ制御の制御装置において、システムデータ
のプロテクトを極めて安価にでき、かつ遠隔制御
によつてシステムデータの設定・変更が可能なメ
モリープロテクト方式を提供することができ、そ
の効果は顕著である。
ムデータをシステム内に記憶するようにしたプロ
セツサ制御の制御装置において、システムデータ
のプロテクトを極めて安価にでき、かつ遠隔制御
によつてシステムデータの設定・変更が可能なメ
モリープロテクト方式を提供することができ、そ
の効果は顕著である。
第１図は本発明の実施例を示すブロツク図、第
２図はキーコードの例を示す図である。 ａ…セントラルプロセツサー（CPU）、ｂ…タ
イプライターインターフエース、ｃ…タイプライ
タ、ｄ…プロテクター、ｅ…固定キーコード設定
手段、ｆ…書込可能メモリー（RAM）、ｇ…プロ
グラム用メモリー（ROM）、ｈ…CPUバス。
２図はキーコードの例を示す図である。 ａ…セントラルプロセツサー（CPU）、ｂ…タ
イプライターインターフエース、ｃ…タイプライ
タ、ｄ…プロテクター、ｅ…固定キーコード設定
手段、ｆ…書込可能メモリー（RAM）、ｇ…プロ
グラム用メモリー（ROM）、ｈ…CPUバス。
Claims (1)
- １ システムの設置データをシステム内のメモリ
ーに記憶保持するようにしたプロセツサ制御によ
る制御装置に設けられるシステムであつて、外部
入力手段からの投入キーコードとシステム内に設
定した固定キーコードとを比較して、双方のキー
コードが一致しない限り上記メモリーへの設置デ
ータの書込みを許可しないようにしたメモリーの
保護システムに於いて、上記固定キーコードはハ
ードウエア手段によつて特定出力ポートに設定さ
れるようにし、上記投入キーコードは外部入力手
段によつて投入されたのちプロセツサによつて無
加工で上記特定出力ポートに中継出力されるよう
にし、双方のキーコードが上記特定出力ポートに
おいて比較されるようにしたメモリープロテクト
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165589A JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165589A JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956300A JPS5956300A (ja) | 1984-03-31 |
| JPS6235701B2 true JPS6235701B2 (ja) | 1987-08-03 |
Family
ID=15815221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165589A Granted JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956300A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266301U (ja) * | 1985-10-14 | 1987-04-24 | ||
| JPS62271031A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 記憶デ−タ保護方式 |
| JP2951959B2 (ja) * | 1988-05-16 | 1999-09-20 | キヤノン株式会社 | 制御回路のデータ保護方法 |
| JPH03280126A (ja) * | 1990-03-29 | 1991-12-11 | Japan Radio Co Ltd | データ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
-
1982
- 1982-09-22 JP JP57165589A patent/JPS5956300A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5956300A (ja) | 1984-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1310136C (en) | Microcomputer with internal ram security during external program mode | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| US6240530B1 (en) | Virus extermination method, information processing apparatus and computer-readable recording medium with virus extermination program recorded thereon | |
| US4523271A (en) | Software protection method and apparatus | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| US7584350B2 (en) | Method for booting up software in the boot sector of a programmable read-only memory | |
| JPH09305568A (ja) | マイクロプロセッサカードにソースプログラムを組み込む方法及び安全プログラムを含むマイクロプロセッサ | |
| JPS6133218B2 (ja) | ||
| JPS63187353A (ja) | バスを介して信号を伝送することを阻止するためのデータ保護回路 | |
| JPS6235701B2 (ja) | ||
| US20050108488A1 (en) | Programme-controlled unit | |
| JPH0156410B2 (ja) | ||
| GB2314180A (en) | Protecting memory by requiring all accessing programs to be modified | |
| US7293148B2 (en) | Method for reliably verifying a memory area of a microcontroller in a control unit and control unit having a protected microcontroller | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| EP1094393B1 (en) | Procedure for the prevention of unauthorized access to a memory | |
| JPH04163649A (ja) | 外部記憶装置のデータ保護方式 | |
| RU97104793A (ru) | Способ защиты персонального компьютера от несанкционированного доступа и устройство для его реализации | |
| JP2904991B2 (ja) | 数値制御装置 | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| KR19990045550A (ko) | 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치 | |
| KR950003384Y1 (ko) | 소프트 웨어 보호장치 | |
| JPH02155057A (ja) | データ処理装置 | |
| JPH0254355A (ja) | プログラマブルコントローラ |