JPS62271031A - 記憶デ−タ保護方式 - Google Patents
記憶デ−タ保護方式Info
- Publication number
- JPS62271031A JPS62271031A JP61113635A JP11363586A JPS62271031A JP S62271031 A JPS62271031 A JP S62271031A JP 61113635 A JP61113635 A JP 61113635A JP 11363586 A JP11363586 A JP 11363586A JP S62271031 A JPS62271031 A JP S62271031A
- Authority
- JP
- Japan
- Prior art keywords
- password
- data
- write
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
電気的に書替えが可能のリードオンリメモリ （ＥＥＦ
ＲＯＭ）の記憶データの書替えを、パスワードの照合一
致の場合のみ可能とし、プロセッサの暴走時や外部から
誤ってアクセスされた時に、書替えが生じないようにし
て、電気的に書替えが可能のリードオンリメモリ （Ｅ
ＥＰＲＯＭ）の記憶データを保護するものである。
ＲＯＭ）の記憶データの書替えを、パスワードの照合一
致の場合のみ可能とし、プロセッサの暴走時や外部から
誤ってアクセスされた時に、書替えが生じないようにし
て、電気的に書替えが可能のリードオンリメモリ （Ｅ
ＥＰＲＯＭ）の記憶データを保護するものである。
本発明は、電気的に書替えが可能のリードオンリメモリ
の記憶データを保護する為の記憶データ保護方式に関す
るものである。
の記憶データを保護する為の記憶データ保護方式に関す
るものである。
リードオンリメモリ （ＲＯＭ）は、ランダムアクセス
メモリ （ＲＡＭ）と異なり、記憶データの書替えがで
きないものが一般的であったが、記憶データを紫外線照
射によって消去し、比較的高電圧のパルスで書込みを行
う消去可能でプログラム可能のリードオンリメモリ （
ＥＦＲＯＭ）や、電気的に消去して、ＴＴＬレベル等の
低電圧のパルスで書込みを行う電気的に消去可能でプロ
グラム可能のリードオンリメモリ （ＥＥＰＲＯＭ）等
が実用化されている。
メモリ （ＲＡＭ）と異なり、記憶データの書替えがで
きないものが一般的であったが、記憶データを紫外線照
射によって消去し、比較的高電圧のパルスで書込みを行
う消去可能でプログラム可能のリードオンリメモリ （
ＥＦＲＯＭ）や、電気的に消去して、ＴＴＬレベル等の
低電圧のパルスで書込みを行う電気的に消去可能でプロ
グラム可能のリードオンリメモリ （ＥＥＰＲＯＭ）等
が実用化されている。
この電気的に消去可能でプログラム可能のり一ドオンリ
メモリ （ＥＥＦＲＯＭ）は、電気的に書替えが可能と
なるので、使用中に誤って記憶データの書替えが生じな
いように保護することが要望されてきた。
メモリ （ＥＥＦＲＯＭ）は、電気的に書替えが可能と
なるので、使用中に誤って記憶データの書替えが生じな
いように保護することが要望されてきた。
メモリの記憶データの保護方式としては、ランダムアク
セスメモリ （ＲＡＭ）を用いた場合、所定の領域の記
憶データを保護する為に、データを書込む時に、保護領
域のアドレスであるか否かをチェックし、保護領域以外
の書込アドレスである場合のみ、そのデータの書込みを
可能とする方式が一般的である。
セスメモリ （ＲＡＭ）を用いた場合、所定の領域の記
憶データを保護する為に、データを書込む時に、保護領
域のアドレスであるか否かをチェックし、保護領域以外
の書込アドレスである場合のみ、そのデータの書込みを
可能とする方式が一般的である。
このようなランダムアクセスメモリに対して、紫外線に
より消去可能でプログラム可能のリードオンリメモリ（
ＥＰＲＯＭ）に於いては、通常の使用時には、紫外線が
照射されないので消去されることはなく、且つ書込みの
為の高電圧パルス発生もできないことから、記憶データ
の保護を行う必要がないものであった。従って、紫外線
消去可能でプログラム可能のリードオンリメモリ （Ｅ
ＰＲＯＭ）と置換して使用される電気的に消去可能でプ
ログラム可能のリードオンリメモリ （ＥＥＰＲＯＭ）
についても、記憶データを保護する手段は設けられてい
なかった。
より消去可能でプログラム可能のリードオンリメモリ（
ＥＰＲＯＭ）に於いては、通常の使用時には、紫外線が
照射されないので消去されることはなく、且つ書込みの
為の高電圧パルス発生もできないことから、記憶データ
の保護を行う必要がないものであった。従って、紫外線
消去可能でプログラム可能のリードオンリメモリ （Ｅ
ＰＲＯＭ）と置換して使用される電気的に消去可能でプ
ログラム可能のリードオンリメモリ （ＥＥＰＲＯＭ）
についても、記憶データを保護する手段は設けられてい
なかった。
プロセッサの暴走時や外部からの誤りのアクセスにより
、電気的に消去可能でプログラム可能のリードオンリメ
モリ （ＥＥＰＲＯＭ）に対して、ライトモードと同じ
状態が発生して、データバス上のデータの書込みが行わ
れる場合が生じ、記憶データが破壊されることになる。
、電気的に消去可能でプログラム可能のリードオンリメ
モリ （ＥＥＰＲＯＭ）に対して、ライトモードと同じ
状態が発生して、データバス上のデータの書込みが行わ
れる場合が生じ、記憶データが破壊されることになる。
本発明は、電気的に消去可能でプログラム可能のリード
オンリメモリの記憶データが、プロセッサの暴走等によ
り破壊されることを防止し、且つ外部からの書替え或い
は記憶データ保護の設定を可能とすることを目的とする
ものである。
オンリメモリの記憶データが、プロセッサの暴走等によ
り破壊されることを防止し、且つ外部からの書替え或い
は記憶データ保護の設定を可能とすることを目的とする
ものである。
本発明の記憶データ保護方式は、パスワードを用いて記
憶データを保護するものであり、第１図を参照して説明
する。設定パスワードと、入力されたパスワードとを照
合して、照合一致の場合にパスワード認識信号を出力す
るパスワード認識部２と、このパスワード認識部２から
のパスワード認識信号によりリードオンリメモリｌに書
込イネーブル信号を加える書込制御部３とを備えて、リ
ードオンリメモリｌの記憶データの書替時に、データバ
スを介して入力されたパスワードと設定パスワードとを
パスワード認識部２で照合し、照合一致の場合のみパス
ワード認識信号を書込制御部３に加え、書込制御部３は
このパスワード認識信号によってリードオンリメモリ１
に書込イネーブル信号を加えるものである。そして、ア
ドレスバスを介して書込アドレスが加えられ、データバ
スを介して書込データが加えられることにより、リード
オンリメモリ１にデータが書込まれる。
憶データを保護するものであり、第１図を参照して説明
する。設定パスワードと、入力されたパスワードとを照
合して、照合一致の場合にパスワード認識信号を出力す
るパスワード認識部２と、このパスワード認識部２から
のパスワード認識信号によりリードオンリメモリｌに書
込イネーブル信号を加える書込制御部３とを備えて、リ
ードオンリメモリｌの記憶データの書替時に、データバ
スを介して入力されたパスワードと設定パスワードとを
パスワード認識部２で照合し、照合一致の場合のみパス
ワード認識信号を書込制御部３に加え、書込制御部３は
このパスワード認識信号によってリードオンリメモリ１
に書込イネーブル信号を加えるものである。そして、ア
ドレスバスを介して書込アドレスが加えられ、データバ
スを介して書込データが加えられることにより、リード
オンリメモリ１にデータが書込まれる。
入力されたパスワードと設定パスワードとが照合一致し
ない場合は、リードオンリメモリ１に書込イネーブル信
号が加えられないので、リードオンリメモリ１の記憶デ
ータの書替えが行われないことになり、プロセッサの暴
走時や外部からの誤ったアクセスによりリードオンリメ
モリ１の記憶データが破壊されることはなくなる。
ない場合は、リードオンリメモリ１に書込イネーブル信
号が加えられないので、リードオンリメモリ１の記憶デ
ータの書替えが行われないことになり、プロセッサの暴
走時や外部からの誤ったアクセスによりリードオンリメ
モリ１の記憶データが破壊されることはなくなる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例のブロック図であり、１１は電
気的に消去可能でプログラム可能のり一ドオンリメモリ
、１２はパスワード認識部、１３は書込制御部、１４は
プロセッサ、１５はキーボード等の操作部、１６は外部
装置や回線等を接続する為のインタフェース部、１７は
プロセッサを監視するウォッチドッグタイマ、１８はデ
ータバス、１９はアドレスバスである。又Ｐｗｗはパス
ワードを設定する為の書込信号、ＷＲは記憶データの書
替時に加えられる書込信号、ＣＬＲはクリア信号、ＣＥ
はチップイネーブル信号、ＯＥは出力イネーブル信号、
ＰＷはパスワード認識信号、ＷＥは書込イネーブル信号
である。
気的に消去可能でプログラム可能のり一ドオンリメモリ
、１２はパスワード認識部、１３は書込制御部、１４は
プロセッサ、１５はキーボード等の操作部、１６は外部
装置や回線等を接続する為のインタフェース部、１７は
プロセッサを監視するウォッチドッグタイマ、１８はデ
ータバス、１９はアドレスバスである。又Ｐｗｗはパス
ワードを設定する為の書込信号、ＷＲは記憶データの書
替時に加えられる書込信号、ＣＬＲはクリア信号、ＣＥ
はチップイネーブル信号、ＯＥは出力イネーブル信号、
ＰＷはパスワード認識信号、ＷＥは書込イネーブル信号
である。
リードオンリメモリ１１は、チップイネーブル信号ＣＥ
と出力イネーブル信号○Ｅとがプロセッサ１４から加え
られた時に続出モードとなり、アドレスバス１９を介し
て加えられた続出アドレス信号によるアドレスから、記
憶データが続出されてデータバス１８に送出される。
と出力イネーブル信号○Ｅとがプロセッサ１４から加え
られた時に続出モードとなり、アドレスバス１９を介し
て加えられた続出アドレス信号によるアドレスから、記
憶データが続出されてデータバス１８に送出される。
又チップイネーブル信号ＣＥと書込イネーブル信号ＷＥ
とが加えられた時に書込モードとなり、アドレスバス１
９を介して加えられた書込アドレス信号によるアドレス
に、データバスＩ８を介して加えられたデータが書込ま
れる。
とが加えられた時に書込モードとなり、アドレスバス１
９を介して加えられた書込アドレス信号によるアドレス
に、データバスＩ８を介して加えられたデータが書込ま
れる。
又操作部１５からパスワードを設定する為の入力操作を
行うと、プロセッサ１４の制御によってパスワード認識
部１２に書込信号ｐｗｗが加えられると共に、データバ
ス１８を介して入力されたパスワードが加えられ、パス
ワード認識部１２にパスワードが設定される。このパス
ワードの設定についても、特定の入力操作を必要とする
ようにして、特定の扱い者のみがパスワードを設定でき
るようにすることが望ましい。又パスワードの設定は、
プロセッサのソフトウェア等による他の手段によって行
うことも可能である。
行うと、プロセッサ１４の制御によってパスワード認識
部１２に書込信号ｐｗｗが加えられると共に、データバ
ス１８を介して入力されたパスワードが加えられ、パス
ワード認識部１２にパスワードが設定される。このパス
ワードの設定についても、特定の入力操作を必要とする
ようにして、特定の扱い者のみがパスワードを設定でき
るようにすることが望ましい。又パスワードの設定は、
プロセッサのソフトウェア等による他の手段によって行
うことも可能である。
パスワード認識部１２にパスワードが設定された後、操
作部１５からリードオンリメモリ１１の記憶データの書
替えを行う為に、パスワードを含む人力操作を行うと、
プロセッサ１４の制御によりデータバス１８を介してパ
スワード認識部１２に、入力されたパスワードが加えら
れ、又書込信号ＷＲがパスワード認識部１２と書込制御
部１３とに加えられる。パスワード認識部１２は、書込
信号ＷＲによりデータバス１８を介して加えられたパス
ワードと設定パスワードとを照合し、照合一致の場合の
みパスワード認識信号ｐｗを書込制御部１３に加える。
作部１５からリードオンリメモリ１１の記憶データの書
替えを行う為に、パスワードを含む人力操作を行うと、
プロセッサ１４の制御によりデータバス１８を介してパ
スワード認識部１２に、入力されたパスワードが加えら
れ、又書込信号ＷＲがパスワード認識部１２と書込制御
部１３とに加えられる。パスワード認識部１２は、書込
信号ＷＲによりデータバス１８を介して加えられたパス
ワードと設定パスワードとを照合し、照合一致の場合の
みパスワード認識信号ｐｗを書込制御部１３に加える。
書込制御部１３は、書込信号ＷＲが加えられ且つパスワ
ード認識部１２からのパスワード認識信号ＰＷが加えら
れると、リードオンリメモリ１１に書込イネーブル信号
ＷＥを加える。又プロセッサ１４のＩＩ？卸によりリー
ドオンリメモリ１１にチップイネーブル信号ＣＥが加え
られることにより、リードオンリメモリ１１は書込モー
ドとなる。
ード認識部１２からのパスワード認識信号ＰＷが加えら
れると、リードオンリメモリ１１に書込イネーブル信号
ＷＥを加える。又プロセッサ１４のＩＩ？卸によりリー
ドオンリメモリ１１にチップイネーブル信号ＣＥが加え
られることにより、リードオンリメモリ１１は書込モー
ドとなる。
そして、データバス１８を介して書込データがリードオ
ンリメモリ１１に加えられ、アドレスバス１９を介して
書込アドレス信号がリードオンリメモリ１１に加えられ
て、書込アドレス信号による領域にデータの書込みが行
われる。即ち、記憶データの書替えが行われる。この記
憶データの書替えが終了すると、クリア信号ＣＬＲが書
込制御部１３に加えられ、書込イネーブル信号ＷＥが停
止されるので、書込モードでなくなる。
ンリメモリ１１に加えられ、アドレスバス１９を介して
書込アドレス信号がリードオンリメモリ１１に加えられ
て、書込アドレス信号による領域にデータの書込みが行
われる。即ち、記憶データの書替えが行われる。この記
憶データの書替えが終了すると、クリア信号ＣＬＲが書
込制御部１３に加えられ、書込イネーブル信号ＷＥが停
止されるので、書込モードでなくなる。
このような記憶データの書替時に、操作部１５等から入
力操作した場合のパスワードが設定パスワードと異なる
と、書込制御部１３からリードオンリメ半り１１に書込
イネーブル信号ＷＥが加えられないことになり、データ
書込みが行われないので、リードオンリメモリ１１の記
憶データを保護することができる。
力操作した場合のパスワードが設定パスワードと異なる
と、書込制御部１３からリードオンリメ半り１１に書込
イネーブル信号ＷＥが加えられないことになり、データ
書込みが行われないので、リードオンリメモリ１１の記
憶データを保護することができる。
又ウォッチドッグタイマ１７は、数１０ｍ５程度の周期
でプロセッサ１４の動作を監視するものであるから、最
悪状態ではその周期の間、暴走状態となることがある。
でプロセッサ１４の動作を監視するものであるから、最
悪状態ではその周期の間、暴走状態となることがある。
従って、プロセッサが暴走状態となっている間に、書込
制御部１３に書込信号ＷＲが加えられたと同様な状態と
なることがある。このような状態となったとしても、デ
ータバス１８上の不確定なデータが設定パスワードと同
一となる確率は非常に小さいので、パスワード認識部１
２からパスワード認識信号ｐｗが書込制御部１３に加え
られることがなく、従って、リードオンリメモリ１１に
書込制御部１３から書込イネーブル信号ＷＥが加えられ
ないので、リードオンリメモリ１１にデータが書込まれ
ることはなくなる。
制御部１３に書込信号ＷＲが加えられたと同様な状態と
なることがある。このような状態となったとしても、デ
ータバス１８上の不確定なデータが設定パスワードと同
一となる確率は非常に小さいので、パスワード認識部１
２からパスワード認識信号ｐｗが書込制御部１３に加え
られることがなく、従って、リードオンリメモリ１１に
書込制御部１３から書込イネーブル信号ＷＥが加えられ
ないので、リードオンリメモリ１１にデータが書込まれ
ることはなくなる。
又インタフェース部１６を介して入力される情報に対応
して、定数等のリードオンリメモリ１１の一部の記憶デ
ータを書替える必要がある場合、入力情報をプロセッサ
１４が判定して、記憶データの書替えの必要性があると
判断すると、書込信号ＷＲを出力すると共にパスワード
をデータバス１８に出力する。それによってパスワード
認識部１２は、設定パスワードとデータバス１８上のパ
スワードとを照合し、照合一致の場合のみ書込制御部１
３にパスワード認識信号ＰＷを加えるもので、そのパス
ワード認識信号ＰＷにより書込制御部１３からリードオ
ンリメモリ１１に書込イネーブル信号ＷＥが加えられる
。従って、パスワードがデータバス１８に出力されない
場合、或いはエラー等により設定パスワードと異なるパ
スワードが出力された時には、リードオンリメモリ１１
に書込イネーブル信号ＷＥが加えられないので、データ
の書替えが行われなくなり、記憶データの保護が行われ
る。
して、定数等のリードオンリメモリ１１の一部の記憶デ
ータを書替える必要がある場合、入力情報をプロセッサ
１４が判定して、記憶データの書替えの必要性があると
判断すると、書込信号ＷＲを出力すると共にパスワード
をデータバス１８に出力する。それによってパスワード
認識部１２は、設定パスワードとデータバス１８上のパ
スワードとを照合し、照合一致の場合のみ書込制御部１
３にパスワード認識信号ＰＷを加えるもので、そのパス
ワード認識信号ＰＷにより書込制御部１３からリードオ
ンリメモリ１１に書込イネーブル信号ＷＥが加えられる
。従って、パスワードがデータバス１８に出力されない
場合、或いはエラー等により設定パスワードと異なるパ
スワードが出力された時には、リードオンリメモリ１１
に書込イネーブル信号ＷＥが加えられないので、データ
の書替えが行われなくなり、記憶データの保護が行われ
る。
以上説明したように、本発明は、パスワード認識部２に
より設定パスワードと入力されたパスワードとの照合一
致がとれた時のみ、リードオンリメモリ１に書込制御部
３から書込イネーブル信号を加えて、リードオンリメモ
リ１を書込モードとするものであるから、プロセッサの
暴走や外部から誤ってリードオンリメモリ１の記憶デー
タの書替えを行うとしても、パスワードの照合一致がと
れないので、その記憶データの書替えは禁止され、電気
的に消去可能でプログラム可能のリードオンリメモリ１
の記憶データの保護を行うことができる利点がある。
より設定パスワードと入力されたパスワードとの照合一
致がとれた時のみ、リードオンリメモリ１に書込制御部
３から書込イネーブル信号を加えて、リードオンリメモ
リ１を書込モードとするものであるから、プロセッサの
暴走や外部から誤ってリードオンリメモリ１の記憶デー
タの書替えを行うとしても、パスワードの照合一致がと
れないので、その記憶データの書替えは禁止され、電気
的に消去可能でプログラム可能のリードオンリメモリ１
の記憶データの保護を行うことができる利点がある。
第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図である。 １．１１はリードオンリメモリ、２，１２はパスワード
認識部、３，１３は書込制御部、１４はプロセッサ、１
５は操作部、１６はインタフェース部、１７はウォッチ
ドッグタイマ、１８はデータバス、１９はアドレスバス
、ＷＥは書込イネーブル信号、ＰＷはパスワード認識信
号である。 本発明の原理フ゛ロック図 簗１図 本発明の実施例のフロック図 第２図
施例のブロック図である。 １．１１はリードオンリメモリ、２，１２はパスワード
認識部、３，１３は書込制御部、１４はプロセッサ、１
５は操作部、１６はインタフェース部、１７はウォッチ
ドッグタイマ、１８はデータバス、１９はアドレスバス
、ＷＥは書込イネーブル信号、ＰＷはパスワード認識信
号である。 本発明の原理フ゛ロック図 簗１図 本発明の実施例のフロック図 第２図
Claims (1)
- 【特許請求の範囲】 書込イネーブル信号により電気的に記憶データの書替え
が可能な状態となるリードオンリメモリ（１）の記憶デ
ータを保護する記憶データ保護方式に於いて、 設定パスワードと、入力されたパスワードとを照合し、
照合一致によりパスワード認識信号を出力するパスワー
ド認識部（２）と、 前記記憶データの書替時に、前記パスワード認識部（２
）からの前記パスワード認識信号により前記リードオン
リメモリ（１）に書込イネーブル信号を加える書込制御
部（３）とを備え、 記憶データの書替時に、前記パスワード認識部（２）に
於いて設定パスワードとデータバスを介して入力された
パスワードとを照合し、照合一致の場合のみパスワード
認識信号を前記書込制御部（３）に加え、該書込制御部
（３）から前記リードオンリメモリ（１）に書込イネー
ブル信号を加えて、記憶データの書替えを行わせる ことを特徴とする記憶データ保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61113635A JPS62271031A (ja) | 1986-05-20 | 1986-05-20 | 記憶デ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61113635A JPS62271031A (ja) | 1986-05-20 | 1986-05-20 | 記憶デ−タ保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271031A true JPS62271031A (ja) | 1987-11-25 |
Family
ID=14617230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61113635A Pending JPS62271031A (ja) | 1986-05-20 | 1986-05-20 | 記憶デ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62271031A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990013085A1 (en) * | 1989-04-20 | 1990-11-01 | Nintendo Co., Ltd. | Memory cartridge |
| FR2656127A1 (fr) * | 1989-12-20 | 1991-06-21 | Seiko Epson Corp | Circuit de protection contre une operation d'ecriture incorrecte pour un dispositif de memoire. |
| JPH05503510A (ja) * | 1989-11-21 | 1993-06-10 | セプラカー・インコーポレーテツド | 光学的に純粋な（ｓ）―アテノロールを含む組成物と方法 |
| JPH06214780A (ja) * | 1992-12-14 | 1994-08-05 | Carrier Corp | 冷蔵システムの制御プログラムを読み込むための方法と装置 |
| US5566323A (en) * | 1988-12-20 | 1996-10-15 | Bull Cp8 | Data processing system including programming voltage inhibitor for an electrically erasable reprogrammable nonvolatile memory |
| JP2002236668A (ja) * | 2001-02-13 | 2002-08-23 | Matsushita Electric Ind Co Ltd | ロボット制御装置 |
| JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956300A (ja) * | 1982-09-22 | 1984-03-31 | Meisei Electric Co Ltd | メモリ−プロテクト方式 |
| JPS6059452A (ja) * | 1983-09-13 | 1985-04-05 | Koito Mfg Co Ltd | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 |
-
1986
- 1986-05-20 JP JP61113635A patent/JPS62271031A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956300A (ja) * | 1982-09-22 | 1984-03-31 | Meisei Electric Co Ltd | メモリ−プロテクト方式 |
| JPS6059452A (ja) * | 1983-09-13 | 1985-04-05 | Koito Mfg Co Ltd | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566323A (en) * | 1988-12-20 | 1996-10-15 | Bull Cp8 | Data processing system including programming voltage inhibitor for an electrically erasable reprogrammable nonvolatile memory |
| WO1990013085A1 (en) * | 1989-04-20 | 1990-11-01 | Nintendo Co., Ltd. | Memory cartridge |
| US5426763A (en) * | 1989-04-20 | 1995-06-20 | Nintendo Co., Ltd. | Memory cartridge including a key detector for inhibiting memory access and preventing undesirable write operations |
| JPH05503510A (ja) * | 1989-11-21 | 1993-06-10 | セプラカー・インコーポレーテツド | 光学的に純粋な（ｓ）―アテノロールを含む組成物と方法 |
| FR2656127A1 (fr) * | 1989-12-20 | 1991-06-21 | Seiko Epson Corp | Circuit de protection contre une operation d'ecriture incorrecte pour un dispositif de memoire. |
| JPH06214780A (ja) * | 1992-12-14 | 1994-08-05 | Carrier Corp | 冷蔵システムの制御プログラムを読み込むための方法と装置 |
| JP2002236668A (ja) * | 2001-02-13 | 2002-08-23 | Matsushita Electric Ind Co Ltd | ロボット制御装置 |
| JP2011210037A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置及びデータ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100929870B1 (ko) | 컴퓨터 시스템의 바이오스 보안 유지방법 | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| US5396609A (en) | Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions | |
| EP1150300B1 (en) | Semiconductor storage device, control device, and electronic apparatus | |
| EP0312194A2 (en) | Data processor having two modes of operation | |
| JPS6133218B2 (ja) | ||
| US20020152428A1 (en) | Digital processing system including a DMA controller operating in the virtual address domain and a method for operating the same | |
| EP0449255B1 (en) | Micro controller | |
| JPS62271031A (ja) | 記憶デ−タ保護方式 | |
| US6779099B2 (en) | Operation method for controlling access attributes of a memorized page of a memory unit and its structure | |
| US5778199A (en) | Blocking address enable signal from a device on a bus | |
| JPH048838B2 (ja) | ||
| JPS61278951A (ja) | 記憶情報保護回路 | |
| JPS62200441A (ja) | Ｉｃカ−ド | |
| JPS5996600A (ja) | メモリ装置 | |
| JPS59231800A (ja) | 主記憶装置への不正書込防止装置 | |
| JPH07253931A (ja) | プログラムデータ格納領域の破壊防止方式 | |
| JPH11328326A (ja) | Ｉｃカード | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JPH05109293A (ja) | 半導体記憶装置 | |
| JP2000207235A (ja) | 情報処理装置 | |
| JPH05314015A (ja) | マイクロコンピュータ | |
| JPS62197995A (ja) | メモリの書込み消去装置 | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JPH0341538A (ja) | 主記憶装置 |