JPS6059452A - Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 - Google Patents
Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路Info
- Publication number
- JPS6059452A JPS6059452A JP58167556A JP16755683A JPS6059452A JP S6059452 A JPS6059452 A JP S6059452A JP 58167556 A JP58167556 A JP 58167556A JP 16755683 A JP16755683 A JP 16755683A JP S6059452 A JPS6059452 A JP S6059452A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- control signal
- eeprom
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電気的に消去・書込みおよび読出しが可能な
不揮発性メモリであるＦ：ＥＰＲＯＭと、このＥＥＰＲ
ＯＭへのデータの書込みおよび読出しを制御するプロセ
ッサユニットとを備えたシステムにおいて、ＥＥＦＲＯ
Ｍデータの不必要な書換えを防止する１１３ＩＰＲＯＭ
におけるデータ書換え防止回路に関するものである。
不揮発性メモリであるＦ：ＥＰＲＯＭと、このＥＥＰＲ
ＯＭへのデータの書込みおよび読出しを制御するプロセ
ッサユニットとを備えたシステムにおいて、ＥＥＦＲＯ
Ｍデータの不必要な書換えを防止する１１３ＩＰＲＯＭ
におけるデータ書換え防止回路に関するものである。
このようなｉＫＦＲＯＭの特性を活かした使い方の一つ
トシて、特定エリアにサブルーチンプログラムや各種バ
リエーション定数などの固定データをメモリしておき、
随時プロセッサから読出して使う方法が考えられ、この
ような使い方をした場合１例えば基本ルーチン（仕様）
は同じで計算式や定数を種々変更したバリエーション製
品を作るような場合、製造者はソフトのみで対処でき、
システムの汎用性が飛躍的に拡大する。
トシて、特定エリアにサブルーチンプログラムや各種バ
リエーション定数などの固定データをメモリしておき、
随時プロセッサから読出して使う方法が考えられ、この
ような使い方をした場合１例えば基本ルーチン（仕様）
は同じで計算式や定数を種々変更したバリエーション製
品を作るような場合、製造者はソフトのみで対処でき、
システムの汎用性が飛躍的に拡大する。
しかし、このような使い方をした場合、ＲＡＭ的に用い
るエリアと異なシ、そのサブルーチン等を収納したエリ
アに関しては誤って應換えられることは絶対に許されず
、ノイズ、プロ１センサユ＝ツトの暴走などから保護し
なければならない。
るエリアと異なシ、そのサブルーチン等を収納したエリ
アに関しては誤って應換えられることは絶対に許されず
、ノイズ、プロ１センサユ＝ツトの暴走などから保護し
なければならない。
本発明はこのような事情に鑑みてなされたもので、その
目的は、ＥＥＦＲＯＭの所定エリアに関しては、誤って
書込み制御信号が送出されても書換えが行なわれないよ
うにすることが可能なＥＥＰＲＯＭにおけるデータ書換
え防止回向を提供することにある。
目的は、ＥＥＦＲＯＭの所定エリアに関しては、誤って
書込み制御信号が送出されても書換えが行なわれないよ
うにすることが可能なＥＥＰＲＯＭにおけるデータ書換
え防止回向を提供することにある。
このような目的を達成するために、本発明は、の特定エ
リアを指定するアドレス信号線に信号が送出されていな
いことを条件として上記ゲート回路を開く回路を設け、
上記特定アドレスを対象とする書込み制御信号のＥＥＰ
ＲＯＭへの入力を禁するようにしたものである。以下、
実施例を用いて本発明の詳細な説明する。
リアを指定するアドレス信号線に信号が送出されていな
いことを条件として上記ゲート回路を開く回路を設け、
上記特定アドレスを対象とする書込み制御信号のＥＥＰ
ＲＯＭへの入力を禁するようにしたものである。以下、
実施例を用いて本発明の詳細な説明する。
図は、本発明を電子オドメータシステムに適用した場合
の一実施例を示す構成図である。図において、１０は例
えば周知のマイクロプロセッサからなるプロセッサユニ
ット、２０はプロセッサユニット１０の実行プログラム
を収納したＲＯＭ、３０は演算データ収納用のＲＯＭ、
４０はＥ［ＦＲＯＭである。また５０は一定の走行距離
ごとにパルスを送出するセンサ、６０は入力インターフ
ェースであシ、このパルスを計数して積算走行距離を表
示器７０に表示する。８０は表示駆動回路である。デー
タの性質上不揮発性が要求されるため、ＥＥＰＲＯＭ４
０の一部を計数部として用いておシ、一部を前述したよ
うなサブルーチン等の収納に用いている。
の一実施例を示す構成図である。図において、１０は例
えば周知のマイクロプロセッサからなるプロセッサユニ
ット、２０はプロセッサユニット１０の実行プログラム
を収納したＲＯＭ、３０は演算データ収納用のＲＯＭ、
４０はＥ［ＦＲＯＭである。また５０は一定の走行距離
ごとにパルスを送出するセンサ、６０は入力インターフ
ェースであシ、このパルスを計数して積算走行距離を表
示器７０に表示する。８０は表示駆動回路である。デー
タの性質上不揮発性が要求されるため、ＥＥＰＲＯＭ４
０の一部を計数部として用いておシ、一部を前述したよ
うなサブルーチン等の収納に用いている。
図示の例ではＥＩＦＲＯＭ ４ Ｇの全容量を２８工２
５６バイトとして、アドレス番号１００□６′〜％ ３
Ｂ、、ｌ のエリアを前者の目的に、残シのアドレス
番号′″３Ｆ、、’〜’ＦＦ１．’のエリアを後者の目
的に使用している。
５６バイトとして、アドレス番号１００□６′〜％ ３
Ｂ、、ｌ のエリアを前者の目的に、残シのアドレス
番号′″３Ｆ、、’〜’ＦＦ１．’のエリアを後者の目
的に使用している。
後者の目的で収納される内容には、例えばセンサ５０か
らの入力パルス１個当シの走行距離数。
らの入力パルス１個当シの走行距離数。
Ｉ ＫｎＩ／ｍｉ １ ｅ 、 ｌ／ ｇａｌｌｏｎ
、 ＃／ ｐｏｎｄなどの使用単位間の変換定数、表示
最小桁（表示分解能）がＩＫｍであるかｘｏｏｍである
かｌＱｍであるが１表示最大桁が１１００Ｋであるかあ
るいは１１０００Ｋ、 １万Ｋｍ。
、 ＃／ ｐｏｎｄなどの使用単位間の変換定数、表示
最小桁（表示分解能）がＩＫｍであるかｘｏｏｍである
かｌＱｍであるが１表示最大桁が１１００Ｋであるかあ
るいは１１０００Ｋ、 １万Ｋｍ。
１０万一であるかなどがある。なお、この表示最大桁の
指定は、指定桁でオーバーフローした場合に「０」に戻
すために必要である。Ｄｌはプロセッサユニット１０と
ＥＥＰＲＯＭ４０との間でゃシとシされるデータ信号、
ＡＯ−Ａ７はＥＥＰＲＯＭ ４Ｇの特定番地エリアを指
定するためのアドレス信号、Ｒ１は読出し制御信号、Ｗ
ｌは書込み制御信号である。
指定は、指定桁でオーバーフローした場合に「０」に戻
すために必要である。Ｄｌはプロセッサユニット１０と
ＥＥＰＲＯＭ４０との間でゃシとシされるデータ信号、
ＡＯ−Ａ７はＥＥＰＲＯＭ ４Ｇの特定番地エリアを指
定するためのアドレス信号、Ｒ１は読出し制御信号、Ｗ
ｌは書込み制御信号である。
ここで、プロセッサユニット１０とＥＥＰＲＯＭ４０と
を結ぶ書込み制御信号線上にアンド回路ＡＮＤ、を挿入
しであるとともに、アドレス番号の上位２ビツトに対応
するアドレス信号Ａ６．Ａ７を両人力とするノア回路Ｎ
ＯＲ，を設け、その出力を。
を結ぶ書込み制御信号線上にアンド回路ＡＮＤ、を挿入
しであるとともに、アドレス番号の上位２ビツトに対応
するアドレス信号Ａ６．Ａ７を両人力とするノア回路Ｎ
ＯＲ，を設け、その出力を。
書込み制御信号Ｗ１を一方の入力とするアンド回路ＡＮ
Ｄ、の他方の入力としている。
Ｄ、の他方の入力としている。
したがって、上記構成において、上位２ビツトに対応す
るアドレス信号Ａ６．Ａ７の少なくとも一方が１１′と
なった場合、すなわち、前記サブルーチン等の収納に用
いたアドレス番号１ａ Ｆ＋ｅ’＝ＦＦ１ｇ’のエリア
を指定するアドレス信号が送出された場合には、ノア回
路ＮＯＲ，の出力が１０′となるため。
るアドレス信号Ａ６．Ａ７の少なくとも一方が１１′と
なった場合、すなわち、前記サブルーチン等の収納に用
いたアドレス番号１ａ Ｆ＋ｅ’＝ＦＦ１ｇ’のエリア
を指定するアドレス信号が送出された場合には、ノア回
路ＮＯＲ，の出力が１０′となるため。
書込み制御信号Ｗｌの入力Ｋかかわらずアンド回路ＡＮ
Ｄ、の出力は１０＃となシ、書込みは阻止される。換言
すれば、アンド回路ＡＮＤ、は上記エリアを指定するア
ドレス信号がないことを条件としてのみ開状態となシ、
ＥＩＤＰＲＯＭ４０に書込み制御信号Ｗ１を通す。これ
によシ、ノイズ等によシプロセッサユニット１０から本
来書換えられてはならない上記エリアを指定するアドレ
ス信号が送出され、同時に書込み制御信号が送出される
事態が生じても、上述したような書換え防止回路によシ
当該書込み制御信号はカットされ、サブルーチン等が誤
まって書換えられてしまうことはない。
Ｄ、の出力は１０＃となシ、書込みは阻止される。換言
すれば、アンド回路ＡＮＤ、は上記エリアを指定するア
ドレス信号がないことを条件としてのみ開状態となシ、
ＥＩＤＰＲＯＭ４０に書込み制御信号Ｗ１を通す。これ
によシ、ノイズ等によシプロセッサユニット１０から本
来書換えられてはならない上記エリアを指定するアドレ
ス信号が送出され、同時に書込み制御信号が送出される
事態が生じても、上述したような書換え防止回路によシ
当該書込み制御信号はカットされ、サブルーチン等が誤
まって書換えられてしまうことはない。
〔発明の効果〕
以上説明したように、本発明によれば、プロセッサユニ
ットからＥＥＦＲＯＭへの書込み制御信号線上にゲート
回路を設けるとともに、ＢＥＦＲＯＭの特定エリアを指
定するアドレス信号がないことを条件として上記ゲート
回路を開く回路を設けたことＫよシ、所定エリアにりい
ては、プロセッサユニットの暴走やノイズ等によ）誤ま
ったデータの書換えが行なわれるのを未然に防止するこ
とができ、ＥＥＦＲＯＭの一部をサブルーチンの収納等
に用いてシステムの汎用性を拡大しようとする場合にき
わめて有用である。
ットからＥＥＦＲＯＭへの書込み制御信号線上にゲート
回路を設けるとともに、ＢＥＦＲＯＭの特定エリアを指
定するアドレス信号がないことを条件として上記ゲート
回路を開く回路を設けたことＫよシ、所定エリアにりい
ては、プロセッサユニットの暴走やノイズ等によ）誤ま
ったデータの書換えが行なわれるのを未然に防止するこ
とができ、ＥＥＦＲＯＭの一部をサブルーチンの収納等
に用いてシステムの汎用性を拡大しようとする場合にき
わめて有用である。
図は１本発明の一実施例を示す回路図である。
１０・・・・プｂセンサユニット、４０・・・・ＥＥＰ
ＲＯＭ、ＡＮＤ、・・・・書込み制御信号線上に接続さ
れたアンド回路（ゲート回路）。 Ｎｏ Ｒ，・・・φアンド回路ＡＮＤ、を制御するノア
回路。 特許出願人 株式会社 小糸製作所
ＲＯＭ、ＡＮＤ、・・・・書込み制御信号線上に接続さ
れたアンド回路（ゲート回路）。 Ｎｏ Ｒ，・・・φアンド回路ＡＮＤ、を制御するノア
回路。 特許出願人 株式会社 小糸製作所
Claims (1)
- ＥＥＰＲＯＭと、とのＥＥＦＲＯＭへのデータの書込み
および読出しを制御するプロセッサユニットからなるシ
ステムにおいて、プロセッサユニットからＥＥＰＲＯＭ
への書込み制御信号線上に接続したゲート回路と、Ｅｇ
ＰＲＯＭの特定エリアを指定するアドレス信号線に信号
が送出されていないことを条件として上記ゲート回路を
開く回路とからなるＥＥＰＲＯＭにおけるデータ書換え
防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167556A JPS6059452A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167556A JPS6059452A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059452A true JPS6059452A (ja) | 1985-04-05 |
Family
ID=15851908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167556A Pending JPS6059452A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059452A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271031A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 記憶デ−タ保護方式 |
| JPS6356749A (ja) * | 1986-08-27 | 1988-03-11 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| JPH03131815A (ja) * | 1989-10-17 | 1991-06-05 | Asahi Optical Co Ltd | 内視鏡用光源装置 |
| US5210854A (en) * | 1989-06-14 | 1993-05-11 | Digital Equipment Corporation | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version |
| EP0579274A2 (en) * | 1987-03-16 | 1994-01-19 | Hitachi, Ltd. | Non-volatile memory |
-
1983
- 1983-09-13 JP JP58167556A patent/JPS6059452A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271031A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 記憶デ−タ保護方式 |
| JPS6356749A (ja) * | 1986-08-27 | 1988-03-11 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| EP0579274A2 (en) * | 1987-03-16 | 1994-01-19 | Hitachi, Ltd. | Non-volatile memory |
| US5210854A (en) * | 1989-06-14 | 1993-05-11 | Digital Equipment Corporation | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version |
| JPH03131815A (ja) * | 1989-10-17 | 1991-06-05 | Asahi Optical Co Ltd | 内視鏡用光源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309387A (en) | Tamper resistant module with logical elements arranged on a substrate to protect information stored in the same module | |
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| US5465349A (en) | System for monitoring abnormal integrated circuit operating conditions and causing selective microprocessor interrupts | |
| US5283792A (en) | Power up/power down controller and power fail detector for processor | |
| US4447887A (en) | Method of rewriting data in non-volatile memory, and system therefor | |
| JPS6059452A (ja) | Ｅｅｐｒｏｍにおけるデ−タ書換え防止回路 | |
| JPS6237419B2 (ja) | ||
| JP2843461B2 (ja) | 受動ユニット計数集積回路 | |
| JPH01233590A (ja) | 携帯可能電子装置 | |
| US4093986A (en) | Address translation with storage protection | |
| GB1262359A (en) | A computer system | |
| JP2547379B2 (ja) | 携帯可能なデータ担体 | |
| JPS63106996A (ja) | 半導体集積回路装置 | |
| JP3471842B2 (ja) | データ管理装置、データ記憶装置およびデータ管理方法 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JPH0244431A (ja) | 保護命令取出し装置 | |
| KR930011347B1 (ko) | 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPH0744463A (ja) | Ｅｅｐｒｏｍ内蔵１チップマイクロコンピュータ | |
| JPH0373958B2 (ja) | ||
| JPH04310698A (ja) | メモリｉｃ | |
| JP2752074B2 (ja) | 携帯可能電子装置のデータ記憶方法 | |
| JPH0731440Y2 (ja) | Ｅｅｐｒｏｍ制御装置 | |
| JPS63239544A (ja) | メモリ保護回路 | |
| JPS6368948A (ja) | Ｉｃカ−ドに於けるデ−タ保護方式 |