KR930011347B1 - 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 - Google Patents

Abstract

내용 없음.

Description

이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로

제1도는 종래의 회로도.

제2도는 본 발명에 따른 회로도.

* 도면의 주요부분에 대한 부호의 설명

101 : 제어부 102 : 제1래치

103 : 롬 104 : 불휘발성 메모리(NVM)

105 : 제2래치 106 : 라이트 보호수단

107 : 디코더 108 : 백업 베터리

본 발명은 이동체 단말기에서 불휘발성 메모리(Non-Volatile Memory : 이하 NVM이라 함) 제어회로에 관한 것으로, 특히 상기 NVM의 내용이 전원의 온/오프시 이미 저장된 내용이 유실되지 않도록 하기 위한 회로에 관한 것이다.

제1도는 종래의 NVM 제어회로도로서, CPU의 라이트 단자()를 백업 베터리가 연결되어 있는 NVM의 라이트 단자()에 직접 연결하여 회로를 구성하였다. CPU와 NVM의 회로를 살펴보면, CPU와 NVM 사이에는 라이트 단자가 서로 직접 연결되어 있다. 만일 시스템의 전원을 온/오프할 경우, 칩 선택신호와 라이트 신호가 ＂로우＂로 액티브된 상태로 된 상태라면, 프로그램 수행시 어드레스가 9000HEX를 가리키면, 쉽게 상기 NVM에 라이트가 될 수 있다.

즉, 종래에는 전원을 온/오프할시 상기 NVM의 라이트 단자()를 직접 CPU의 라이트 단자()와 연결하여 사용하기 때문에, 전원 온/오프에 의해 회로의 오동작이 발생하여 상기 NVM의 내용이 파괴되는 경우가 발생할 수 있다. 이것은 상기 CPU의 라이트 단자()와 프로그램의 번지 지정에 해당하는 어드레스가 설정되면, 실제 프로그램에서 수행하는 이외의 동작에 의해, 내용이 쉽게 파괴될 수 있는 문제점이 된다.

따라서 본 발명의 목적은 이동체 단말기에서 사용자가 저장하는 내용이나, 시스템의 운용상 필요한 정보를 NVM에 저장할때 전원의 온/오프시 회로상의 오동작에 의해 상기 정보의 유실을 보호하여, 시스템의 정상 동작상태는 물론 상기 사용자의 입력 정보를 전원 온/오프시에도 유지하기 위한 회로를 제공함에 있다.

제2도는 본 발명에 따른 회로도로서, 시스템 프로그램들을 저장하고 있는 롬(103)과, 소정 어드레스 버스 및 데이타 버스를 구비하고 이를 통해 상기 롬(103)의 시스템 프로그램들을 페치하여 각부를 제어하는 제어부(101)와, 상기 제어부(101)와 접속된 데이타버스와 접속하고 별도로 상기 제어부(101)로 부터 인에이블 신호를 받아 상기 제어부(101)가 소정 NVM 보호데이타를 출력할때 그를 래치하여 출력하는 제1래치(102)와, 상기 제어부(101)의 어드레스 버스중 상위 비트의 데이타와 상기 제어부(101)의 라이트 신호를 받아 이들 신호들을 디코딩하여 상기 제어부(101)가 상기 NVM 보호 어드레스를 출력할때 그 상태를 알리기 위한 소정 신호를 출력하는 디코더(107)와, 상기 제어부(101)와 데이타 버스를 통해 접속한 상태에서 상기 디코더(107)의 출력을 받아 상기 제어부(101)가 라이트 인에이블 데이타를 출력할때 그를 래치하여 출력하는 제2래치(105)와, 상기 제어부(101)의 라이트 신호와 상기 제2래치(105)의 출력 및 상기 제어부(101)의 어드레스 신호의 일부를 받아 이들 신호가 모두 액티브 상태일때만 소정 NVM 라이트 신호를 출력하는 라이트 보호수단(106)과, 상기 제어부(101)의 어드레스 버스 및 데이타 버스와 접속하고 상기 라이트 보호수단(106)에서 출력되는 NVM 라이트 신호가 액티브일때 라이트하는 NVM(104)으로 구성한다.

이하 상기한 구성 및 첨부한 도면을 참조로 본 발명을 상세히 설명한다.

먼저 간단히 시스템의 구성을 간단히 설명하고, NVM의 오동작 보호회로의 동작에 대해 상세히 설명한다.

제2도에서, 제어부(101)는 8비트 마이크로 프로세서로서 모든 회로를 제어한다. 이 제어부(101)는 256바이트 내부램과 32비트의 I/O라인, 3개의 타이머/카운터 외부 인터럽트 2개, 내부 인터럽트 4개, 풀 듀플랙스 직렬 포트를 갖고 있다. 시스템을 제어하는 프로그램이 들어 있는 롬(103)은 32K 바이트의 용량을 갖는 이피롬(EPROM)을 이용하였다.

NVM(104)은 8K 바이트의 스태이틱 램을 사용하였으며, 상위 4K 바이트는 램 라이트 보호 영역, 즉 NVM 영역이고, 하위 4K 바이트는 램 영역으로 사용하였다. NVM 영역에서는, 사용자가 입력한, 단축 다이얼 전화번호, 시간상태등, 이동체 단말기가 전원을 ＂오프＂하여도 데이타를 보존해야 하는 것들을 저장하고, 램 영역에는 시스템이 동작하면서 필요한 정보나, 일시적으로 정보를 저장하여야 하는, 처리데이타, 동작 안내 등을 저장한다. 또한 상기 NVM(104)은 전원을 ＂오프＂하더라도 데이타를 보존하기 위하여 백업 베터리(108)가 필요하다. 전원이 ＂온＂되어 정상 동작일때는 5볼트를 공급받지만, 전원 ＂오프＂시에는 백업 베터리(103) 3볼트에 의해 정보를 보존한다. 다음 전원의 온/오프에 의한 NVM 오동작 방지(데이타 파손방지)를 위한 라이트 보호수단(106)의 동작에 관하여 상세히 설명한다.

제어부(101)에서 시스템의 데이타 8라인은 P0.0-P0.7의 포트를 이용하며, 제1래치(102)와 제어부(101)의 P2.0-P2.7의 포트를 이용하여, 외부 액세스의 16비트 어드레스로 이용하였다. 롬(103)은 A0에서 A14까지 연결하여 32K바이트(어드레스 : 0-7FFF HEX)이다. NVM(104)은 A0-A12라인을 연결하여 8K 바이트를 액세스할 수 있다. 상기 NVM(104)의 칩 선택단자()의 어드레스 라인 A15에 연결된 인버터(IN1)를 통해 연결하여(E), 프로그램 번지 지정이 8000-9FFF HEX까지 액세스 되도록 구성하였다. 여기까지는 일반적인 회로 구성과 다른 것이 없다. 그러나 상기 NVM(104)의 라이트 단자()는 일반적으로 제어부(101)의 라이트 단자()와 직접 연결한다. 그러나 이것은 전원, 온/오프시 회로의 오동작에 의해, 보존되어야 할 정보가 파손될 수 있으므로 다음과 같이 구성했다.

NVM 라이트를 수행하고자 하면, 상기 제어부(101)의 라이트 단자()의 출력 신호가 ＂로우＂로 된다. 그리고, 프로그램상에서 출력 버퍼의 한 단(D)을 ＂하이＂로 설정한다. 이 신호는 디코더(107)를 통해 설정된 제2래치(105)의 한 포트이다. 또한 이 디코더(107)가 설정하는 어드레스는 1000,2000,…7000HEX를 가지며, 제2래치(105)에 지정된 어드레스는 1000번지이다.

제2래치(105)의 출력신호는 라인(C)의 저항(R1), 캐패시터(C1)로 구성된 부분을 거쳐 낸드게이트(NR1)의 한 입력단에 입력되고, 제어부(101)의 어드레스 라인은 라인을 통하여 이 낸드게이트(NR1)의 다른 입력단에 입력된다. 이 어드레스 라인을 사용하는 이유는 상기 NVM(104)의 어드레스가 8000-9FFF이므로, 이 NVM(104)을 액세스하면 항상 ＂하이＂가 되기 때문이다. 따라서 라이트 액티브상태에서, 라이트 보호수단(106)의 낸드게이트(NR1)는 상기 라인(A12)를 통하여 제어부(101)로부터 출력되는 ＂하이＂상태의 입력과 제2래치(105)로부터 출력되는 ＂하이＂상태의 입력에 의해 ＂로우＂상태를 출력하고, 인버터(IN2)를 통하여 다음 낸드게이트(NR2)로 ＂하이＂상태를 출력한다. 만일 낸드게이트(NR1)에 입력되는 2신호중 한 신호가 ＂로우＂상태로 되면 그 출력신호는 ＂하이＂상태가 되고 이것은 다음의 인버터(IN2)를 통한 후 다음의 낸드게이트(NR2)에 입력되는 신호가 ＂로우＂상태가 되며 낸드게이트(NR2)의 출력은 ＂하이＂상태가 되어 라이트를 수행할 수 없다.

그리고 라이트 액티브상태에서 두번째 낸드게이트(NR2)는 이전의 낸드게이트(NR1)의 ＂로우＂상태의 출력신호를 인버터(IN2)를 통하여 반전되어 ＂하이＂상태의 신호를 한 입력단으로 입력하고 제어부(101)의 라이트 신호인 ＂로우＂상태의 출력[라인(A)상]을 인버터(IN3)를 통하여 반전시킨 ＂하이＂상태의 신호를 입력함으로 ＂로우＂상태의 신호를 라인(B)를 통하여 NVM(104)의 라이트단자()로 출력하여 라이트를 수행한다.

만약 낸드게이트(NR2)로 입력되는 두 신호중 어느 한 신호가 ＂하이＂상태가 아니면, 상기 NVM(104)의 라이트 단자()와 연결하는 라인(B)상태는 ＂하이＂로 되어 라이트를 수행할 수 없다.

위의 동작에 의한 낸드게이트들(NR1,NR2)의 입출력 관계의 진리표는 표 1에 도시하였다.

[표 1]

한편, 라이트 보호수단(106)에는 저항(R1)과 캐패시터(C1)가 연결되어 있는데, 이것은 NVM 라이트 시간을 결정하는 시정수로서 작용하며, 라이트할 수 있는 시간을 결정한다. 시정수는 T=R1×C1로서, 예를들면 R1=330KΩ, C1=390PF라면, 시정수는 T=330×390×10^-9=128.7㎲, 즉 120㎲동안만, 라이트할 수 있도록 할 수 있다.

표 1에서 보는 바와 같이 입력 3신호인 A12(D), 제2래치(105)의 출력신호 (C), 그리고 라이트 신호(A)가, 모두가 NVM(104)에 쓰기를 허락하는 상태가 되지 않으면, 라이트가 되지 않으므로, 전원을 온/오프하는 과정에서 회로의 오동작에 의해 상기 NVM(104)의 내용이 파손되는 것을 방지할 수 있다.

상술한 바와 같이 본 발명에서 구현한 회로에 의해 NVM의 내용이 쉽게 파손되는 것을 방지할 수 있으며, 사용자가 입력한 정보의 내용을 NVM이 오동작에 의해 파손되지 않으므로, 다시 입력할 필요가 없다. 따라서 전원을 온/오프하는 단말기에서 NVM과 같은 정보를 벡업 베터리를 이용하여 보존하여야 하는 경우, 본 발명에서 구성한 라이트 보호회로를 이용한다면 NVM의 내용 파손은 방지할 수 있는 이점이 있다.

Claims (3)

1. 시스템 프로그램들을 저장하고 있는 롬(103)과, 소정 어드레스 버스, 데이타버스 및 라이트 단자를 구비하고 이를 통해 상기 롬(103)의 시스템 프로그램들을 페치하여 각부를 제어하는 제어부(101)와, 상기 제어부(101)와 접속된 데이타버스와 접속하고 별도로 상기 제어부(101)로 부터 인에이블 신호를 받아 상기 제어부(101)가 소정 NVM 보호데이타를 출력할때 그를 래치 출력하는 제1래치(102)를 구비한 이동단말기의 불휘발성 메모리 제어회로에 있어서, 상기 제어부(101)의 라이트 액티브상태의 어드레스 신호를 상기 제어부(101)의 라이트 신호에 의하여 NVM 보호상태를 알리기 위한 소정 신호를 출력하는 선택수단(107)과, 상기 제어부(101)의 데이타 버스를 통해 라이트 인에이블 데이타를 상기 선택수단(107)의 소정신호에 의해 래치하여 출력하는 제2래치(105)와, 상기 제어부(101)의 라이트 신호와 상기 제2래치(105)의 라이트 인에이블 데이타 및 상기 제어부(101)의 어드레스 신호들이 모두 라이트 액티브 상태에서 소정 NVM 라이트 신호를 출력하는 라이트 보호수단(106)과, 상기 제어부(101)의 어드레스 버스 및 데이타 버스와 접속하고 상기 라이트 보호수단(106)에서 출력되는 NVM 라이트 신호에 의해 데이타를 라이트하는 메모리(104)로 구성함을 특징으로 하는 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로.
2. 제1항에 있어서, 상기 라이트 보호수단(106)은 상기 제2래치(105)의 라이트 인에이블 데이타와 상기 제어부(101)의 어드레스 신호를 입력하여 제1신호를 출력하는 제1게이트와, 상기 제1게이트의 제1신호와 상기 제어부(101)의 라이트 신호를 입력으로 NVM 라이트 신호인 제2신호를 출력하는 제2게이트로 구성함을 특징으로 하는 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로.
3. 제1항 또는 제2항에 있어서, 상기 라이트 보호수단(106)은 상기 제2래치(105)에서 출력되는 라이트 인에이블 데이타의 출력은 소정 시간동안만 출력하는 라이트 시간 결정수단을 더 구비하는 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로.