KR950007107B1 - 별도의 마이크로프로세서를 포함하는 컴퓨터장치 - Google Patents

Abstract

내용 없음.

Description

별도의 마이크로프로세서를 포함하는 컴퓨터장치

제1도는 마이크로프로세서를 포함하는 일반적인 형태의 보오드의 개략적인 블럭도.

제2도는 본 발명에 따라 외부의 마이크로프로세서를 포함하는 장치와의 인터에페이스를 도시하는 도.

제3도는 본 발명에 따라 입출력번지를 변경하는 어드레스 해석회로의 일실시예를 도시한 블럭도.

제4도는 제3도에 대한 일실시예를 도시한 도.

제5도는 본 발명에 따른 인터럽트처리회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 컴퓨터보오드 20,70 : 마이크로프로세서

30 : 신호버퍼 40,80 : 메모리

50 : 입출력장치 55 : 슬롯

60 : 카아드보오드 90 : 인터럽트처리부

100 : 어드레스해석부 I₁,I₂,…I_n: 인터럽트신호

S₁,S₂,…,S_n: 인터럽트동작 제어신호

본 발명은 여러종류의 마이크로프로세서를 활용할 수 있는 컴퓨터장치에 관한 것으로, 특히 별도의 카아드보오드상에 탑재되어 있는 마이크로프로세서를 포함하도록 할 수 있는 컴퓨터장치에 관한 것이다.

일반적으로 마이크로프로세서는 기본적인 장치들 예를 들어 메모리, 입출력장치들과 함께 하나의 보오드상에 형성되어 여러 다양한 분야의 장치에서 사용되고 있으며 그 활용분야는 컴퓨터시스템, 자동제어장치, 교육용시스템등 많은 분야에서 적용되어 사용되고 있다.

이러한 형태의 종래의 일반적인 컴퓨터시스템은 제1도에 도시된 형태의 구성을 갖는다. 제1도에서 10은 여러가지 구성요소들로 구성되어 하나의 장치로서의 기능을 하는 컴퓨터보오드, 20은 컴퓨터보오드에 설치되어 있는 각 구성요소들의 전반적인 동작을 제어하는 중앙처리장치인 마이크로프로세서, 40은 시스템 프로그램 또는 데이타를 저장할 수 있는 메모리, 30은 마이크로프로세서와 메모리사이에 위치하여 마이크로프로세서의 신호를 외부와 인터페이스 시켜주기 위한 역할을 하는 신호버퍼, 50은 데이타의 입출력에 사용되는 입출력장치로서 여기에 화면출력용 장치인 모니터 또는 인쇄형태로 데이타를 출력하는 프린터, 데이타를 입력하기 위한 키입력수단등이 접속되어 사용될 수 있으며, 마지막으로 컴퓨터보오드(10)의 한쪽 끝에 여러개가 설치되어 외부에서 제공될 수 있는 카아드보오드를 접속할 수 있는 슬롯이 형성되어 있다.

이러한 구성을 가지는 장치는 컴퓨터보오드(10)상에 이미 마이크로프로세서(20)의 종류가 결정된다. 따라서, 사용자는 이러한 시스템에서 결정된 마이크로프로세서에 따라 시스템을 조작하여야 한다. 예를 들어 마이크로프로세서가 인텔(Intel)계열인 경우 상기 컴퓨터보오드를 특정 장치에 제어를 위하여 사용하고자 하는 경우 인텔계열의 프로세서에 맞는 제어프로그래밍을 하여야 한다. 따라서 사용자의 입장에서 종래에 사용하던 마이크로프로세서의 계열이 인텔계열이 아닌 모토롤라(Motorola)계열인 경우에는 이 시스템을 이해하여 특정 목적에 사용하기 위해서는 상당한 시간을 소비해야 하는 문제점이 있다.

따라서, 본 발명의 목적은 컴퓨터보오드를 전체 교체함이 없이 다른 마이크로프로세서를 포함하는 카아드보오드를 접속하여 사용할 수 있도록 별도의 마이크로프로세서를 포함할 수 있는 장치를 제공하는 것이다.

본 발명의 다른 목적은 서로 다른 보오드를 사용함에 따른 데이타의 비트수의 변경에 따른 조작을 할 수 있도록 하는 컴퓨터장치를 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여 본 발명은 데이타의 입출력을 위하여 외부의 장치들과 접속되어 사용되는 입출력장치 ; 상기 입출력장치로부터의 데이타 및 상기 입출력장치로 출력될 데이타의 기록 및 장치의 동작을 위한 시스템 프로그램등을 저장하는 메모리부 ; 시스템의 전반적인 동작을 제어하는 제1마이크로프로세서 ; 상기 입출력장치와 접속되며, 별도의 외부장치를 접속할 수 있는 접속부 ; 및 상기 메모리부 및 제1마이크로프로세서의 동작을 외부조작에 의하여 불능상태로 스위칭을 할 수 있는 제1스위치를 포함하는 컴퓨터보오드 ; 및 상기 컴퓨터보오드내의 상기 접속부에 연결가능하며, 상기 컴퓨터보오드와는 별도로 조작되는 시스템 프로그램을 저장하고 상기 입출력장치의 데이타를 저장하는 메모리 ; 및 전반적인 장치들의 동작을 제어하는 제2마이크로프로세서를 포함하며 상기 컴퓨터보오드내의 상기 접속부에 연결가능한 카아드보오드를 포함하며 상기 컴퓨터보오드내의 제1스위치의 스위칭동작에 의하여 접속되는 카아드보오드와 입출력장치가 하나의 장치를 형성하여 동작하는 것을 특징으로 한다.

이하 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따라 외부의 마이크로프로세서를 포함하는 장치와의 인터페이싱을 개략적으로 도시한 도이다.

제2도에서 제1도와 동일한 부분에 대해서는 동일한 부호를 사용하였고 이에 대한 상세한 설명은 생략한다.

제2도에서 60은 컴퓨터보오드(10)의 슬롯이나 커넥트등에 접속가능한 형태의 카아드보오드, 70은 카아드보오드내에 설치되는 각 요소들의 전반적인 동작을 제어하는 마이크로프로세서로서 이것은 컴퓨터보오드(10)에 설치되는 마이크로프로세서(20)와 동일한 형태일 수도 있으며 다른 형태의 것일 수도 있으며, 80은 컴퓨터보오드(10)에 설치되는 메모리(40)와 동일한 기능을 하는 메모리이다.

그리고, 본 발명에서의 중요한 특징으로서 제1도에서의 컴퓨터보오드(10)와 구별되는 구성요소는 스위치(SW1)로서, 이 스위치(SW1)는 컴퓨터보오드에 설치된 마이크로프로세서(20), 신호버퍼(30) 및 메모리(40)의 기능을 제한하는 역할을 하며 또한, 90은 입출력장치(50)로부터 카아드보오드(60)와 컴퓨터보오드(10)에서 사용하고 있는 마이크로프로세서(70, 20)에 대하여 입력되는 인터럽트신호를 처리하는 인터럽트처리부이고 100은 사용되는 마이크로프로세서의 비트수 변경에 따른 조작을 위하여 사용되는 어드레스해석부이다.

상기와 같은 구성을 가지는 장치의 동작을 보다 상세히 설명하면 다음과 같다.

통상의 경우에 컴퓨터보오드(10)의 사용은 자체내에 포함되어 있는 마이크로프로세서(10)가 동작할 수 있도록 스위치(SW1)를 오프상태로 하여 시스템 프로그램이 내장되어 있는 메모리(40)에 저장되어 있는 프로그램에 따라 마이크로프로세서 및 입출력장치등이 동작을 한다.

그러나, 별도의 마이크로프로세서(70)와 메모리(80)를 포함하는 카아드보오드(60)를 사용하고자 하면 컴퓨터보오드(10)의 마이크로프로세서와 시스템 프로그램이 탑재된 메모리(12)를 스위치(SW1)를 오프로 스위칭하여 불능상태로 만들고, 카아드보오드(60)를 슬롯(55)이나 커넥터에 연결하여 시스템을 구성한다.

이를 보다 상세히 설명하면 제2도에서의 스위치(SW1)는 다음과 같은 상태를 가진다.

SW1=온 상태 SW1=1 ; 통상의 컴퓨터 시스템

SW1=오프상태 SW1=0 ; 마이크로프로세서 불능

; 신호버퍼가 트라이스테이트(tri-state)상태

; 메모리가 불능상태

따라서, 스위치(SW1)의 값이 0인 경우에는 메모리(40)와 마이크로프로세서(20)가 불능상태로 되고, 입출력장치(50)만 있는 시스템으로 구성된다.

이러한 상태에서 별도의 마이크로프로세서(70)와 메모리(80)를 포함하는 카아드보오드(60)를 슬롯에 연결하면 이 카아드보오드(60)가 입출력장치(50)에 접속되어 개별적인 별도의 시스템을 구성하게 된다. 즉, 이러한 방법을 사용하면 여러종류의 카아드보오드를 만들면 여러종류의 마이크로프로세서를 활용하는 방법이 되는 것이다.

여기서 마이크로프로세서를 불능으로 만드는 방법은 다음과 같은 2가지의 경우를 생각할 수 있다.

현재 사용되고 있는 일반적인 마이크로프로세서들은 칩의 기능을 정지시킬 수 있는 홀드핀을 구비하고 있으므로 스위치(SW1)를 이용하여 버스를 홀드시켜 마이크로프로세서를 정지시킬 수 있으며, 정지기능을 가지지 않는 마이크로프로세서의 경우에는 제2도에서의 신호버퍼(30)의 상태를 스위치(SW1)에 의하여 트라이스테이트상태로 만들어 마이크로프로세서의 어드레스신호, 데이타신호, 콘트롤신호를 입출력장치와 분리하여 마이크로프로세서의 상태를 불능상태로 만들 수 있다.

이와 같이 스위치(SW1)를 이용하여 컴퓨터보오드(10)상의 마이크로프로세서(20), 신호버퍼(30), 메모리(40)를 불능상태로 만들고 외부에서 슬롯이나 커넥터등을 이용하여 카아드보오드를 접속하여 별도의 마이크로프로세서를 이용하여 사용할 수 있도록 하는 방법은 컴퓨터보오드(10)에서 사용하는 마이크로프로세서(20)에서 처리하는 비트수가 접속되는 카아드보오드에서의 마이크로프로세서(70)에서 처리하는 비트수와 서로 동일한 경우에 형성될 수 있는 기본적인 구성이고, 만약 사용되는 비트수 또는 사용하는 인터럽트에 차이가 있다면 이에 대한 변경을 고려하여야 한다.

이와 같이 8비트, 16비트 또는 32비트등의 여러종류의 마이크로프로세서를 활용하기 위해서는 입출력포트의 번지할당이 8비트, 16비트, 또는 32비트로 변경이 가능하게 구성하고 또한 여러종류의 마이크로프로세서에서 발생하는 다른 종류의 인터럽트를 처리할 수 있도록 시스템을 구성하여야 하는데 이러한 방법 및 이에 따른 실시예를 설명하면 다음과 같다.

제3도는 본 발명에 따라 입출력번지를 변경하는 어드레스해석회로의 일실시예를 도시한 블럭도이다.

상기한 구성으로 된 본 발명에 의하면 입출력장치(50)와 메모리(40 또는 80) 사이에 별도의 어드레스 해석회로를 더 포함하여, 입출력장치(50)의 포트번지가 결정된 시스템에서 여러종류의 마이크로프로세서를 활용하도록 할 수 있다.

통상의 입출력포트번지는 어드레스 데이타가 입력되는 입력단자, 입력단자를 통하여 입력된 어드레스 데이타를 해석하는 어드레스 디코더와 어드레스가 디코딩된 출력단자로 이루어지기 때문에 해당 어드레스에 대한 장치들의 설정이 시스템의 설계단계에서 결정되어 변경이 곤란하다.

그러나, 본 발명에서는 마이크로프로세서를 8비트에서 16비트로 변경시키면 입출력포트의 번지도 8비트에서 16비트로 변경할 수 있도록 하는, 즉 마이크로프로세서의 비트수의 변경에 따라 입출력포트의 번지도 변경하고자 하는 것이다. 이를 위하여 제3도를 참조하여 상세히 설명한다.

제3도에서 스위치(SW2)는 외부적으로 조작가능한 것으로서 사용비트의 변경을 위하여 사용되며 스위칭 되는 경우에 따라 다음과 같은 상태를 가진다.

SW2=오프상태 ; SW2=1, 하위번지만 쓰는 경우, 포트번지가 8비트.

SW2=온 상태 ; SW2=0, 상위와 하위번지를 모두 쓰는 경우, 포트번지가 16비트.

먼저 입출력포트번지의 값이 8비트인 경우를 살펴보면 다음과 같다. 스위치(SW2)를 오프로 하면 제1게이트(100)의 출력은 트라이스테이트(Tri-State)상태가 되고 접점(A4)은 저항(R2)을 통하여 일정전원에 연결되어 있으므로 논리 1의 상태가 된다. 이 상태에서 하위번지(A5)의 값이 1이면 제2게이트(120)의 출력(A7)값의 논리상태가 1이 되어 어드레스 디코더(130)는 동작을 한다. 결국 스위치(SW2)가 오프상태이면 입출력포트번지의 값은 하위번지의 정보만을 해석하여 입출력포트번지의 값이 8비트인 결과가 된다.

그러나, 입출력포트번지의 값이 16비트인 경우에는 스위치(SW2)를 온상태로 하여 스위치(SW2)의 값을 0으로 한다. 그러면 제1게이트(100)가 동작하여 상위번지(A1, A2)의 값이 제3게이트(110) 및 제1게이트(100)를 통과하여 접점(A4)에 도달한다. 접점(A4)의 값이 1이고 하위번지(A5)의 값이 1이면 제2게이트(120)의 출력(A7)값이 1이 되므로 입력단자(G1)에 하이상태의 값이 입력되어 어드레스 디코더(130)는 디코딩 동작을 수행한다. 결국 스위치(SW2)의 값이 0이면 입출력포트번지의 값은 상위 및 하위번지의 정보를 해석하여 입출력포트번지의 값이 16비트인 결과가 된다.

제4도는 제3도에 대한 실제예이며 디코더로는 일반적으로 널리 사용되는 74138IC를 사용하였다.

우선 입출력포트 번지해석이 8비트인 경우(즉, 스위치(SW2)가 오프상태인 경우) Y0의 번지할당은

A7 A6 A5 A4 A3 A2 A1 A0

0 0 1 0 0 0 * *

이므로 20H-23H이다(이때 “*”는 Don't Care Condition을 나타낸다.).

입출력포트 번지해석이 16비트인 경우(즉, 스위치(SW2)가 온상태인 경우) Y0의 번지할당은

상위번지=A15 A14 A13 A12 A11 A10 A9 A8

0 0 0 0 0 0 1 1

이고(이때 제3게이트(110)에 입력되는 값은 A8과 A9번지만 해당되므로 나머지 A10 내지 A15번지의 값은 제3게이트(110)의 연산결과에 영향을 미치지 않는 Don't Care Condition에 해당한다)

하위번지=A7 A6 A5 A4 A3 A2 A1 A0

0 0 1 0 0 0 * *

이므로 0320H-0323H이다.

입출력포트 번지해석이 스위치(SW2)에 의하여 8비트 또는 16비트로 조정이 가능하게 된다.

제5도는 본 발명에 따른 여러종류의 인터럽트를 처리하고, 인터럽트의 우선순위를 선택할 수 있는 방법에 대한 원리도이다. 통상 여러종류의 인터럽트를 처리하기 위해서는 인터럽트 전용 I.C.를 사용한다. 예를들면 인텔회사의 8259 I.C.이다(Intel, 8259, interrupt controller).

그러나 이 I.C.는 인텔계열의 마이크로프로세서는 적용이 가능하지만 다른종류의 마이크로프로세서에서는 사용할 수 없다. 그러므로 제5도와 같은 방법으로 마이크로프로세서(20 또는 70)들 사이에 별도의 인터럽트 처리회로를 구성하여 입출력장치에서 요구하는 인터럽트를 여러종류의 마이크로프로세서와 인터페이스가 가능하도록 구성할 수 있다.

제5도에서 게이트들에 입력되는 신호들(I₁, I₂, …, I_n)은 입출력장치(50)에서 마이크로프로세서에 요구하는 인터럽트신호들이고 게이트들에 입력되는 다른 신호들(S₁, S₂, …, S_n)은 마이크로프로세서에서 해당하는 인터럽트의 동작을 가능, 불가능한 상태로 할 수 있는 인터럽트동작 제어신호이고 게이트들의 출력단자에 접속되는 신호들(IS₁, IS₂, …, IS_n)은 마이크로프로세서가 인터럽트를 처리할때 어떤 입출력장치에서 인터럽트를 요구하는가를 판단할 수 있는 신호들이고 최종 출력신호(INT)는 마이크로프로세서에 연결된다.

인터럽트 동작제어신호들(S₁, S₂, …, S_n)은 초기에 0의 값을 갖는다. 따라서, NAND 게이트들(NAND₁, NAND₂, …, NAND_n)의 출력은 입력되는 인터럽트신호들(I ; I₁, I₂, …, I_n)의 값에 관계없이 1의 값을 출력한다. 게이트(NANDA)에서 입력이 모두 1이므로 출력은 0이 된다. 만약 인터럽트신호(I)의 값이 변해도, 즉 입출력장치에서 인터럽트가 발생한다 해도, 마이크로프로세서에서 인터럽트동작 제어신호(S)의 값을 0으로 출력하면 INT의 값이 0이 되어 발생한 인터럽트가 처리되지 않는다.

만약 마이크로프로세서에서 인터럽트동작 제어신호(S)의 값을 모두 1로 출력시키고, 인터럽트신호(I₁)에 해당하는 입출력장치에서 인터럽트를 요구하면 인터럽트신호(I₁)의 값이 1이 된다. 그러면 게이트(NAND₁)의 출력이 0의 값이 된다. 최종 출력게이트(NANDA)에서의 인터럽트요구 판단신호(IS)의 값이 적어도 1개의 신호가 0이면 INT의 값은 1이 된다. 즉 요구하는 인터럽트신호(I₁)의 인터럽트가 마이크로프로세서에서 처리된다.

또한 상기한 방법은 인터럽트의 우선순위를 처리할 수 있다. 인터럽트(INT)의 요구를 처리할때 프로그램에서 인터럽트요구 판단신호(IS₁)의 값을 읽고 인터럽트요구 판단신호(IS₁)의 값이 0이면 인터럽트신호(I₁)에 해당하는 인터럽트 처리를 한다. 즉 여러종류의 인터럽트를 프로그램에서 읽는 순서에 의하여 우선순위가 결정되는 결과이다.

따라서, 본 발명은 컴퓨터보오드를 전체 교체함이 없이 다른 마이크로프로세서를 포함하는 카아드보오드를 접속하여 기존의 컴퓨터보오드상의 기능을 단순한 스위치를 사용하여 제한시키고 접속된 카아드보오드에 설치된 마이크로프로세서가 컴퓨터보오드상의 입출력장치에 접속되어 다른 형태의 마이크로프로세서를 사용할 수 있는 효과가 있다.

또한, 서로 다른 보오드를 사용함에 따른 데이타의 비트수의 변경에 따른 조작을 할 수 있어 다른 비트수를 가지는 마이크로프로세서간에도 간단한 연결에 의하여 보오드상의 부품을 교체함이 없이 사용할 수 있는 효과가 있다.

Claims (7)

1. 데이타의 입출력을 위하여 외부의 장치들과 접속되어 사용되는 입출력장치 ; 상기 입출력장치로부터의 데이타 및 상기 입출력장치로 출력될 데이타의 기록 및 장치의 동작을 위한 시스템 프로그램등을 저장하는 메모리부 ; 시스템의 전반적인 동작을 제어하는 제1마이크로프로세서 ; 상기 입출력장치와 접속되며, 별도의 외부장치를 접속할 수 있는 접속부 ; 및 상기 메모리부 및 제1마이크로프로세서의 동작을 외부조작에 의하여 불능상태로 스위칭을 할 수 있는 제1스위치를 포함하는 컴퓨터보오드 ; 및 상기 컴퓨터보오드내의 상기 접속부에 연결가능하며, 상기 컴퓨터보오드와는 별도로 조작되는 시스템 프로그램을 저장하고 상기 입출력장치의 데이타를 저장하는 메모리 ; 및 전반적인 장치들의 동작을 제어하는 제2마이크로프로세서를 포함하여 상기 컴퓨터보오드내의 상기 접속부에 연결가능한 카아드보오드를 포함하며 상기 컴퓨터보오드내의 제1스위치의 스위칭동작에 의하여 접속되는 카아드보오드와 입출력장치가 하나의 장치를 형성하여 동작하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
2. 제1항에 있어서, 상기 접속부는 커넥터/슬롯중의 적어도 어느 하나의 형태를 가지는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
3. 제1항에 있어서, 상기 컴퓨터보오드에 접속되는 카아드보오드상의 마이크로프로세서가 상기 컴퓨터보오드상의 마이크로프로세서와의 사용비트수의 차이점에 따른 어드레스해석을 위하여 사용중인 메모리와 상기 입출력장치 사이에 접속되는 어드레스해석수단을 더 포함하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
4. 제3항에 있어서, 상기 어드레스해석수단은 외부조작에 의하여 스위칭되는 제2스위치 ; 입력되는 상위어드레스의 데이타를 논리곱연산하여 출력하는 제3게이트수단 ; 상기 제2스위치와 온/오프 스위칭동작에 따라 동작이 온/오프되어 상기 제3게이트수단의 결과의 출력여부를 결정하는 제1게이트수단 ; 상기 제1게이트수단의 출력과 하위어드레스중 특정 어드레스와의 논리곱연산을 위한 제2게이트 ; 및 상기 제2게이트의 출력신호에 따라 입력되는 어드레스의 정보를 디코딩하여 입출력포트의 어드레스를 출력하는 어드레스 디코더를 포함하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
5. 제1항, 제3항 또는 제4항중 어느 한 항에 있어서, 상기 사용중인 보오드의 마이크로프로세서와 상기 입출력장치와의 사이에 접속되어 입출력동작을 위한 인터럽트를 처리하기 위한 인터럽트 처리수단을 더 포함하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
6. 제5항에 있어서, 상기 인터럽트 처리수단은 상기 입출력장치에서 상기 마이크로프로세서에 요구하는 인터럽트신호와 상기 마이크로프로세서에서 해당하는 인터럽트의 3동작을 가능/불가능 상태로 하는 인터럽트 인에이블신호를 NAND 연산하는 복수의 제1게이트 ; 및 상기 제1게이트들의 각각의 출력을 NAND 연산하는 제2게이트를 포함하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.
7. 제6항에 있어서, 상기 제1게이트들의 순차적인 출력신호의 논리상태에 따라 우선순위를 결정하는 것을 특징으로 하는 별도의 마이크로프로세서를 포함하는 컴퓨터장치.