KR930005778Y1 - 컴퓨터 시스템의 범용 롬 라이터 회로 - Google Patents

컴퓨터 시스템의 범용 롬 라이터 회로 Download PDF

Info

Publication number
KR930005778Y1
KR930005778Y1 KR2019890008365U KR890008365U KR930005778Y1 KR 930005778 Y1 KR930005778 Y1 KR 930005778Y1 KR 2019890008365 U KR2019890008365 U KR 2019890008365U KR 890008365 U KR890008365 U KR 890008365U KR 930005778 Y1 KR930005778 Y1 KR 930005778Y1
Authority
KR
South Korea
Prior art keywords
rom
tool
voltage
computer system
ppi
Prior art date
Application number
KR2019890008365U
Other languages
English (en)
Other versions
KR910001528U (ko
Inventor
남상엽
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890008365U priority Critical patent/KR930005778Y1/ko
Publication of KR910001528U publication Critical patent/KR910001528U/ko
Application granted granted Critical
Publication of KR930005778Y1 publication Critical patent/KR930005778Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Abstract

내용 없음.

Description

컴퓨터 시스템의 범용 롬 라이터 회로
제1도는 본 고안에 따른 전체시스템 블록도.
제2도는 본 고안의 회로도.
제3도는 본 고안의 기동 프로그램의 접속도.
* 도면의 주요부분에 대한 부호의 설명
10 : PPI(Programmable Peripheral interface)
51 : 래치부 60 : 롬불(ROM Tool)
70 : 전원스위칭부 80 : 전압레벨 선택부
90 : 전압유기부 100 : 스위치제어부
본 고안은 컴퓨터 시스템에 있어서 범용 롬 라이터(ROM Writer)회로에 관한 것으로, 특히 16KB부터 8MB까지의 롬(EPROM)을 라이팅할 수 있는 범용 롬 라이터 회로에 관한 것이다.
종래의 롬 라이터는 롬의 핀(Pin) 갯수에 따라 툴 소켓(Tool Socket)에 롬을 장착하여, 이 롤 소켓의 핀에 맞는 EPROM만을 16KB부터 512KB까지 라이팅할 수 밖에 없었으며, 또한 롬을 라이팅할 때마다 전압이 롬의 종류에 따라 다르므로 이에따른 선택의 폭이 IBM XT/AT 호완기종에만 한정되는 문제점이 있었다.
따라서 본 고안의 목적은 컴퓨터 시스템에서 32핀 소켓 볼과, 컴퓨터 인터페이스회로와, 전압유기 회로 및 스위칭 회로를 사용하여, 16KB에서 8MB까지 EPROM에 라이팅할 수 있고, 그 사용범위도 PS/2 호환기종을 포함할 수 있는 범용 롬 라이터 회로를 제공함에 있다.
이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
제1도는 본 고안에 따른 전체블럭도로서, 버퍼 메모리영역과 기동 프로그램 영역으로 구분되는 램영역(1)과, PS/2 및 PC-AT/XT인 컴퓨터 시스템의 CPU(2)와, 프로그래머블 인터페이스부(3)와, 롬 라이터 툴(4)로 구성된다. 한편 제2도는 롬 라이터의 작동을 위한 동작 프로그램의 플로우챠트로서 제1도 램 영역(1)의 기동프로그램과 관계되어진다.
즉, 메인 프로그램을 실행한 후 사용할 롬의 번호, 롬에 데이터를 리드(Read)할 것인가 라이트(Write)할 것인가의 여부, 기입 또는 독출한 데이터의 갯수, 버퍼 메모리의 선두번지와 롬의 선두번지 등을 입력하게 된다. 이때 데이터의 갯수와 선두번지들은 모드 Hex 코드로 입력해야 하며, 제1도의 버퍼메모리영역은 롬에서 독출한 데이터나 롬으로 기입할 데이터를 일시 저장하게 된다. 따라서 라이트할 때에는 롬에 기입할 내용의 데이터를 미리 버피에 저장한 후 메인을 실행하게 되고, 리드할 때에는 지정된 롬의 선두번지에서부터 지정된 갯수의 데이터를 지정된 버퍼메모리의 선두번지에 저장시킨다.
또한 라이트를 실행하면 기입전에 지정된 롬의 선두번지에서부터 지정된 갯수의 번지들의 데이터가 라이트가 가능한지를 확인하는 FF체크 루틴과, 기입이 끝난후 모든 데이터가 롬에 이상없이 기입되었는지를 확인하는 기입 확인루틴(Write Verify Routine)이 자동적으로 실행된다.
제2도는 상기 프로그램과 관련되어 롬 라이팅 동작을 수행하는 본 고안 롬 라이터회로로서, 병렬 인터페이스 부인 PPI(10)와, 포트확장을 위한 제1-4플립플롭(20-50)들로 이루어진 래치부(51)와, 32핀을 갖는 한 툴로 여러종류의 롬을 삽입할 수 있는 롬 툴(60)와, 유기된 고전압을 상기 롬 툴(60)에 공급 및 차단하기 위해 트랜지스터(Q1,Q2) 및 저항(R4-R7) 및 다이오드(D1-D4)로 이루어진 전원스위칭부(70)와, 상기 롬 툴(60)에 필요한 전압에 따라 스위칭에 의해 전압을 선택하기 위해 스위치(SW1, SW2) 및 저항(R1-R3)으로 이루어진 전압레벨 선택부(80)와, 상기 롬 풀(60)에 라이팅시 필요한 고전압을 유기시키는 전압유기부(90)와, 상기 롬툴(60)의 컨트롤 단자나 어드레스단자를 삽입되어지는 각각 다른 롬에 따라 스위칭 선택하기 위해 스위치(SW3-SW10)로 이루어진 스위치선택부(100)로 구성된다.
상술한 구성에 의거 본 고안 회로를 설명한다. 우선 롬 툴(60)에 장착되는 롬의 어드레스 및 데이터 각 신호들은 PPI(10)를 통해 주고 받게 되며, 롬 라이팅시에 필요한 고전압은 전압 유기부(90)에 유기시키고, 2716, 2732, 2764, 27128, 27256, 27512, 27010 등의 롬인 경우에는 전원(Vcc) 및 접지단자(GND)를 제외한 제어대상의 단자가 모드 28개이며, PPI(10)는 제어가능한 단자가 24개이므로 4비트의 입출력 플립플롭(20-50)을 이용하여 포트를 확장한다.
롬 툴(60)에 장착되는 롬의 컨트롤이나 어드레스 단자는 각각 다른 종류의 롬에 대해 스위치(SW3-SW10)를 이용하여 적절히 선택되게 하며, 라이트시에 필요한 고전압 역시 2716, 2732는 25V이고, 2764, 27128은 12V이며, 27256, 27512, 27010은 12.5V로 각각 다르므로 가변저항(R1,R2,R3)과 스위치(SW1,SW2)를 조합하여 해당 롬에 필요한 전압을 선택하게 된다.
전원 스위칭부(70)는 전압유기부(90)에 유기된 전압을 롬 툴(60)로 공급하여 주며, 트랜지스터(Q1,Q2)의 스위칭에 의해 전압을 공급 또는 차단하게 된다. 즉 PPI(10)의 전원단자(PCO)로 부터 전원이 저항(R4)을 통해 트랜지스터(Q1)로 인가되면 트랜지스터(Q1,Q2)가 모두 턴온되어 트랜지스터(Q2)를 통하여 전압유기부(90)의 전압이 롬툴(60)의 전원단자(VPP)에 가해진다. 상기 롬툴(60)에 장착된 롬의 데이터는 제1도에 도시된 바와 같이 CPU(2)로 읽어들이기 위해 PPI(10)의 A,C포트는 출력으로 B포트는 입력으로 지정되어야 한다. 그러므로 상기 PPI(10)의 컨트롤 워드(control word)(CW)는s $82이므로 컨트롤 워드. 레지스터(CWR)에 $82를 넣는다.
다음은 C포트의 단자(PC0-PC3)로 사용한 롬의 스탠바이(Stand By) 조건에 맞는 로직(Logic)을 부여하고, 단자(PC4,PC5)를 통해 래치(20-50)의 인에이블 단자(0)로 로우레벨 출력신호를 인가한다. 즉 스탠 바이비포(Stand By Before,SBB)세링 어드레스의 출력신호이며, 상기 SBB 신호가 출력된 후 어드레스의 하위부(A0-A7)를 A포틀 출력하고 그 다음, 스탠 바이 애프터(Stand By After,SBA)세팅 어드레스 출력신호를 하이레벨로서 단자(PC4,PC5)를 통해 출력한다.
상기 SBA가 출력되면 제1-4플립플롭(20-50)의 인에이블 단자(0)가 로우에서 하이상태가 되는 순간 제1-4플립플롭(20-50)의 입력단(D0-D4)의 하위 어드레스가 출력단(Q0-Q4)으로 전달되어 보존되는 하위 어드레스 래칭동작이 수행된다.
그 다음 A포트에 상위 어드레스(A8-A15)와 최상위 어드레스(A16-A19)를 차례로 출력시킴으로써 롬툴(60)에 장착된 롬의 어드레스 지정이 완료된다. 상기 어드레스 지정이 완료된 후 리드조건에 맞는 C포트(PC0-PC5)의 데이터를 출력시키면 지정된 어드레스의 데이터가 B포트에 실리게 되므로 이것을 읽어들임으로써 롬에서 컴퓨터로 1Byte의 입력이 행하여 진다.
컴퓨터로부터 롬으로 데이터를 라이트하기 위해서는 PPI(10)의 A, C 포트는 물론 B포트도 역시 출력용으로 지정되어져야 한다. 이 경우 PPI(10)의 컨트롤 워드(CW)가 달라진 것 외에는 어드레스 지정시에 리드와 마찬가지로 동작하게 된다.
어드레스의 지정이 끝나면 라이트될 데이터를 B포트로 출력하고, 라이트 조건에 대응하는 데이터를 C포트(PC0-PC5)를 통해 출력하는 라이트 컨트롤 비포 웨이트(Write Control Before Wait) 동작을 수행한다. 즉 라이트 컨트롤 신호가 출력되면 데이터가 라이팅되는데 필요한 시간동안 대기하게 되며 대기시간이 끝나면 C포트에 SBB를 출력하게 된다. 이와 같이 하여 EPROM에 1Byte의 데이터가 라이트된다.
상술한 바와 같이 본 고안에 따르면 PC-CXYT/AT및 PS/2를 이용하여 16KB부터 8MB까지 전압을 선택할 수 있으며, 스위칭동작에 의해 유기된 고전압의 공급 또는 차단이 자유로운 이점이 있다.

Claims (1)

  1. 컴퓨터 시스템의 롬 라이터 회로에 있어서, 컴퓨터 시스템과 롬 라이터를 인터페이싱하는 PPI(10)와, 32핀을 가지며 한 툴로서 여러 종류의 롬이 장착가능한 롬 툴(60)과, 상기 PPI(10)와 롬 툴(60) 사이에 구성되어 포트확장 기능을 수행하는 래치부(51)와, 스위칭에 의해 유기된 고전압을 상기 롬 툴(60)에 공급하거나 차단하는 스위칭부(70)와, 상기 롬 툴(60)에 삽입되는 롬에 따라 필요한 전압을 스위칭하여 전압 레벨을 선택하는 전압레벨 선택부(80)와, 롬 라이팅시에 필요한 고전압을 유기하는 전압유기부(90)와, 상기 롬 툴(60)에 삽입되는 롬에 따라 컨트롤 단자와 어드레스단자의 조정을 위한 스위치선택부(100)로 구성함을 특징으로 하는 컴퓨터 시스템의 범용 롬 라이터 회로.
KR2019890008365U 1989-06-17 1989-06-17 컴퓨터 시스템의 범용 롬 라이터 회로 KR930005778Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890008365U KR930005778Y1 (ko) 1989-06-17 1989-06-17 컴퓨터 시스템의 범용 롬 라이터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890008365U KR930005778Y1 (ko) 1989-06-17 1989-06-17 컴퓨터 시스템의 범용 롬 라이터 회로

Publications (2)

Publication Number Publication Date
KR910001528U KR910001528U (ko) 1991-01-24
KR930005778Y1 true KR930005778Y1 (ko) 1993-08-27

Family

ID=19287194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890008365U KR930005778Y1 (ko) 1989-06-17 1989-06-17 컴퓨터 시스템의 범용 롬 라이터 회로

Country Status (1)

Country Link
KR (1) KR930005778Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439217B1 (ko) * 2001-09-27 2004-07-05 엘지전자 주식회사 통신 시스템의 롬 라이터 장치 및 그 제어방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651877B2 (en) * 1999-12-22 2003-11-25 Kabushiki Kaisha Nippon Conlux Multi-ROM writer and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439217B1 (ko) * 2001-09-27 2004-07-05 엘지전자 주식회사 통신 시스템의 롬 라이터 장치 및 그 제어방법

Also Published As

Publication number Publication date
KR910001528U (ko) 1991-01-24

Similar Documents

Publication Publication Date Title
KR0149503B1 (ko) 메모리 카트리지
KR940002755B1 (ko) 1칩 마이크로 컴퓨터
US5613130A (en) Card voltage switching and protection
CA2046356C (en) Method and apparatus for improved initialization of computer system features
EP0536793B1 (en) Personal computer using flash memory as BIOS-ROM
JP2682700B2 (ja) Ｉｃカード
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
US5463757A (en) Command interface between user commands and a memory device
US5991849A (en) Rewriting protection of a size varying first region of a reprogrammable non-volatile memory
JPH07113907B2 (ja) カード
KR19990041698A (ko) 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법
CN1398372A (zh) 包含在系统自举时使用非系统内存存储资源的存储器存取控制器的计算机系统
US5280599A (en) Computer system with memory expansion function and expansion memory setting method
JPH05197541A (ja) 電気的重ね書き可能な固定値メモリおよび記憶内容変更方法
KR930005778Y1 (ko) 컴퓨터 시스템의 범용 롬 라이터 회로
US4707802A (en) Semiconductor integrated circuit device selected by an address signal
US5561813A (en) Circuit for resolving I/O port address conflicts
KR0141079B1 (ko) 메모리 맵방식 입출력영역의 자동인식 장치
KR100198670B1 (ko) 플러그 앤 플레이 시스템의 자동 제어 회로
US5797032A (en) Bus for connecting extension cards to a data processing system and test method
SE515082C2 (sv) Förfarande och arrangemang vid ett datorsystem
KR100476555B1 (ko) 피씨메모리카드의 프로그램을 위한 카드지그장치
KR20010071231A (ko) 쓰기 인에이블 비트를 갖는 마이크로 컨트롤러
KR950007107B1 (ko) 별도의 마이크로프로세서를 포함하는 컴퓨터장치
KR950005934B1 (ko) 다운로드 방식의 범용 주변 접속 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee