CN1398372A - 包含在系统自举时使用非系统内存存储资源的存储器存取控制器的计算机系统 - Google Patents

包含在系统自举时使用非系统内存存储资源的存储器存取控制器的计算机系统 Download PDF

Info

Publication number
CN1398372A
CN1398372A CN01804590A CN01804590A CN1398372A CN 1398372 A CN1398372 A CN 1398372A CN 01804590 A CN01804590 A CN 01804590A CN 01804590 A CN01804590 A CN 01804590A CN 1398372 A CN1398372 A CN 1398372A
Authority
CN
China
Prior art keywords
memory
microprocessor
controller
computer system
access controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01804590A
Other languages
English (en)
Other versions
CN1208718C (zh
Inventor
D·E·古利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1398372A publication Critical patent/CN1398372A/zh
Application granted granted Critical
Publication of CN1208718C publication Critical patent/CN1208718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Abstract

一种包含存储器存取控制器的计算机系统，该存储器存取控制器在系统自举期间使用非系统内存存储资源。计算机系统包括微处理器、系统内存和经一个或多个总线而连接至微处理器的多个外围设备。系统控制器和外围总线控制器控制这些总线。许多外围设备控制器包含有缓冲存储器，其在正常操作模式下由外围设备控制器用于缓冲在计算机系统和外围设备间的数据。计算机系统还包括存储器存取控制器和配置储存单元。配置储存单元储存配置控制信息，其使得控制逻辑配置缓冲存储器。存储器存取控制器在系统初始化期间控制对应于外围设备的缓冲存储器的存取，从而允许将该缓冲存储器用作堆栈或暂时RAM。

Description

包含在系统自举时使用非系统内存存储资源的 存储器存取控制器的计算机系统
                      发明背景
技术领域
本发明涉及计算机系统，尤其是涉及在系统自举代码(boot code)执行期间存储器资源的使用。
背景技术
目前的计算机系统通常包含有微处理器、系统内存、和多个外围设备，如视频图形适配器、网络控制器、调制解调器、游戏控制器、和串行通信控制器。这些内存和外围设备通常经由一个或多个系统总线而连接至微处理器。在个人计算机(PC)中，这些总线由桥式逻辑(bridge logic)控制，该桥式逻辑通常分为两个不同的集成电路(IC)：系统控制器和外围总线控制器。该系统控制器在PC系统中通常称为北桥，其所包含的装置有系统总线接口、存储器控制器、外围部件互连(PCI)总线控制器、和图形加速端口(AGP)。外围总线控制器在PC系统中通常称为南桥，其所包含的装置有PCI至工业标准体系结构(ISA)的桥接器、增强型集成设备电路(EIDE)控制器、和通用串行总线(USB)控制器。
在上电(power-up)期间或系统重置之后，微处理器必须执行通常储存在外部只读存储器(ROM)中的初始化代码。此代码即所谓的基本输入和输出系统(BIOS)码。BIOS负责系统等级的操作，如启动和测试系统硬件。这部份代码称为通电自检(POST)。BIOS亦可负责在辅助程序中加载和执行系统软件。除此之外，在正常的系统操作期间经由BIOS运转时间服务的使用，BIOS可管理系统的默认，或设定硬件条件和协助系统软件管理系统资源。
与目前计算机系统相关的问题为在POST的例行启动和测试主系统内存之前，微处理器具有相对少的寄存器可用作堆栈或暂存存储器(scratchpad memory)。随计算机系统的复杂性持续增加，存储器的缺乏使得当要求BIOS码执行更多任务时BIOS码的写入将变得更加困难。因此，希望在POST执行时能够存取某些存储空间。
发明内容
前文中所提出的问题大部分可通过包括一存储器存取控制器的计算机系统而解决，该存储器存取控制器在系统自举时使用非系统内存存储资源(non-system memory storage resource)。
在一实施例中，计算机系统包含有经由如北桥等的系统控制器而连接至系统内存的微处理器。如南桥等的外围总线控制器可经由第一外围总线而连接至系统控制器。一个或多个外围设备可经由第一外围总线而连接至系统控制器。除此之外，一个或多个外围设备可经由第二外围总线而连接至外围总线控制器。用于储存自举代码的存储器单元(memory unit)，如BIOS ROM，可经由用于储存自举代码的外围总线控制器而有效地连接至微处理器，从而使系统得以执行初始化程序。计算机系统包含有存储器存取控制器，用于在系统初始化期间控制缓冲存储器(其与外围设备的其中之一相关)的存取，从而能便利地将缓冲存储器用作堆栈或暂时(scratchpad)随机存取存储器(RAM)。
在一特殊实施例中，与局域网络(LAN)控制器对应且以先进/先出(FIFO)方案而配置的缓冲存储器可在初始化期间有效地用作堆栈或暂时RAM。
在其它实施例中，在系统启动期间可使用与其它外围设备相关的缓冲存储器。举例而言，在一实施例中，可将如与磁盘控制器相关的闪存的储存装置配置及使用做为堆栈或暂时RAM。
附图简要说明
本发明其它的目的和优点将因读取以下详细说明及其相应附图而更加地显而易见，其中
图1是计算机系统的一个实施例的方块图。
图2是图1所示南桥的实施例的方块图。
图3是图2所示集成LAN控制器的一个实施例的方块图。
图4是图1所示计算机系统的另一个实施例的方块图。
虽然本发明可接受各种改动及不同的形式，在此所示的附图仅是作为范例的特殊实施例，而且下面将详细说明这些实施例。可是，可以了解的是所示附图及详细说明并非用于将本发明限制于特定的形式，相反地，本发明涵盖全部落入由所附权利要求书范围所定义的精神和目的内的变动、等价方案及可选择方案。
发明实施方案
现参考图1，图中显示计算机系统50的一个实施例的方块图。此计算机系统包含有微处理器100，该微处理器100经由系统总线102而连接至系统控制器或北桥104。北桥104包含有存储器控制器114，该控制器114经由存储器总线106而连接至系统内存108。北桥104亦包含有AGP单元118，AGP单元118经由AGP总线110而连接至图形适配器112。北桥104还经由PCI总线控制器120而接口到PCI总线130上并对其进行控制。
显示做为范例用微处理器100为例如PentiumTM或AthlonTM微处理器的x86微处理器。但应了解，根据本发明的系统可使用其它类型的微处理器。
外围总线控制器或南桥140经由PCI总线控制器130而连接至北桥104。南桥140还经由ISA总线144而连接至各种外围148和BIOSROM146。
当提供系统电源或系统重置时，微处理器100执行储存在BIOSROM146内的初始化代码。当微处理器100进行初始化或POST代码时，微处理器100尚无法使用系统内存108。如将在下文中进一步讨论的，在执行POST代码期间，微处理器100可存取对应于POST代码执行期间的外围设备的缓冲存储器。
参考图2，图中显示南桥140的实施例。南桥140可能包含有许多集成装置，包含有：连接至PCI总线130的PCI至ISA桥154，该PCI至ISA桥154包含有使PCI总线130和ISA总线144间时序同步的桥接逻辑；连接且控制ISA总线144的ISA总线控制器142。南桥亦包含有其它的PCI总线130外围控制器，如USB控制器156、EIDE控制器158和LAN控制器170。
LAN控制器170包含有缓冲存储器(例如缓冲存储器200)。当系统处于正常操作模式，缓冲存储器200由LAN控制器170用来缓冲介于计算机系统50和连接至LAN控制器170的网络装置171之间的数据。在正常操作模式下，将缓冲存储器200配置为FIFO内存。在POST代码执行期间，计算机系统50运行于初始化模式且微处理器100使用缓冲存储器200做为堆栈或暂时RAM。
POST代码可能包含有加载和储存指令，其指示在缓冲存储器200内的位置。如将在下文中进一步说明的，在POST代码执行期间，将配置储存单元(configuration storage unit)180配置成用于在初始化模式下操作。存储器存取控制器140允许响应由微处理器100所执行的初始化指令而存取在缓冲存储器200内的特定地址。
当微处理器100完成POST代码的执行时，微处理器100即执行如加载和储存等指令，其将新的配置值储存在如LAN控制器170等的外围设备的配置储存单元180中。该新的配置值使得存储器存取控制器140重新配置由外围设备所使用的缓冲存储器(例如缓冲存储器200)。以下将根据图3提供与缓冲存储器200的重新配置相关的更详细说明。
现参考图3，图中将更详细地显示图2中的集成LAN控制器170的范例性实施例。为简便起见，以相同的数字标记对应于图2的电路组件。PCI总线130经由PCI接口172而连接至LAN控制器170。缓冲存储器200同时与PCI接口172和通信接口174连接。在其内部，缓冲存储器200既包括发送FIFO204，也包括接收FIFO202。PCI接口172亦连接至存储器存取控制器140和配置储存单元180。存储器存取控制器140亦连接至FIFO控制器176和缓冲器管理程序单元178。缓冲存储器200的操作由配置储存单元180、存储器存取控制器140、FIFO控制器176、和缓冲器管理程序单元178联合控制。
配置储存单元180包含有缓冲器配置信息，该缓冲器配置信息由存储器存取控制器140和FIFO控制器176用以确定是否将缓冲存储器200当做RAM或FIFO内存使用。配置储存单元180是可寻址的存储位置。在一实施例中，配置储存单元180是可寻址的寄存器。重置时，配置储存单元180包含有默认值，其在整个初始化模式操作下维持固定。这些默认值导致控制逻辑将缓冲存储器200配置为具有特殊地址的RAM，其可由微处理器100通过软件进行存取。在一实施例中，缓冲存储器200的存储位置指定为映像至系统内存地址空间内的特定位置。因此，当微处理器100执行指令，而该指令导致对特定地址的读取周期或写入周期时，由图1中的系统存储器控制器114将该读取或写入周期传递到PCI总线130上。图3中的存储器存取控制器190通过锁存该地址及允许在缓冲存储器200上执行读取或写入周期而响应对应于缓冲存储器200内特定位置的特定地址。
在POST代码结束时，图1中的系统内存108是可供使用的。BIOS包含有指令，当该指令由微处理器100执行时，将缓冲存储器200重新配置以作为FIFO内存使用。当微处理器100发出例如加载或储存指令等命令时，其将新值储存在配置储存单元180中。该新的配置值使得控制逻辑将缓冲存储器200重新配置为前述的发送FIFO204和前述的接收FIFO202，以供LAN控制器170在正常操作模式下使用。
在其它实施例中，对应于其它外围设备的内存可对应于如上所述的存储器存取控制器，其中在设备缓冲存储器内的特定位置在初始化模式中是可以存取的。
现参考图4，图所示的是计算机系统50的另一个实施例，其中如磁盘控制器132等的外围控制器包含有缓冲存储器(例如缓冲存储器250)。磁盘控制器132经由总线桥104和外围总线160而连接至微处理器100。磁盘驱动器133连接至磁盘控制器132。存储器存取控制器190经由外围总线160而连接至微处理器100。配置储存单元185连接至存储器存取控制器190。
在正常操作模式下，缓冲存储器250用以缓冲在总线桥104和磁盘驱动器133间的数据。在初始化模式中，缓冲存储器250用作微处理器100的堆栈或暂时RAM。
对那些本领域技术人员而言，一旦全然了解上述发明，则各种变动和修改即变得显而易见。应将所附权利要求书解释为涵盖所有的这类变动和修改。
工业应用性
本发明可应用于计算机系统。

Claims (10)

1.一种计算机系统，包括：
微处理器；
第一存储器单元(memory unit)，该第一存储器单元连接至所述微处理器，用于储存自举代码(boot code)，其中所述微处理器配置成当系统重置时执行所述自举代码；
第二存储器单元，用于在正常操作模式下缓冲对应于外围设备的数据；
配置储存单元(configuration storage unit)，用于储存表示操作的初始化模式的配置控制信息；以及
存储器存取控制器，连接至所述第二存储器单元和所述配置储存单元，其中在所述操作初始化模式期间，所述存储器存取控制器配置成响应由所述微处理器所执行的指令，控制对所述第二存储器单元内选定位置的存取。
2.如权利要求1所述的系统，其中所述指令指定在所述第二存储器中的所述选定位置。
3.如权利要求2所述的系统，其中在所述操作初始化模式期间，所述选定位置映像至所述计算机系统的软件可存取的存储器地址空间内。
4.如权利要求3所述的系统，其中在所述正常操作模式期间，所述选定位置并非位于软件可存取的存储器地址空间内。
5.如权利要求1所述的系统，其中所述第一存储器单元为BIOS只读存储器(ROM)。
6.如权利要求2所述的系统，其中在所述初始化模式期间，所述第二存储器作为通用的RAM运行。
7.如权利要求2所述的系统，其中在所述正常操作模式期间，所述第二存储器作为FIFO缓冲器运行。
8.如权利要求6所述的系统，其中在所述初始化模式期间，所述第二存储器映像至系统存储器地址空间内。
9.如权利要求8所述的系统，其中在所述初始化模式期间，所述第二存储器的所述映像是能直接由所述微处理器通过软件执行而加以存取的。
10.一种操作计算机系统的方法，包括：
在初始化模式期间执行储存在第一存储器内的自举代码；
在所述初始化模式期间存取在第二存储器中的特定位置；
设定在配置储存单元内的配置信息，其表示所述初始化模式的完成；以及
响应该配置信息的设定，将所述第二存储器用作缓冲存储器。
CNB018045901A 2000-02-10 2001-01-02 包含存储器存取控制器的计算机系统 Expired - Fee Related CN1208718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/501,888 US6195749B1 (en) 2000-02-10 2000-02-10 Computer system including a memory access controller for using non-system memory storage resources during system boot time
US09/501,888 2000-02-10

Publications (2)

Publication Number Publication Date
CN1398372A true CN1398372A (zh) 2003-02-19
CN1208718C CN1208718C (zh) 2005-06-29

Family

ID=23995427

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018045901A Expired - Fee Related CN1208718C (zh) 2000-02-10 2001-01-02 包含存储器存取控制器的计算机系统

Country Status (8)

Country Link
US (1) US6195749B1 (zh)
EP (1) EP1256055B1 (zh)
JP (1) JP2003523013A (zh)
KR (1) KR100764922B1 (zh)
CN (1) CN1208718C (zh)
DE (1) DE60100993T2 (zh)
TW (1) TW514829B (zh)
WO (1) WO2001059565A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437485C (zh) * 2004-05-05 2008-11-26 惠普开发有限公司 用于配置计算机系统的系统和方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379538B (en) * 2000-06-23 2005-01-12 Intel Corp Non-volatile cache
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6862641B1 (en) * 2001-05-10 2005-03-01 Advanced Micro Devices, Inc. Interruptable and re-enterable system management mode programming code
US6938153B2 (en) * 2001-06-26 2005-08-30 Intel Corporation Method and system for using internal FIFO RAM to improve system boot times
US7013384B2 (en) * 2002-01-15 2006-03-14 Lenovo (Singapore) Pte. Ltd. Computer system with selectively available immutable boot block code
US7082525B2 (en) * 2002-10-02 2006-07-25 Sandisk Corporation Booting from non-linear memory
US7254676B2 (en) * 2002-11-15 2007-08-07 Intel Corporation Processor cache memory as RAM for execution of boot code
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization
US20040122973A1 (en) * 2002-12-19 2004-06-24 Advanced Micro Devices, Inc. System and method for programming hyper transport routing tables on multiprocessor systems
JP4474574B2 (ja) * 2003-03-13 2010-06-09 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ
US8805981B2 (en) * 2003-03-25 2014-08-12 Advanced Micro Devices, Inc. Computing system fabric and routing configuration and description
US8041915B1 (en) 2003-06-11 2011-10-18 Globalfoundries Inc. Faster memory access in non-unified memory access systems
US8856401B2 (en) * 2003-11-25 2014-10-07 Lsi Corporation Universal controller for peripheral devices in a computing system
KR100777446B1 (ko) 2005-05-25 2007-11-21 삼성전자주식회사 전자장치 및 그 부팅방법
US20070156949A1 (en) * 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7987348B2 (en) * 2007-03-30 2011-07-26 Intel Corporation Instant on video
US8726364B2 (en) * 2008-06-30 2014-05-13 Intel Corporation Authentication and access protection of computer boot modules in run-time environments
US20110131381A1 (en) * 2009-11-27 2011-06-02 Advanced Micro Devices, Inc. Cache scratch-pad and method therefor
FR2977690B1 (fr) * 2011-07-04 2013-08-02 St Microelectronics Rousset Procede d'initialisation de registres d'organes peripheriques dans un microcontroleur
US9046915B2 (en) 2012-02-27 2015-06-02 Advanced Micro Devices, Inc. Circuit and method for initializing a computer system
US9230081B2 (en) 2013-03-05 2016-01-05 Intel Corporation User authorization and presence detection in isolation from interference from and control by host central processing unit and operating system
US9705869B2 (en) 2013-06-27 2017-07-11 Intel Corporation Continuous multi-factor authentication
US9477409B2 (en) * 2014-06-27 2016-10-25 Intel Corporation Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US10073964B2 (en) 2015-09-25 2018-09-11 Intel Corporation Secure authentication protocol systems and methods
CN109683983B (zh) * 2018-12-11 2021-09-24 海信视像科技股份有限公司 一种镜像文件的生成及加载方法、设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118773A (en) 1977-04-01 1978-10-03 Honeywell Information Systems Inc. Microprogram memory bank addressing system
US4503491A (en) 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
JPS60157646A (ja) 1984-01-27 1985-08-17 Mitsubishi Electric Corp メモリバンク切換装置
JPS61288253A (ja) * 1985-06-15 1986-12-18 Oki Electric Ind Co Ltd デ−タ転送回路
JPH01224853A (ja) * 1988-03-03 1989-09-07 Nec Corp メモリ制御装置
US5065343A (en) * 1988-03-31 1991-11-12 Yokogawa Electric Corporation Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer
JPH0246490A (ja) 1988-08-06 1990-02-15 Mitsubishi Electric Corp メモリ回路
JPH0320834A (ja) * 1989-06-19 1991-01-29 Oki Electric Ind Co Ltd 情報処理装置の初期診断方法
US5005157A (en) 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5187792A (en) * 1990-05-09 1993-02-16 International Business Machines Corporation Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
US5307497A (en) 1990-06-25 1994-04-26 International Business Machines Corp. Disk operating system loadable from read only memory using installable file system interface
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3670041B2 (ja) 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ
US5859987A (en) * 1995-09-29 1999-01-12 Intel Corporation Method and apparatus for providing multiple configuration reset modes for an intelligent bridge
US5835760A (en) * 1995-10-13 1998-11-10 Texas Instruments Incorporated Method and arrangement for providing BIOS to a host computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437485C (zh) * 2004-05-05 2008-11-26 惠普开发有限公司 用于配置计算机系统的系统和方法

Also Published As

Publication number Publication date
TW514829B (en) 2002-12-21
EP1256055B1 (en) 2003-10-15
KR100764922B1 (ko) 2007-10-09
WO2001059565A2 (en) 2001-08-16
JP2003523013A (ja) 2003-07-29
US6195749B1 (en) 2001-02-27
CN1208718C (zh) 2005-06-29
WO2001059565A3 (en) 2002-02-07
DE60100993D1 (de) 2003-11-20
KR20030014353A (ko) 2003-02-17
EP1256055A2 (en) 2002-11-13
DE60100993T2 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
CN1208718C (zh) 包含存储器存取控制器的计算机系统
US5765198A (en) Transparent relocation of real memory addresses in the main memory of a data processor
US5978862A (en) PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device
JP2004295885A (ja) メイン・メモリの動的再割当てが可能なコンピュータ・システム
US6295566B1 (en) PCI add-in-card capability using PCI-to-PCI bridge power management
US20040136259A1 (en) Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit
WO1998012633A1 (en) Method and system for pcmcia card boot from dual-ported memory
EP0797800A1 (en) System for providing bios to host computer
EP1131732B1 (en) A direct memory access engine for supporting multiple virtual direct memory access channels
US20030046492A1 (en) Configurable memory array
US5675761A (en) Method and system for providing discontiguous drive support
US6598157B1 (en) Dynamic boot block control by boot configuration determination and subsequent address modification
US20090307454A1 (en) Method and device for switching over in a memory for a control device
EP0259659A2 (en) A data processing machine including an adapter card driver mechanism
US6105101A (en) 16 bit bios interrupt calls under 32 bit protected mode application
KR100534613B1 (ko) 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
US6253272B1 (en) Execution suspension and resumption in multi-tasking host adapters
US7133954B2 (en) Data bus system for micro controller
US5754852A (en) Apparatus for combining cellular telephone ring signals and PSTN ring signals
CN1610894A (zh) 用于修改版本标识寄存器的内容的方法和装置
US5793991A (en) Method of equalizing loads on a computer bus
GB2304209A (en) Starting up a processor system
KR100292155B1 (ko) 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법
JP3088285B2 (ja) インサーキットエミュレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee