JPS60157646A - メモリバンク切換装置 - Google Patents
メモリバンク切換装置Info
- Publication number
- JPS60157646A JPS60157646A JP59012993A JP1299384A JPS60157646A JP S60157646 A JPS60157646 A JP S60157646A JP 59012993 A JP59012993 A JP 59012993A JP 1299384 A JP1299384 A JP 1299384A JP S60157646 A JPS60157646 A JP S60157646A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bank
- memory
- bank switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はメモリバンクの切換装置に関し、特にＲＯＭ
で構成され、互に異なるプログラムが格納されている被
数のメモリバンクのうち、任意の１つのメモリバンクを
選択して使用する場合のメモリバンク切換装置に関する
ものである。
で構成され、互に異なるプログラムが格納されている被
数のメモリバンクのうち、任意の１つのメモリバンクを
選択して使用する場合のメモリバンク切換装置に関する
ものである。
主記憶装置内に格納することのできるデータの総数はア
ドレス信号のビット数によって定まる。
ドレス信号のビット数によって定まる。
たとえば、１バイト（８ビツト）ごとに異なるアドレス
信号によってアクセスするとして、アドレス信号のビッ
ト数ヲ１４ビットとすると、総計２１４（約１６．００
リバイトのデータを主記憶装置に格納し、任意のバイト
にアクセスすることができる。
信号によってアクセスするとして、アドレス信号のビッ
ト数ヲ１４ビットとすると、総計２１４（約１６．００
リバイトのデータを主記憶装置に格納し、任意のバイト
にアクセスすることができる。
この１６，０００バイトの記憶容量のうち、たとえば１
２．０００バイトを各４ 、０００バイトの記憶容量を
持つＲＡＭのメモリバンク３個に割当て、残りの４．０
００バイトを４，０００バイトの記憶容量を持つ題のメ
モリバンク１個に割当てて主記憶装置を構成すれば、１
４ビツトのアドレス信号によって主記憶装置内の任意の
バイトにアクセスすることができる。
２．０００バイトを各４ 、０００バイトの記憶容量を
持つＲＡＭのメモリバンク３個に割当て、残りの４．０
００バイトを４，０００バイトの記憶容量を持つ題のメ
モリバンク１個に割当てて主記憶装置を構成すれば、１
４ビツトのアドレス信号によって主記憶装置内の任意の
バイトにアクセスすることができる。
然し上述の例において、 ＲＯＭに格納しておくプログ
ラムの事情等によって更に４ 、０００バイトの容量の
１（＜）Ｍを２バンク追加したい場合が発生する。この
ような場合には、１４ビツトのアドレス信号だけではＲ
ＡＭとＲＯＭとを合せて２４ 、０００バイトのデータ
のうち任意のものにアクセスすることが不可能で、鳩で
構成される３個のメモリバンクのうち任意の１個のメモ
リバンクだけを選択して使用するためのメモリバンク切
換装置を必要とする。
ラムの事情等によって更に４ 、０００バイトの容量の
１（＜）Ｍを２バンク追加したい場合が発生する。この
ような場合には、１４ビツトのアドレス信号だけではＲ
ＡＭとＲＯＭとを合せて２４ 、０００バイトのデータ
のうち任意のものにアクセスすることが不可能で、鳩で
構成される３個のメモリバンクのうち任意の１個のメモ
リバンクだけを選択して使用するためのメモリバンク切
換装置を必要とする。
メモリバンクの切換を行うための従来の方法としては、
その計算機システムに付属する入出力装置（以下Ｉ１０
と略記する）を切換えるための切換信号を利用して、こ
の信号によってメモリバンクの切換装置を制御していた
。計算機システムには通常検数のＩｌｏが接続されてい
て、各■んには機番アドレスが定められており、中央処
理装置（以下ＣＰＵと略記するンから任意のＩｌｏに対
する接続を要求する場合は、尚該Ｉ１０の機番アドレス
を送出して、希望するＩｌｏだけをアドレスバス及びデ
ータバスに接続するのであるが、これと同様な方法によ
ってメモリバンクの切換えを行っていた。
その計算機システムに付属する入出力装置（以下Ｉ１０
と略記する）を切換えるための切換信号を利用して、こ
の信号によってメモリバンクの切換装置を制御していた
。計算機システムには通常検数のＩｌｏが接続されてい
て、各■んには機番アドレスが定められており、中央処
理装置（以下ＣＰＵと略記するンから任意のＩｌｏに対
する接続を要求する場合は、尚該Ｉ１０の機番アドレス
を送出して、希望するＩｌｏだけをアドレスバス及びデ
ータバスに接続するのであるが、これと同様な方法によ
ってメモリバンクの切換えを行っていた。
以上のような従来の方法では、■んの機番アドレスであ
るか、メモリバンクを指定する信号であるかを区別する
信号をＣＰＵから出力した後に、アドレス信号を出力す
る必要がある等メモリバンク切換のためにＣＰＵから出
力すべき信号の数がかなり多く必要となり、また切換装
置のハードウェア構成もかなり機雑なものとなり、コス
ト高の原因となるという欠点があった。
るか、メモリバンクを指定する信号であるかを区別する
信号をＣＰＵから出力した後に、アドレス信号を出力す
る必要がある等メモリバンク切換のためにＣＰＵから出
力すべき信号の数がかなり多く必要となり、また切換装
置のハードウェア構成もかなり機雑なものとなり、コス
ト高の原因となるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、バンク切換レジス
タを設け、ＲＯＭにアクセスするためのアドレス範囲内
の特定のアドレス信号をアドレスバス上に出力し、爾後
使用すべきメモリバンクのアドレスをデータバス上に出
力して、上記アドレス信号によってバンク切換レジスタ
を選び上記データバス上のデータをバンク切換レジスタ
に書込み、バンク切換レジスタの内容によって定められ
るメモリバンクだけを有効にするのである。
めになされたもので、この発明では、バンク切換レジス
タを設け、ＲＯＭにアクセスするためのアドレス範囲内
の特定のアドレス信号をアドレスバス上に出力し、爾後
使用すべきメモリバンクのアドレスをデータバス上に出
力して、上記アドレス信号によってバンク切換レジスタ
を選び上記データバス上のデータをバンク切換レジスタ
に書込み、バンク切換レジスタの内容によって定められ
るメモリバンクだけを有効にするのである。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一実施例を示すブロック図で、図に
おいて（１）はＣＰＵ、 ＋２１はアドレスバス、（３
）はデータバス、（４１は指令信号が出力される制御信
号線、（５）はバンク切換レジスタ、（６：はデコ一ダ
、＋７１ 、 ＋８１ 。
おいて（１）はＣＰＵ、 ＋２１はアドレスバス、（３
）はデータバス、（４１は指令信号が出力される制御信
号線、（５）はバンク切換レジスタ、（６：はデコ一ダ
、＋７１ 、 ＋８１ 。
（９）はそれぞれＲＡＭバンクである。説明のための数
値例として各ＲＯＭバンクは２ 個のデータを有し、２
１４ビツトのアドレス信号のうちＸ （３０００）乃至
Ｘ（３ＦＦＦ）の２ 種類のアドレス信号によりアクセ
スされるとする。但しＸ（］は１６進数表示を意味し、
アドレス信号のうちＸ（００００〕乃至Ｘ（２ＦＦＦ）
によってはＲＡＭにセフセスするものとする。
値例として各ＲＯＭバンクは２ 個のデータを有し、２
１４ビツトのアドレス信号のうちＸ （３０００）乃至
Ｘ（３ＦＦＦ）の２ 種類のアドレス信号によりアクセ
スされるとする。但しＸ（］は１６進数表示を意味し、
アドレス信号のうちＸ（００００〕乃至Ｘ（２ＦＦＦ）
によってはＲＡＭにセフセスするものとする。
アドレス信号はアドレスバス（２）からすべてのＲＯＭ
バンクｔ７１ 、 ｌｓ＋ 、 （９１に並列に入力さ
れるが、デコーダ（６）から論理「１」の信号が入力さ
れているＲＯＭバンクだけが有効状態になっている。
バンクｔ７１ 、 ｌｓ＋ 、 （９１に並列に入力さ
れるが、デコーダ（６）から論理「１」の信号が入力さ
れているＲＯＭバンクだけが有効状態になっている。
ＲＯＭへアクセスすべきアドレス信号の範囲内の特定の
アドレス信号がアドレスバス（２）上に出力されたとき
バンク切換レジスタ（５）への書込みが有効となシ、制
御信号線（４）上の指令信号が書込み制御を指示してい
るときは、データバス（３）上のデータがバンク切換レ
ジスタ（５）に書込まれる。バンク切換レジスタ（５）
に入力されるアドレス信号、データ９、及び指令信号は
ＲＯＭバンクへも入力されるが、ＲＯＭはその性質上書
込みが不能であるので、頭の内容は変化しない。
アドレス信号がアドレスバス（２）上に出力されたとき
バンク切換レジスタ（５）への書込みが有効となシ、制
御信号線（４）上の指令信号が書込み制御を指示してい
るときは、データバス（３）上のデータがバンク切換レ
ジスタ（５）に書込まれる。バンク切換レジスタ（５）
に入力されるアドレス信号、データ９、及び指令信号は
ＲＯＭバンクへも入力されるが、ＲＯＭはその性質上書
込みが不能であるので、頭の内容は変化しない。
第２図は題バンクにアクセスするためのアドレス範囲を
示す図で、すべてのＲＡＭバンクに同一のアドレス信号
が入力され、かつバンク切換レジスタ（５）に書込みを
行うための特定のアドレスは、圏バンクにアクセスする
ためのアドレス範囲内にあることを示す。
示す図で、すべてのＲＡＭバンクに同一のアドレス信号
が入力され、かつバンク切換レジスタ（５）に書込みを
行うための特定のアドレスは、圏バンクにアクセスする
ためのアドレス範囲内にあることを示す。
第３図は第１図の装置の動作を示す図で、初期化の段階
でバンク切換レジスタ（５）がリセットされていると、
デコーダ（６１からはＲＯＭバンク０（７）を有効にす
る信号が出力され、アドレスＡから順次ＲＯＭバンク０
（７）が読出されて、読出されたプログラムが順次実行
されるが、アドレスＢに到ると、これが特定アドレスで
あって、バンク切換レジスタ（５１に数値１が書込まれ
、ＲＯＭバンク１（８；が有効になって、ＲＯＭバンク
１（８）のアドレスＢから順次読出されたプログラムが
１１次実行されるが、アドレスＣで読出された命令によ
りアドレスロヘジャンプしアドレスＤから順次読出され
たプログラムが順次実行されてアドレスＥに到ると、こ
れはアドレスＢと同様な特定アドレスであって、バンク
切換レジスタ（５）に数値２が書込まれ、ｌ−１Ｍバン
ク２（９）が有効になって、ＲＯＩＶＩバンク２（９）
のアドレスＥから順次読出されたプログラムが順次実行
されるがアドレスＦで読出された命令によシアドレスＧ
ヘジャンプし、アドレスＧから順次読出されたプログラ
ムが順次実行されるー すなわち、２ バイトのデータにアクセスするアドレス
信号によって、第３図に示すように３Ｘ１２１２バイト
のデータにアクセスすることができ、更に第２図に示す
ようにＲＯＭのバンク数を増加して−ＲＯＭバンクの拡
張を行うことができる。
でバンク切換レジスタ（５）がリセットされていると、
デコーダ（６１からはＲＯＭバンク０（７）を有効にす
る信号が出力され、アドレスＡから順次ＲＯＭバンク０
（７）が読出されて、読出されたプログラムが順次実行
されるが、アドレスＢに到ると、これが特定アドレスで
あって、バンク切換レジスタ（５１に数値１が書込まれ
、ＲＯＭバンク１（８；が有効になって、ＲＯＭバンク
１（８）のアドレスＢから順次読出されたプログラムが
１１次実行されるが、アドレスＣで読出された命令によ
りアドレスロヘジャンプしアドレスＤから順次読出され
たプログラムが順次実行されてアドレスＥに到ると、こ
れはアドレスＢと同様な特定アドレスであって、バンク
切換レジスタ（５）に数値２が書込まれ、ｌ−１Ｍバン
ク２（９）が有効になって、ＲＯＩＶＩバンク２（９）
のアドレスＥから順次読出されたプログラムが順次実行
されるがアドレスＦで読出された命令によシアドレスＧ
ヘジャンプし、アドレスＧから順次読出されたプログラ
ムが順次実行されるー すなわち、２ バイトのデータにアクセスするアドレス
信号によって、第３図に示すように３Ｘ１２１２バイト
のデータにアクセスすることができ、更に第２図に示す
ようにＲＯＭのバンク数を増加して−ＲＯＭバンクの拡
張を行うことができる。
以上は特定の設計例と特定の数値例を用いてこの発明を
説明したが、この発明ではメモリバンクの種類（ＲＯＭ
かＲＡＭか）、その大きさ及びその位置は自由に設計す
ることができ、バンクの数に応じてバンク切換レジスタ
（５１とデコーダ（６）の容量とを決定することができ
る。
説明したが、この発明ではメモリバンクの種類（ＲＯＭ
かＲＡＭか）、その大きさ及びその位置は自由に設計す
ることができ、バンクの数に応じてバンク切換レジスタ
（５１とデコーダ（６）の容量とを決定することができ
る。
また、バンク切換レジスタに対して書込みを行なうプロ
グラムはＲＡＭ上に存在しても頭上に存在してもよい。
グラムはＲＡＭ上に存在しても頭上に存在してもよい。
以上のようにこの発明によれば、簡単なハードウェアに
よってメモリバンクの切換ができるので、計算機のコス
ト低下に有効である。
よってメモリバンクの切換ができるので、計算機のコス
ト低下に有効である。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図のＭバンクにアクセスするためのアドレス範囲
を示す図、第３図は第１図の装置の動作を示す図である
。 （１）・・・ＣＰＵ、 ｉ２＋・・・アドレスバス、（
３１・・・データバス、（４）・・・制御信号線、（５
）・・・バンク切換レジスタ、（６）・・・デコーダ、
＋７１ 、１８１ 、 ＋９１・・・それぞれｆ１Ｍバ
ンク。 代理人 大岩増雄
は第１図のＭバンクにアクセスするためのアドレス範囲
を示す図、第３図は第１図の装置の動作を示す図である
。 （１）・・・ＣＰＵ、 ｉ２＋・・・アドレスバス、（
３１・・・データバス、（４）・・・制御信号線、（５
）・・・バンク切換レジスタ、（６）・・・デコーダ、
＋７１ 、１８１ 、 ＋９１・・・それぞれｆ１Ｍバ
ンク。 代理人 大岩増雄
Claims (1)
- 【特許請求の範囲】 同一アドレス信号によって複数のメモリバンクに同時に
アドレスし、切換信号によって上記複数のメモリバンク
のうちの選択した１つのメモリノ（ンクだけへのアクセ
スを有効にするよう切換えを行うメモリバンク切換装置
において、 アクセスを有効にするメモリバンクの番号を記憶するた
めのバンク切換レジスタ、 上記メモリバンクにアクセスするためのアドレス範囲内
の特定アドレス信号をアドレスバス上に出力し、上記バ
ンク切換レジスタに書込むべきデータをデータバス上に
出力し、上記バンク切換レジスタに到る制御信号線上に
書込み指令信号を出力して上記バンク切換レジスタに所
望の数値を曹込む手段、 上記バンク切換レジスタの内容をデコードして、上記内
容によって定められる一つのメモリバンクに対シ当該メ
モリバンクへのアクセスを有効とする制御信号を送出す
るデコーダを備えたことを特徴とするメモリバンク切換
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012993A JPS60157646A (ja) | 1984-01-27 | 1984-01-27 | メモリバンク切換装置 |
| US06/695,252 US4713759A (en) | 1984-01-27 | 1985-01-25 | Memory bank switching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012993A JPS60157646A (ja) | 1984-01-27 | 1984-01-27 | メモリバンク切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157646A true JPS60157646A (ja) | 1985-08-17 |
Family
ID=11820727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59012993A Pending JPS60157646A (ja) | 1984-01-27 | 1984-01-27 | メモリバンク切換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4713759A (ja) |
| JP (1) | JPS60157646A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618785A (ja) * | 1984-06-21 | 1986-01-16 | Fujitsu Ltd | 記憶装置アクセス制御方式 |
| US5226136A (en) * | 1986-05-06 | 1993-07-06 | Nintendo Company Limited | Memory cartridge bank selecting apparatus |
| JPS62260244A (ja) * | 1986-05-06 | 1987-11-12 | Nintendo Co Ltd | メモリカ−トリツジ |
| CA1330596C (en) * | 1986-11-19 | 1994-07-05 | Yoshiaki Nakanishi | Memory cartridge and data processing apparatus |
| US4908789A (en) * | 1987-04-01 | 1990-03-13 | International Business Machines Corporation | Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range |
| US5146581A (en) * | 1988-02-24 | 1992-09-08 | Sanyo Electric Co., Ltd. | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks |
| GB8825764D0 (en) * | 1988-11-03 | 1988-12-07 | Lucas Ind Plc | Computer memory addressing system |
| JP3081614B2 (ja) * | 1989-03-08 | 2000-08-28 | 富士通株式会社 | 部分書込み制御装置 |
| US5241663A (en) * | 1990-05-31 | 1993-08-31 | Sony Corporation | Hierarchically pairing memory blocks based upon relative storage capacities and simultaneously accessing each memory block within the paired memory blocks |
| JP3092116B2 (ja) * | 1991-08-26 | 2000-09-25 | 日本電気株式会社 | プログラム変更方式 |
| TW241346B (ja) * | 1991-10-15 | 1995-02-21 | Bull Hn Information Syst | |
| JP3670041B2 (ja) * | 1993-12-10 | 2005-07-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ |
| US5414831A (en) * | 1993-12-30 | 1995-05-09 | Lsi Logic Corporation | Apparatus and method for accessing a plurality of computer devices having a common address |
| US5603055A (en) * | 1994-01-27 | 1997-02-11 | Vlsi Technology, Inc. | Single shared ROM for storing keyboard microcontroller code portion and CPU code portion and disabling access to a portion while accessing to the other |
| GB2289148B (en) * | 1994-04-29 | 1998-08-05 | Motorola As | Electronic device with microprocessor and banked memory and method of operation |
| JPH07302254A (ja) * | 1994-05-06 | 1995-11-14 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5802544A (en) * | 1995-06-07 | 1998-09-01 | International Business Machines Corporation | Addressing multiple removable memory modules by remapping slot addresses |
| US5913924A (en) * | 1995-12-19 | 1999-06-22 | Adaptec, Inc. | Use of a stored signal to switch between memory banks |
| US5915265A (en) * | 1995-12-22 | 1999-06-22 | Intel Corporation | Method and apparatus for dynamically allocating and resizing the dedicated memory in a shared memory buffer architecture system |
| KR100263908B1 (ko) * | 1997-07-23 | 2000-08-16 | 윤종용 | 디지탈 다기능 디스크 롬 시스템의 데이타 처리장치 및 방법 |
| WO2000065451A1 (en) * | 1999-04-23 | 2000-11-02 | Neopoint, Inc. | System and method for flexible memory banking |
| US6687815B1 (en) | 2000-02-01 | 2004-02-03 | Sun Microsystems, Inc. | Method and apparatus for storing non-volatile configuration information |
| US6195749B1 (en) | 2000-02-10 | 2001-02-27 | Advanced Micro Devices, Inc. | Computer system including a memory access controller for using non-system memory storage resources during system boot time |
| JP3699003B2 (ja) * | 2001-04-18 | 2005-09-28 | Ｎｅｃマイクロシステム株式会社 | データ処理装置および方法 |
| WO2006080897A1 (en) * | 2005-01-26 | 2006-08-03 | Infineon Technologies Ag | Improvements in and relating to memory updating |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737860A (en) * | 1972-04-13 | 1973-06-05 | Honeywell Inf Systems | Memory bank addressing |
| US4118773A (en) * | 1977-04-01 | 1978-10-03 | Honeywell Information Systems Inc. | Microprogram memory bank addressing system |
| US4156928A (en) * | 1977-04-22 | 1979-05-29 | Hitachi, Ltd. | Programmable television game and training system with adaptable operator control |
| US4368515A (en) * | 1981-05-07 | 1983-01-11 | Atari, Inc. | Bank switchable memory system |
-
1984
- 1984-01-27 JP JP59012993A patent/JPS60157646A/ja active Pending
-
1985
- 1985-01-25 US US06/695,252 patent/US4713759A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4713759A (en) | 1987-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60157646A (ja) | メモリバンク切換装置 | |
| JP2836321B2 (ja) | データ処理装置 | |
| JPH0584532B2 (ja) | ||
| JPH049639Y2 (ja) | ||
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| US5630098A (en) | System and method for interleaving memory addresses between memory banks based on the capacity of the memory banks | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| JPS645341B2 (ja) | ||
| JPH05313999A (ja) | メモリ制御装置 | |
| JPH0421222B2 (ja) | ||
| JP2687679B2 (ja) | プログラム開発装置 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JPH05210580A (ja) | コンピューターシステム内のメモリをインターリーブ化するシステムおよび方法 | |
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| JPH05108477A (ja) | メモリアクセス方式 | |
| JPH10222460A (ja) | データ転送制御装置 | |
| JPS60245060A (ja) | マイクロコンピユ−タ装置 | |
| JP3147236B2 (ja) | キヤツシユメモリ装置 | |
| JPH01155599A (ja) | 記憶装置 | |
| JPH0934776A (ja) | 情報処理装置および方法 | |
| JPH07160577A (ja) | キャッシュメモリ制御装置 | |
| JPS60215260A (ja) | 中央処理装置 | |
| JPH0546537A (ja) | バス制御システム | |
| JPH02245845A (ja) | メモリ領域の切替設定方式 |