JPH05108477A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】 【目的】 プロセッサのメモリ空間を超える拡張メモリ
へのアクセス方法に関し、プロセッサより拡張メモリへ
のアクセスを可能とし、かつ入出力装置よりは全メモリ
空間に直接アクセス可能とすることを目的とする。 【構成】 アドレスバス４をメモリ３の全メモリ空間を
指定可能なアドレス幅で構成し、プロセッサ１の送出ア
ドレスに特定アドレスを付加する付加アドレス送出手段
５と、プロセッサのウィンド空間指定を検出するウィン
ド空間指定検出手段６と、プロセッサがアクセスする拡
張メモリアドレスを送出する拡張メモリアドレス指定手
段７と、拡張メモリアドレスを記憶する拡張メモリアド
レス記憶手段８と、通常はプロセッサまたは入出力装置
２よりアドレスバスを介して入力されるアドレスをメモ
リに出力し、ウィンド空間が指定されたときは拡張メモ
リアドレス記憶手段の拡張メモリアドレスをメモリに出
力するアドレス切替手段９を備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサがアドレス指
定可能なメモリ空間を超えるメモリ容量を持つ拡張メモ
リへのアクセス方法に関する。

【０００２】近年におけるメモリの大容量化と低廉化及
びマイクロプロセッサの機能向上に伴い、小規模なマイ
クロプロセッサが大容量のデータを扱うシステムが増加
している。

【０００３】マイクロプロセッサなどのプロセッサはそ
れぞれの規模に応じてアクセス可能なメモリ容量が決ま
り、基本的にはこのメモリ容量を超えたメモリ空間に対
してアドレス指定を行うことができない。

【０００４】このため、大容量のデータを処理するマイ
クロプロセッサシステムでは、大容量のメモリとしてハ
ードディスク（ＨＤＤ）などを使用し、処理過程で必要
なデータをハードディスクからプロセッサがアクセス可
能な半導体メモリに読み出して処理するすることが多
い。しかし、ハードディスクへのアクセスに時間を要す
るため、アクセス時間が許容できないシステムでは半導
体メモリのメモリ空間を拡張する方法がとられる。

【０００５】メモリ空間を拡張した場合、マイクロプロ
セッサや入出力装置はこの拡張メモリ空間に直接アクセ
スできないため、拡張メモリ空間のデータ内容を直接遣
り取りすることができず、拡張メモリ空間から一旦基本
メモリ空間に転送したり、プロセッサがアクセス可能な
基本メモリ空間内に設けたウィンド空間（詳細後記）を
介して拡張メモリ空間にアクセスする方法がとられてい
る。しかし、前者の方法はデータ転送に時間を要すると
いう問題を有し、後者の方法はウィンド空間を介して拡
張メモリにアクセスする制御を行う拡張メモリ制御回路
がプロセッサ及び入出力装置ごとに必要となるため、ハ
ードウェアの規模が大きくなり、制御が複雑となるとい
う問題を有している。

【０００６】

【従来の技術】図３は従来技術における拡張メモリ方式
の構成図である。従来、メモリ空間が不足した場合の対
処方法として、 (ａ) ハードディスクを使用する (ｂ) アクセスできるメモリ空間が大きい上位マイクロ
プロセッサに変更する (ｃ) 基本メモリ空間の一部を拡張メモリ空間にアクセ
スするためのメモリ空間として空け、その空いた空間
（以下、ウィンド空間と記す) に拡張メモリの一部をマ
ッピングする拡張メモリ方式を採用する等の方法がとら
れている。

【０００７】このうち、（a)はハードディスクにアクセ
スする時間が大きいため、アクセス時間が許容できない
システムには適用できない。また、（ｂ）は例えば１６
ビットのマイクロプロセッサを３２ビットのマイクロプ
ロセッサに乗換える方法であるが、上位のマイクロプロ
セッサは価格が高価となるうえ、一般にソフトウェアの
互換性に乏しく、プログラムの書き換えが必要となる等
の問題がある。

【０００８】図３は上記の（ｃ）の方法による従来技術
の構成図であり、図３の(1) はシステム構成図（関連部
分のみ図示）、(2) はメモリ構成図、(3) は拡張メモリ
方式の原理を説明する図である。

【０００９】図３の(1) はマイクロプロセッサ（以下、
ＭＰＵと記す）31と入出力装置（以下、Ｉ／Ｏと記す）
32がバス34を介して１６ＭＢのメモリ（ＭＥＭ）33にア
クセスするシステムの例を示している。１６ＭＢのメモ
リ33の構成は図３の(2) に示すように１ＭＢの基本メモ
リ空間33a と１５ＭＢの拡張メモリ空間33b からなって
いるが、ＭＰＵ31はアドレス指定が可能な１ＭＢの基本
メモリ空間33a のみしかアクセスできない。

【００１０】このため、このシステムでは図３の(3) に
示すような拡張メモリ方式を採用している。以下、図３
の(3) により拡張メモリ方式の原理を説明する。図３の
ようなシステムでは、基本メモリ空間33a にプログラム
が記憶され、拡張メモリ空間33b にデータが記憶される
のが一般的であるが、ＭＰＵ31は拡張メモリ空間33b に
記憶されたデータにアクセスする必要がある。

【００１１】この場合、拡張メモリ方式では基本メモリ
空間33a の一部に拡張メモリアクセス用のウィンド空間
と呼ばれるメモリ空間35を確保し、ＭＰＵ31は拡張メモ
リ空間33b にアクセスする場合にこのウィンド空間35に
アクセスし、かつ、ウィンド空間35へのアクセスに先立
ち、ウィンド空間35を通してアクセスする拡張メモリ空
間33bのアドレスを拡張メモリ制御回路37に設定する。

【００１２】図３の(3) では拡張メモリ制御回路37のア
ドレス指定により拡張メモリ空間33b の中のメモリ空間
36a がアクセスされる例を示しているが、随意のアドレ
スを指定すること（マッピングと呼ぶ）により点線で示
したメモリ空間36b,36c 等にもアクセスすることが可能
である。これらのメモリ空間36a,36b,36c はそれぞれ連
続したアドレスを持つメモリ空間で、通常ウィンド空間
と同一大きさのメモリ空間である。ウィンド空間の大き
さは任意に設定できるが、図では６４ＫＢとしている。

【００１３】以上の方法によりＭＰＵ31はアドレス指定
可能なメモリ空間を超える大きな拡張メモリ33b にアク
セスが可能となる。一方、Ｉ／Ｏ32は基本メモリ空間33
a に対しては通常のアクセスが可能であるが、拡張メモ
リ33b に対してアクセスするためにはＭＰＵ31が使用し
た拡張メモリ制御回路37と同様な機能をもつ拡張メモリ
制御回路を用意する必要がある。

【００１４】図３(1) では入出力装置は１台のみが図示
されているが、Ｉ／Ｏ32は複数台が設備されることが多
いため、拡張メモリ制御回路37もＩ／Ｏごとに用意する
必要がある。このため、ハードウェア量が増加し、ま
た、基本メモリ空間上に複数のウィンド空間を設けるこ
とによりメモリの使用量も増え、更に、複数の拡張メモ
リ制御回路による拡張メモリ空間へのアクセスのために
制御も複雑となるという問題を有している。

【００１５】

【発明が解決しようとする課題】プロセッサがアドレス
指定可能なメモリ空間を超えるメモリ容量を持つ拡張メ
モリへアクセスする場合、従来技術の拡張メモリ方式で
はプロセッサと入出力装置１台ごとに拡張メモリ制御回
路を備える必要があるため、ハードウェア量が増加し、
複数の拡張メモリ制御回路による拡張メモリ空間へのア
クセスのために制御が複雑になるという問題があった。

【００１６】本発明は、プロセッサと入出力装置が共通
の制御回路を介して大容量メモリに高速でアクセスする
ことを可能とするメモリアクセス方式を提供することを
目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の基本構成
図である。図中、１はプロセッサ、２は入出力装置、３
はプロセッサ１と入出力装置２がアドレスバス４を介し
てアクセスするメモリ、３ａ及び３ｂはメモリ３を構成
するメモリ空間で、３ａは前記プロセッサ１がアドレス
を指定して直接アクセスすることが可能な基本メモリ空
間、３ｂは該プロセッサ１のアドレス指定可能範囲を超
えるメモリ空間を構成する拡張メモリ空間、４は前記メ
モリ３の全メモリ空間のアドレス指定を行うことが可能
なアドレス幅（アドレスの桁数）をもつアドレスバスで
ある。

【００１８】５は前記プロセッサ１が基本メモリ空間３
ａを指定するアドレス幅と前記アドレスバス４のアドレ
ス幅の差分に対して予め設定した特定アドレス情報を前
記プロセッサ１が送出するアドレス情報に付加して送出
する付加アドレス送出手段である。

【００１９】６は前記アドレスバス４よりアドレス情報
を入力し、前記プロセッサ１が基本メモリ空間３ａ内の
ウィンド空間（図示省略）を介して拡張メモリ空間３ｂ
にアクセスする場合に送出するウィンド空間のアドレス
情報を検出するウィンド空間指定検出手段である。

【００２０】７は前記プロセッサ１内において前記ウィ
ンド空間を介してアクセスする拡張メモリ空間３ｂのア
ドレスを設定し送出する拡張メモリアドレス指定手段、
８は前記拡張メモリアドレス指定手段７より送出される
拡張メモリアドレス情報を受信して記憶する拡張メモリ
アドレス記憶手段である。

【００２１】９は通常は前記プロセッサ１または入出力
装置２より前記アドレスバス４を介して入力されるアド
レス情報を前記メモリ３に出力し、ウィンド空間指定検
出手段６よりプロセッサ１のウィンド空間指定を検出し
た情報が入力されたときは前記拡張メモリアドレス記憶
手段８が記憶する拡張メモリアドレス情報をメモリ３に
出力するアドレス切替手段である。

【００２２】

【作用】図１におけるプロセッサ１はメモリ３の全メモ
リ空間に対してアドレス指定を行うことができず、基本
メモリ空間３ａのみに対してアドレス指定を行うことが
可能である。

【００２３】プロセッサ１が拡張メモリ空間３ｂにアク
セスする場合、プロセッサ１はアドレス情報線10を通し
て基本メモリ空間３ａ内のウィンド空間（図示省略）を
指定するアドレス情報を送出する。

【００２４】一方、付加アドレス送出手段５にはプロセ
ッサ１が基本メモリ空間３ａを指定するアドレス情報の
桁数とアドレスバス４のアドレス幅、即ち、転送可能な
アドレス情報の桁数の差分（通常、メモリ３の上位アド
レス桁が該当する）に対して特定のアドレス情報、例え
ば全ビット“０”のアドレス情報を送出するように予め
設定がされている。この特定のアドレス情報はプロセッ
サ１がアドレス情報を送出する際に同時にアドレス情報
線11より送出される。

【００２５】プロセッサ１が基本メモリ空間３ａ内のウ
ィンド空間を指定した上記アドレス情報は付加アドレス
送出手段５からのアドレス情報を加え、全メモリ空間の
アドレスが指定可能な桁数のアドレス情報としてアドレ
スバス４に送出され、アドレス情報線14を経てウィンド
空間指定検出手段６に入力される。

【００２６】ウィンド空間指定検出手段６はアドレスバ
ス４に送出されるアドレス情報を入力してそのアドレス
情報が予め設定した基本メモリ３ａ内のウィンド空間の
アドレスと一致するか否かを調べる。プロセッサ１より
送出された上記ウィンド空間を指定するアドレス情報が
入力されると、ウィンド空間指定検出手段６はウィンド
空間が指定されたことを検出した情報をアドレス切替手
段９に送出する。

【００２７】一方、プロセッサ１はウィンド空間のアド
レス指定を行うのに先立ち、アクセスしたい拡張メモリ
空間３ｂ内の特定エリアのアドレス情報（以下、拡張メ
モリアドレス情報と記す）を拡張メモリアドレス指定手
段７より拡張メモリアドレス記憶手段８に送出する。拡
張メモリアドレス記憶手段８は受信した拡張メモリアド
レス情報をアドレス情報線17に送出する。

【００２８】アドレス切替手段９は通常はアドレスバス
４よりアドレス情報線16を経て入力されるアドレス情報
をアドレス情報線18に送出しているが、ウィンド空間指
定検出手段６よりウィンド空間指定検出情報を受信する
と拡張メモリアドレス記憶手段８よりアドレス情報線17
に送出される拡張メモリアドレス情報をアドレス情報線
18に送出するように切替える。これにより、メモリ３に
対して拡張メモリ空間３ｂ内の特定アドレスが指定さ
れ、該当アドレスの拡張メモリ空間とプロセッサ１との
間でデータ等の情報が図示省略されたデータバスを介し
て授受される。

【００２９】次に、入出力装置２より拡張メモリ空間３
ｂにアクセスする例を説明する。入出力装置２の場合は
プロセッサ１と異なり、設計者の意図により任意の桁数
のアドレス線を設定することができるため、プロセッサ
１が送出するアドレス情報の桁数をもつアドレス情報
線、即ち、アドレス情報線10と同一アドレス幅をもつア
ドレス情報線12のほかに全メモリ空間を指定する場合に
不足するアドレス情報桁のためのアドレス情報線13を設
定する。従って、アドレス情報線12とアドレス情報線13
を合わせたアドレス幅はアドレスバス４のアドレス幅と
等しくなり、入出力装置２はアドレス情報線12,13 によ
り基本メモリ３ａと拡張メモリ空間３ｂのいずれをも直
接指定することが可能となっている。

【００３０】入出力装置２よりのアドレス情報はアドレ
スバス４及びアドレス情報線16を経てアドレス切替手段
９に入力されるが、このときはウィンド空間指定検出手
段６よりウィンド空間指定検出情報は出力されないた
め、アドレス情報線16より入力された前記アドレス情報
がメモリ３に送られ、該当アドレスのメモリ空間と入出
力装置２との間でデータ等の情報が図示省略されたデー
タバスを介して授受される。

【００３１】以上のように、本発明ではプロセッサ１よ
りの拡張メモリ空間３ｂへのメモリアクセスはウィンド
方式により行い、入出力装置２より基本メモリ空間３ａ
及び拡張メモリ空間３ｂに対しては両メモリ空間を連続
したアドレスをもつ一つのメモリとしてアクセスするこ
とができる。

【００３２】また、本発明ではウィンド空間指定検出手
段６、拡張メモリアドレス記憶手段８及びアドレス切替
手段９により構成される拡張メモリ制御回路１組のみに
よりプロセッサ１と入出力装置２が拡張メモリ空間３ｂ
にアクセスすることが可能となり、入出力装置２ごとに
拡張メモリ制御回路を設ける必要がない。

【００３３】

【実施例】図２は本発明の実施例構成図である。図中、
図１と同一の対象物は同一記号をもって示し、１はマイ
クロプロセッサ（以下、ＭＰＵと記す）、２は入出力装
置（以下、Ｉ／Ｏと記す）、６はウィンド空間指定検出
手段を構成する比較器（以下、ＣＭＰと記す）、８は拡
張メモリアドレス記憶手段を構成する拡張メモリアドレ
スレジスタ（以下、ＥＡＲと記す）、９はアドレス切替
手段を構成するセレクタ（以下、ＳＥＬと記す）、10〜
14, 16〜17，18ａ〜18ｃはアドレス情報線、15，24は制
御線、19はメモリアクセス制御部、20は書込制御部、21
ａ，21ｂはドライバ、22ａ〜22ｄはレシーバ、23は制御
バスである。

【００３４】図２はメモリ３の容量を１６ＭＢとし、そ
のうち、基本メモリ空間３ａが１ＭＢ、拡張メモリ空間
３ｂが１５ＭＢである例を示している。従って、メモリ
３は２４桁のバイトアドレスでアドレス指定ができる
が、アドレス情報の各桁はＡ００〜Ａ２３で表すものと
する。

【００３５】ＭＰＵ１は１ＭＢのアドレス空間、即ち、
基本メモリ空間３ａのみにアクセス可能なものとする。
従って、ＭＰＵ１はアドレス情報線10に基本メモリ空間
３ａ内のアドレスを指定するＡ００〜Ａ１９の２０桁の
みを送出するように構成されている。

【００３６】しかし、図２ではアドレスバス４は１６Ｍ
Ｂのメモリ３の全空間のアドレスを指定できる２４桁の
アドレス情報を転送する構成となっているため、ＭＰＵ
１より送出される２０桁のアドレス情報は２４桁のアド
レス情報に変換する必要がある。

【００３７】基本メモリ空間３ａの１ＭＢがメモリ３の
中で最も若番のアドレスに割付けられているものとして
基本メモリ空間３ａのアドレスをＡ００〜Ａ２３の２４
桁で表示すれば、上位４桁のＡ２０〜Ａ２３はすべて
“０”となる。従って、ＭＰＵ１よりアドレス情報線10
に送出されるＡ００〜Ａ１９の２０桁に、すべて“０”
で構成されるＡ２０〜Ａ２３を付加すれば２４桁のアド
レス情報に変換ができることとなる。

【００３８】付加アドレス送出部５は上記の役割りをも
つもので、付加アドレス送出部５にはすべて“０”のア
ドレス情報Ａ２０〜Ａ２３が設定され、アドレス情報線
11に送出されている。

【００３９】アドレス情報線11に送出されるアドレス情
報Ａ２０〜Ａ２３はＭＰＵ１からのアドレス情報線10に
送出されるアドレス情報Ａ００〜Ａ１９と同一ドライバ
21ａ（実際にはアドレス情報線１本ごとに１個のドライ
バ回路が設けられる）に入力される。ドライバ21ａはＭ
ＰＵ１がアドレス情報を送出する際に制御線15の１本に
送出される制御信号により動作状態に設定されるため、
アドレス情報線10のアドレス情報Ａ００〜Ａ１９とアド
レス情報線11のアドレス情報Ａ２０〜Ａ２３が同時にア
ドレスバス４に送出される。

【００４０】以上により、ＭＰＵ１より送出されるＡ０
０〜Ａ１９の２０桁のアドレス情報はＡ００〜Ａ２３の
２４桁のアドレス情報に変換されてアドレスバス４に送
出されるが、このうちＡ１６〜Ａ２３の８桁はレシーバ
22ａ及びアドレス情報線14を経てＣＭＰ６に入力される
と同時にレシーバ22ｃ及びアドレス情報線16を経てＳＥ
Ｌ９に入力され、Ａ００〜Ａ１５の１６桁はレシーバ22
ｄ及びアドレス情報線18ｂを経てメモリアクセス制御部
19に入力される。

【００４１】以上を前提に、最初にＭＰＵ１が基本メモ
リ空間３ａ内の任意のアドレスにアクセスする場合を説
明する。この場合は、ＭＰＵ１はウィンド空間以外のア
ドレスを指定しているため、ＣＭＰ６よりＳＥＬ９に対
して出力信号が送出されない（詳細、後記）。この状態
では、ＳＥＬ９はアドレス情報線16を介して入力される
Ａ１６〜Ａ２３のアドレス情報をアドレス情報線18ａに
送出する。このアドレス情報Ａ１６〜Ａ２３はメモリ３
に対するアドレス指定とメモリの読み出し／書き込みを
制御するメモリアクセス制御部19に入力される。

【００４２】また、アドレス情報線18ｂを介してメモリ
アクセス制御部19に入力されるアドレス情報Ａ００〜Ａ
１５はメモリアクセス制御部19において前記Ａ１６〜Ａ
２３と合わせられ、Ａ００〜Ａ２３の２４桁のアドレス
情報としてアドレス情報線18ｃに送出される。これによ
ってメモリ３のアドレスの全空間の中の任意のアドレス
が指定されるが、ＭＰＵ１より送出されるアドレス情報
はＡ２０〜Ａ２３がすべて“０”であるため、Ａ００〜
Ａ１９によって指定された基本メモリ空間３ａの中のア
ドレスが指定されることとなる。

【００４３】なお、このとき、メモリの読み出し／書き
込みを指定する制御情報が制御バス23を介してメモリア
クセス制御部19に送られ（図示省略）、メモリ３より指
定されたアドレスに記憶された情報の読み出しまたは書
き込みがデータバス（図示省略）を介して行われる。

【００４４】次に、Ｉ／Ｏ２よりメモリ３にアクセスす
る例を説明する。Ｉ／Ｏ２の場合はＭＰＵ１と異なり、
システムの設計者が任意の桁数のアドレス線を設定する
ことができるため、アドレス情報線12, 13を介して２４
桁のアドレス情報Ａ００〜Ａ２３を同時に送出すること
ができる。従って、このアドレス情報により基本メモリ
３ａと拡張メモリ空間３ｂのいずれを指定することも可
能である（基本メモリ空間３ｂ内のアドレスを指定する
場合にはアドレス情報線13に送出するアドレス情報Ａ２
０〜Ａ２３は全桁“０”となる) 。

【００４５】このアドレス情報はアドレスバス４を経
て、Ａ１６〜Ａ２３はアドレス情報線16に、Ａ００〜Ａ
１５はアドレス情報線18ｂにそれぞれ入力され、前記Ｍ
ＰＵ１の場合と同様、メモリアクセス制御部19で合わせ
られてメモリ３に送られる。これにより、指定したアド
レスに記憶されている情報が図示省略されたデータバス
を経てＩ／Ｏ２との間で授受されるが、ＭＰＵ１の場合
と異なり、アクセスするメモリ空間は基本メモリ空間３
ａに限定されない。

【００４６】次に、ＭＰＵ１より拡張メモリ空間３ｂに
アクセスする場合を説明する。図２の構成においてはＭ
ＰＵ１が拡張メモリ空間３ｂにアクセスする場合は基本
メモリ空間３ａ内のウィンド空間（図示省略）を介して
行うため、ウィンド空間を指定するアドレス情報のＡ０
０〜Ａ１９をアドレス情報線10に送出する。なお、図３
ではウィンド空間は基本メモリ空間３ａ内に６４ｋＢ以
内のメモリ空間を占めるものとし、Ａ１６〜Ａ１９の４
桁でウィンド空間のアドレスを特定することができるも
のとする（基本メモリ空間３ａ内であるためＡ２０〜Ａ
２３は“０”となる）。

【００４７】この場合、ウィンド空間と拡張メモリ空間
の関係は図３の(3)に示したものと同一であるとする。
図３の(3) におけるウィンド空間35の６４ｋＢ内の情報
配置とウィンド空間を通してアクセスされる拡張メモリ
空間内の一部の空間36ａ，36ｂまたは36ｃの６４ｋＢ内
の情報位置は同一である。従って、図２において６４ｋ
Ｂ以下のアドレスを示す１６桁のアドレス情報Ａ００〜
Ａ１５は基本メモリ空間３ａのウィンド空間とウィンド
空間を通してアクセスする拡張メモリ空間３ｂとで同一
のものとなる。

【００４８】ＭＰＵ１がウィンド空間のアドレスを指定
する場合は、前記したようにＡ２０〜Ａ２３が“０”
で、Ａ１６〜Ａ１９がウィンド空間を指定する特定のア
ドレスとなるので、ＣＭＰ６はこの特定のアドレス情報
を予め比較データとして設定しておき、アドレスバス４
より入力されるアドレス情報がこれと一致するか否かを
調べる。両者が一致した場合、ＣＭＰ６はＭＰＵ１がウ
ィンド空間にアクセスしたことを示すウィンド・アクセ
ス検出信号をＳＥＬ９に送出する。

【００４９】ウィンド空間を介して拡張メモリ空間３ｂ
にアクセスする場合、ＭＰＵ１は前記アドレス情報の送
出に先立って拡張メモリアドレス指定部７よりアクセス
しようとする拡張メモリ空間３ｂのアドレス情報（拡張
メモリアドレス情報と記す）として２４桁のアドレス情
報の上位８桁のＡ１６〜Ａ２３を送出する。

【００５０】この拡張メモリアドレス情報はアドレスバ
ス４ではなく、制御線15，制御バス23及び図示省略され
たデータバスを介してレシーバ22ｂに入力され、書込制
御部20を経てＥＡＲ（拡張メモリアドレスレジスタ）８
にセット（記憶）される。このＥＡＲ８のセットはマイ
クロプロセッサがレジスタに設定する場合に用いられる
公知の技術により行われ、ＥＡＲ８はセットされた拡張
メモリアドレス情報をアドレス情報線17を介してセレク
タ９に出力する。

【００５１】セレクタ９の他方の入力端子にはアドレス
情報線16を介してアドレスバス４に送出されたアドレス
情報のうちのＡ１６〜Ａ２３が入力されている。前記し
たようにセレクタ９は通常はアドレス情報線16よりのア
ドレス情報をアドレス情報線18ａに送出しているが、Ｃ
ＭＰ６よりウィンド・アクセス検出信号を受信すると、
アドレス情報線17よりのアドレス情報をアドレス情報線
18ａに送出するように切替える。

【００５２】これにより、ＥＡＲ８にセットされた拡張
メモリアドレス情報Ａ１６〜Ａ２３はメモリアクセス制
御部19に送られ、バス４よりアドレス情報線18ｂを介し
て入力されたＡ００〜Ａ１５と合わせてアドレス情報線
18ｃに２４桁のアドレスが送出され、該アドレスに記憶
されるデータ等の情報が図示省略されたデータバスを介
してＭＰＵ１との間で授受される。

【００５３】以上のように、本発明ではＣＭＰ６、ＥＡ
Ｒ８及びＳＥＬ９を主体とする拡張メモリ制御回路１組
のみによりＭＰＵ１とＩ／Ｏ２がメモリ３の全空間に自
由にアクセスすることが可能となる。また、ＭＰＵ１が
拡張メモリ空間３ｂ内に記憶されている情報を読み出す
場合に、一旦基本メモリ３ａ内に転送する必要がないた
め高速でメモリアクセスを行うことが可能である。

【００５４】また、Ｉ／Ｏ２はウィンド空間を介して拡
張メモリ空間３ｂにアクセスする必要がないため、Ｉ／
Ｏごとに拡張メモリ制御回路を設ける必要がなく、また
ＭＰＵ１の介在が不要なためＩ／Ｏ２は公知のＤＭＡ
（ダイレクト・メモリ・アクセス回路）によりメモリ３
と直接情報転送を行うことが可能となる。

【００５５】以上、図２により本発明の実施例を説明し
たが、図２はあくまで本発明の一実施例を示したものに
過ぎず、本発明が図２の構成に限定されるものでないこ
とは勿論である。

【００５６】例えば、図２においてはメモリ３の容量を
１６ＭＢとし、基本メモリ空間３ａ及び拡張メモリ空間
３ｂの容量をそれぞれ１ＭＢ及び１５ＭＢ、ウィンド空
間のメモリ空間を６４ｋＢとしているが、これらの数値
は使用するマイクロプロセッサの種類により適宜に設定
することが可能であることはいうまでもない。

【００５７】また、図２においてはアドレス情報Ａ００
〜Ａ１５とＡ１６〜Ａ２３を分離して取扱っているが、
分離せずに処理したり、分割の単位をシステムの構成に
合わせて変えても本発明の効果が変わらないことは明ら
かである。

【００５８】

【発明の効果】以上説明したように、本発明において
は、プロセッサのアドレス指定可能範囲を超える拡張メ
モリ空間をもつシステムにおいて、プロセッサより拡張
メモリ空間に対しては基本メモリ空間内に設けたウィン
ド空間を介してアクセスを行い、入出力装置よりは基本
メモリ空間と拡張メモリ空間を連続したアドレスをもつ
メモリとして直接アクセスするため、メモリアクセスを
高速かつ自由に行うことが可能となる。

【００５９】また、ウィンド空間指定検出手段、拡張メ
モリアドレス記憶手段及びアドレス切替手段により構成
される拡張メモリ制御回路１組のみによりプロセッサと
入出力装置が拡張メモリ空間にアクセスすることが可能
であり、入出力装置ごとに拡張メモリ制御回路を設ける
必要がないため、システムを経済的に構成でき、かつ制
御も簡単となる。

【００６０】更に、入出力装置が拡張メモリ空間にアク
セスする場合にプロセッサの介在を必要としないため、
入出力装置はメモリとの間でＤＭＡ転送を行うことが可
能となり、また、プロセッサの処理能力の低下が避けら
れる。

【００６１】以上のように、本発明はプロセッサ、特に
小規模なマイクロプロセッサが大容量データを扱うため
にメモリ空間を拡張したシステムの性能向上と経済性の
向上に資するところが極めて大きい。

【図面の簡単な説明】

【図１】 本発明の基本構成図

【図２】 本発明の実施例構成図

【図３】 従来技術の拡張メモリ方式構成図

【符号の説明】

１ プロセッサ ２ 入出力装置 ３ メモリ ３ａ 基本メモリ空間 ３ｂ 拡張メモリ空間 ４ アドレスバス ５ 付加アドレス送出部 ６ ウィンド空間指定検出手段 ７ 拡張メモリアドレス指定手段 ８ 拡張メモリアドレス記憶手段 ９ アドレス切替手段 10〜14、16〜18 アドレス情報線 15 制御線

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プロセッサ(1) と入出力装置(2) が、プ
   ロセッサ(1) がアクセス可能な基本メモリ空間(3a)とア
   クセス可能なメモリ空間を超える拡張メモリ空間(3b)か
   らなるメモリ(3) にアドレスバス(4) を介してアクセス
   するシステムにおいて、 前記アドレスバス(4) を前記メモリ(3) の全メモリ空間
   のアドレス指定が可能なアドレス幅で構成し、かつ、 前記プロセッサ(1) が基本メモリ空間(3a)を指定するア
   ドレス幅と前記アドレスバス(4) のアドレス幅の差分に
   対して予め設定した特定アドレス情報を前記プロセッサ
   (1) が送出するアドレス情報に付加して送出する付加ア
   ドレス送出手段(5) と、 前記アドレスバス(4) よりアドレス情報を入力し、前記
   プロセッサ(1) が基本メモリ空間(3a)内のウィンド空間
   を介して拡張メモリ空間(3b)にアクセスする場合に送出
   するウィンド空間のアドレス情報を検出するウィンド空
   間指定検出手段(6) と、 前記プロセッサ(1) 内において前記ウィンド空間を介し
   てアクセスする拡張メモリ空間(3b)のアドレスを設定し
   送出する拡張メモリアドレス指定手段(7) と、 前記拡張メモリアドレス指定手段(7) より送出される拡
   張メモリアドレス情報を受信して記憶する拡張メモリア
   ドレス記憶手段(8) と、 通常は前記プロセッサ(1) または入出力装置(2) より前
   記アドレスバス(4) を介して入力されるアドレス情報を
   前記メモリ(3) に出力し、ウィンド空間指定検出手段
   (6) よりプロセッサ(1) のウィンド空間指定を検出した
   情報が入力されたときは前記拡張メモリアドレス記憶手
   段(8) が記憶する拡張メモリアドレス情報をメモリ(3)
   に出力するアドレス切替手段(9) を備えたことを特徴と
   するメモリアクセス方式。