JPH04432Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、メモリマツピング機能が必要な計算
機システムに適用可能なデユアルポートメモリ装
置に関するものである。

〔従来の技術〕

一般に、複数の固定のアドレス空間で動作する
ように作成された所謂アドレスデイペンドなプロ
グラムの並列処理を可能とするためには、何等か
のメモリマツピング機能が必要となる。このメモ
リマツピング機能を実現する方法としては、第３
図に示すような構成とするのが一般的である。

すなわち、プロセツサ１から出力される論理ア
ドレスは、アドレス変換装置２でアドレス変換テ
ーブル３を参照して物理アドレスに変換され、こ
れがプロセツサバス４に送出される。メモリ等の
プロセツサバス４上に接続されるスレーブは、物
理アドレス空間に静的にマツピングされ、アドレ
ス設定値の変更は、前述のアドレス変換テーブル
３を書き換えることにより行う。なお、５はバス
結合装置である。

一方、プロセツサ１及びシステム共通バス７に
接続されたＩ／Ｏチヤネル装置８等の装置の双方
からアクセス可能なメモリ領域、即ちプロセツサ
１とＩ／Ｏチヤネル装置８との間で転送が必要な
データや、場合によつてはプロセツサ１の実行す
るプログラム等を格納するメモリ領域を構成する
ために、デユアルポートメモリ装置６がプロセツ
サバス４及びシステム共通バス７間に接続されて
いる。

このデユアルポートメモリ装置６のアドレス設
定は、以下説明するように行われる。

すなわち、第４図に示すように、デユアルポー
トメモリ装置６が計算機システムに実装されると
きに、各メモリブロツクのアドレス選択回路６３
ａ，６３ｂ内に設けたアドレス設定スイツチ６５
を物理的に設定する。このアドレス設定スイツチ
６５は、デユアルポートメモリ装置６のメモリ領
域が例えば６つのメモリブロツクM₁〜M₆に分割
されているものとすると、その各メモリブロツク
番号を指定する３ビツトのアドレスデータを出力
する。

アドレス選択回路６３ａ，６３ｂは、デユアル
ポートメモリ装置６のアクセス時に、そのアドレ
ス信号の一部とアドレス設定スイツチ６５によつ
て設定されたアドレス信号とをアドレス比較回路
６４で比較し、両者が一致したときには、自己の
メモリブロツクが選択されたことを示すメモリブ
ロツク選択信号をメモリ制御回路６２に送出す
る。

メモリ制御回路６２は、メモリブロツク選択信
号やデユアルポートメモリ装置６の状態を調べた
うえ、メモリアレイ６１に対してアクセスの指示
を送出する。

このように、デユアルポートメモリ装置６は、
プロセツサバス４及びシステム共通バス７の夫々
のある固定の静的なアドレス空間に割り付けられ
ている。

〔考案が解決しようとする問題点〕

しかしながら、上記のデユアルポートメモリ装
置においては、例えば、第５図ｂに示すデユアル
ポートメモリ装置６の物理アドレスを、プロセツ
サ１からみたときに第５図ａに示すように、変更
されているものとし、一方、システム共通バス７
側からみたメモリブロツク配置はデユアルポート
メモリ装置６のメモリブロツク配置と対応してい
るので、第５図ｃに示すようになる。すなわち、
プロセツサ１からみた場合のメモリブロツク配置
と、システム共通バス７側からみたメモリブロツ
ク配置とが異なることになる。

したがつて、プロセツサ１から第５図ａのＢで
示すメモリブロツクに格納されているデータを
Ｉ／Ｏチヤネル装置８に出力する場合について考
えると次のようになる。ここで、Ｉ／Ｏチヤネル
装置８とデユアルポートメモリ装置６間のデータ
転送は、Ｉ／Ｏチヤネル装置８側からのDMA転
送により行われるものとする。

プロセツサ１は、まず、アドレス変換テーブル
３を調べ、データの置かれているデユアルポート
メモリ装置６上の物理アドレスを計算し（第５図
ｂのメモリブロツクM₁，M₃，M₆）、続いて、シ
ステム共通バス７側のアドレスを計算する。そし
て、上記のように、Ｂの領域が複数のメモリブロ
ツクから構成されている場合には、夫々のメモリ
ブロツクについて物理アドレスを計算する必要が
ある。

この場合は、プロセツサ１からみたＢの領域が
b₁，b₂，b₃の３つのメモリブロツクに分かれるの
で、プロセツサ１は、Ｉ／Ｏチヤネル装置８に対
して、まず、メモリブロツクb₁内に格納されてい
るデータを転送し、続いて、メモリブロツクb₂，
b₃の順に順次データを転送することになり、それ
らのデータ転送の指示を行う必要がある。

このように、従来のデユアルポートメモリ装置
においては、プロセツサ１側のメモリ配置とシス
テム共通バス側のメモリ配置とが異なるため、デ
ータ転送時に余分な処理が必要となり、プログラ
ムが煩雑となると共に、データ転送に要する処理
時間がより多く必要となるという問題点があつ
た。

そこで、本考案は、上記従来装置の問題点に着
目してなされたものであり、デユアルポートメモ
リ装置のアドレス選択回路に、プロセツサからみ
たメモリ装置と、システム共通バスからみたメモ
リ配置とを一致させる機能を付加するだけの簡易
な構成で、プロセツサのソフトウエア用の負担を
軽減することが可能なデユアルポートメモリ装置
を提供することを目的とする。

〔問題点を解決するための手段〕

上記問題点を解決するために、本考案は、シス
テム共通バスとプロセツサバスとの双方からアク
セス可能な複数のメモリブロツクを有するデユア
ルポートメモリ装置において、少なくとも前記シ
ステム共通バス側のアドレス選択回路に、前記メ
モリブロツクにそれぞれ対応して設けられ、且つ
初期値として設定された初期アドレス値がロード
されると共に、当該初期アドレス値を前記プロセ
ツサバスから書換え可能な複数個のアドレス指定
レジスタと、前記メモリブロツクにそれぞれ対応
して設けられ、前記アドレス指定レジスタのアド
レス情報と前記システム共通バスからのアドレス
情報の一部とを比較し、一致した場合には一致信
号を出力する複数個の比較回路とを設け、前記比
較回路から出力される一致信号に基づき選択され
る前記メモリブロツクに対するアクセス要求信号
を得るようにしている。

〔作用〕

本考案は、プロセツサバスとシステム共通バス
との双方に接続されるデユアルポートメモリ装置
において、通常は、プロセツサのアドレス変換機
能の効力の及ばないシステム共通バス側のアドレ
ス設定を、システム共通バス側のアドレス選択回
路に設けたアドレス指定レジスタのアドレス値を
プロセツサによつて書換えることにより変更し、
この変更されたアドレス情報とシステム共通バス
からのアドレス情報の一部とを比較回路で比較
し、この比較回路から両者が一致したときに出力
される一致信号に基づいて選択されるメモリブロ
ツクに対するアクセス要求信号を得ることによ
り、プロセツサとデユアルポートメモリ装置との
間で変更されたアドレスに対応するアドレス値の
設定を可能とし、もつて、データ転送時における
プロセツサのソフトウエアの負担を軽減すると共
に、転送時間を短縮することができる。

〔実施例〕

第１図は本考案の一実施例を示すデユアルポー
トメモリ装置のブロツク図である。

第１図において、第４図との対応部分には同一
符号を付し、その詳細説明はこれを省略するが、
本考案においては、システム共通バス７側に対応
するアドレス選択回路６３ａに、デユアルポート
メモリ装置６のメモリブロツク数に対応した数の
アドレス指定レジスタ６６ａ〜６６ｆと、これら
の同数の比較回路６４ａ〜６４ｆとが設けられて
いる。

アドレス指定レジスタ６６ａ〜６６ｆの夫々
は、初期値として、アドレス設定スイツチ６５ａ
〜６５ｆで予め物理的に設定されるアドレス値が
ロードされると共に、プロセツサバス４からの所
望のメモリブロツクを指定するアドレス値が格納
される。

比較回路６４ａ〜６４ｆの夫々は、システム共
通バス７のアドレスの一部とアドレス指定レジス
タ６６ａ〜６６ｆの内容（アドレス情報）とを比
較し、両者が一致したときに、そのことを表す一
致信号をメモリ制御回路６２に送出する。

メモリ制御回路６２は、システム共通バス７か
らのアクセス情報に基づき順次アドレス指定レジ
スタ６６ａ〜６６ｆを制御してそれらに格納され
ているアドレス情報を比較回路６４ａ〜６４ｆに
送出し、これに応じた比較回路６４ａ〜６４ｆの
一致信号が供給されることにより、メモリブロツ
クに対するアクセス要求をメモリアレイ６１に出
力する。

次に作用について説明する。今、システム共通
バス７側からデユアルポートメモリ装置６をアク
セスするものとした場合には、システム共通バス
７のアドレスの一部とアドレス指定レジスタ６６
ａ〜６６ｆに格納されたアドレス情報とを比較
し、両者が一致した比較回路６４ａ〜６４ｆから
一致信号がメモリ制御回路６２に出力される。メ
モリ制御回路６２は、何れかの比較回路６４ａ〜
６４ｆから一致信号が入力されると、他の制御信
号やデユアルポートメモリ装置６の状態を調べた
うえ、選択されたメモリブロツクに対するアクセ
ス要求をメモリアレイ６１に出力する。

また、プロセツサ１によつて、アドレス指定レ
ジスタ６６ａ〜６６ｆに所望のアドレス情報を書
き込むと、比較回路６４ａ〜６４ｆの比較対象の
一方のアドレス情報を変化させることとなり、シ
ステム共通バス７側のデユアルポートメモリ装置
６のアドレス設定値が更新される。すなわち、プ
ロセツサ１側からみたメモリブロツク配置が、第
２図ａに示すように、M₁，M₃，M₆，M₅……の
順序であるものとすると、アドレス指定レジスタ
６６ａにメモリブロツクM₁に対応するアドレス
情報「000」を、アドレス指定レジスタ６６ｂに
メモリブロツクM₃に対応するアドレス情報
「010」を、アドレス指定レジスタ６６ｃにメモリ
ブロツクM₆に対応するアドレス情報「101」を、
アドレス指定レジスタ６６ｂにメモリブロツク
M₅に対応するアドレス情報「100」を夫々プロセ
ツサ１側から格納するようにする。

このようにすることにより、システム共通バス
７側からみたメモリブロツク配置を第２図ｃに示
すように、プロセツサ１側からみたメモリブロツ
ク配置に全く対応させることができる。

この場合、システム共通バス７側のアドレス設
定値は、プロセツサ１からのアドレス指定レジス
タ６６ａ〜６６ｆに格納するアドレス情報を操作
することにより、動的に変更することができる。

したがつて、プロセツサ１からのアドレス情報
によつて、アドレス指定レジスタ６６ａ〜６６ｆ
の内容を操作することにより、第２図に示すよう
に、アドレス変換装置２でアドレス変換されたデ
ユアルポートメモリ装置６のプロセツサ１からみ
た物理アドレスとの対応がとれるように、デユア
ルポートメモリ装置６のシステム共通バス７側の
アドレス設定値を変更することが可能となる。

このため、プロセツサ１がアドレス変換テーブ
ル３を書き換える毎に、上記処理を行つておけ
ば、必ず、デユアルポートメモリ装置６の論理ア
ドレスと、システム共通バス７側のアドレスとの
対応がとれることになり、Ｉ／Ｏ制御装置等との
データ転送を行う場合などに、一々システム共通
バス７側のアドレスを計算しなおす必要がなくな
る。

また、この実施例においては、アドレス選択回
路６３ａに、アドレス指定レジスタ６６ａ〜６６
ｆを付加しただけであるため、テーブルを参照す
るような従来のメモリマツピング方式で生じてい
たメモリアクセス時の遅延も生じることがなく、
しかも、一般に、デユアルポートメモリ装置の容
量は、プロセツサ１やシステム共通バス７のアド
レス空間の大きさに比較して十分に小さいので、
メモリマツピングに必要なハードウエア量を少な
くすることができる。

なお、上記実施例においては、システム共通バ
ス７側のアドレス選択回路６３ａに動的アドレス
を選定する機能を付加した場合について説明した
が、これに限定されるものではなく、プロセツサ
バス４側のアドレス選択回路６３ｂに同様の動的
アドレス選定機能を付加し、そのアドレス値をプ
ロセツサ１からのアドレス情報に応じて任意に選
定するようにしてもよい。

〔考案の効果〕

以上説明したように、本考案によれば、通常、
プロセツサのアドレス変換機能の及ばない少なく
ともシステム共通バス側のアドレス設定を、プロ
セツサからの操作により動的に切り換えるように
構成したため、プロセツサからみたデユアルポー
トメモリ装置のメモリ装置と、システム共通バス
からみたメモリ配置とを等しくすることができ、
システム共通バス上の装置とのデータ転送時に、
デユアルポートメモリ装置のシステム共通バス側
のアドレス値の計算を簡略化し、ソフトウエアの
負担を軽減することができるという効果が得られ
る。

【図面の簡単な説明】

第１図は本考案の一実施例を示すデユアルポー
トメモリ装置のブロツク図、第２図はそのメモリ
配置関係を示す説明図、第３図は従来のメモリマ
ツピング機能を有する計算機システムの構成図、
第４図は従来のデユアルポートメモリ装置を示す
ブロツク図、第５図はそのメモリ配置関係を示す
説明図である。 図中、１はプロセツサ、２はアドレス変換装
置、３はアドレス変換テーブル、４はプロセツサ
バス、６はデユアルポートメモリ装置、７はシス
テム共通バス、６１はメモリアレイ、６２は制御
回路、６３ａ，６３ｂはアドレス選択回路、６
４，６４ａ〜６４ｆは比較回路、６５，６５ａ〜
６５ｆはアドレス設定スイツチ、６６ａ〜６６ｆ
はアドレス指定レジスタ、M₁〜M₆はメモリブロ
ツクである。

Claims (1)

【実用新案登録請求の範囲】
1. システム共通バスとプロセツサバスとの双方か
   らアクセス可能な複数のメモリブロツクを有する
   デユアルポートメモリ装置において、少なくとも
   前記システム共通バス側のアドレス選択回路に、
   前記メモリブロツクにそれぞれ対応して設けら
   れ、且つ初期値として設定された初期アドレス値
   がロードされると共に、当該初期アドレス値を前
   記プロセツサバスから書換え可能な複数個のアド
   レス指定レジスタと、前記メモリブロツクにそれ
   ぞれ対応して設けられ、前記アドレス指定レジス
   タのアドレス情報と前記システム共通バスからの
   アドレス情報の一部とを比較し、一致した場合に
   は一致信号を出力する複数個の比較回路とを設
   け、前記比較回路から出力される一致信号に基づ
   き選択される前記メモリブロツクに対するアクセ
   ス要求信号を得ることを特徴とするデユアルポー
   トメモリ装置。