JPH04241047A - アドレス拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機システムにおけ
るアドレスの拡張方式に関する。

【０００２】

【従来の技術】従来、計算機システムにおけるアドレス
の拡張方式としては、例えば、特開昭５７−１７４７５
２号公報に開示された技術が知られている。この技術は
、記憶装置の特定領域の記憶容量を拡張するための、デ
ータ処理装置から与えられる選択信号と前記特定領域を
表わすアドレス指定信号とによって個々に選択される一
個以上の所定容量の記憶部を有する記憶容量拡張用ボー
ドを提供するもので、所定の選択信号を受信したときの
み出力する信号選別手段と、該手段からの出力を受けた
とき前記アドレス指定信号を解読して、前記記憶部をア
クセスする復号手段とを備えたものである。

【０００３】

【発明が解決しようとする課題】上記従来技術は、同一
のアドレス領域に配置されたメモリのうち、どのメモリ
を選択するかを切換える選択信号を頻繁に切換えた場合
には、切換えのためのオーバヘッドが増して、システム
の処理速度が低下するという問題があった。また、上記
従来技術は、本質的には、メモリマッピングを変更せず
にメモリ領域を拡張する方式、すなわち、各プログラム
のそれぞれのページが、主記憶装置のどこのブロックに
配置されているかを明記した対応表を設け、プログラム
の実行時にハードウェアによりこの対応表を調べて、論
理アドレスから物理アドレスに変換する方式であり、以
下に説明する本発明に係るアドレス拡張方式の如く、中
央処理装置が出力するアドレスのビット数を増すことに
よってメモリマッピング上のアドレス空間を拡張した場
合については考慮されていない。本発明は上記事情に鑑
みてなされたもので、その目的とするところは、従来の
技術における上述の如き問題を解消し、中央処理装置が
出力するアドレスのビット数を増し、アドレス空間を物
理的・論理的に拡張する際に、メモリ，周辺制御アダプ
タ側から見たアドレスマッピングは変更しなくても接続
可能とするとともに、システムとしての処理速度の低下
を招くことのないアドレス拡張方式を提供することにあ
る。

【０００４】

【課題を解決するための手段】本発明の上述の目的は、
複数に分割されたバスの各々を介して中央処理装置に接
続されたメモリ，周辺アダプタ等が、物理的に分離可能
に構成されており、かつ、前記バスの各々に対して特定
のアドレス領域が割り当てられている計算機システムに
おいて、前記中央処理装置が出力するアドレスのビット
数を増やすことによってシステムのアドレス空間を拡張
する際に、前記中央処理装置が、アドレス拡張のために
追加した信号およびアドレス拡張前のシステムにおいて
バスを特定の領域に分割するための条件となる信号を、
分割された各々のバスに対して固有の領域が割り当てら
れるようにデコードし、この結果を、前記アドレス拡張
前のシステムにおいてバスを特定の領域に分割するため
の条件となっていた信号の代りに出力することを特徴と
するアドレス拡張方式によって達成される。

【０００５】

【作用】本発明に係るアドレス拡張方式においては、ア
ドレス拡張のために追加したアドレス信号および拡張前
のシステムにおいてバスを特定の領域に分割するための
条件となっていたアドレス信号の物理的配置を、拡張前
のシステムでは未使用の個所に割り当てるようにするこ
とにより、バスに接続された他のメモリ，周辺アダプタ
等に悪影響を与えることはない。また、追加したアドレ
ス信号および拡張前のシステムにおいてバスを特定の領
域に分割するための条件となっていたアドレス信号をデ
コードし、それを、拡張前のシステムにおいてバスを特
定の領域に分割するための条件となっていたアドレス信
号の代りに出力する回路を設けることにより、従来シス
テム（拡張前のシステム）のメモリに対しても、アドレ
スの追加ビット要当該メモリのアドレス領域を示してい
るか否かを伝達することができるようになり、従来シス
テムのメモリがアクセス可能となる。更に、上述のデコ
ード条件を変えたバスを複数持つことにより、複数の従
来システムローカルメモリ用のアドレス空間を持つこと
ができ、アドレスの拡張が可能となる。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例の説明に先立って、本発明の
適用対象である従来システムの構成について、やや具体
的な説明を行っておく。図２は、本発明の適用対象であ
る処理システムの構成例を示す図である。図において、
１０１は中央処理装置、１２１，１２２はプログラムや
データを格納するためのメインメモリ、１３１，１３２
は主に入出力バッファとして利用されるローカルメモリ
、１０５は中央処理装置１０１とメインメモリ１２１，
１２２の間のデータ転送を行うためのメインメモリ専用
バス、また、１０４は中央処理装置１０１とローカルメ
モリ１３１，１３２の間のデータ入出力を行うためのロ
ーカルメモリ専用バスを示している。なお、メモリ専用
バス１０５とローカルメモリ専用バス１０４は、同一の
信号を共用しても構わないが、少なくとも、各々一つ以
上の専用信号を持ち、その信号においては電気的に分離
されている。上述の処理システムにおけるアドレスは、
物理的には２４ビットを持ち、そのアドレス空間は、図
３の右側部分に示した「従来システムのメモリマップ」
に示す如く、アドレス最上位（アドレスを下位から順に
Ａ００〜Ａ２３として、最上位はＡ２３）が“０”（１
６進表示では（００００００）１６〜（７ＦＦＦＦＦ）
１６）の空間をメインメモリアドレス空間、アドレス最
上位が“１”（１６進表示では（８０００００）１６〜
（ＦＦＦＦＦＦ）１６）の空間をローカルメモリアドレ
ス空間としている。ローカルメモリアドレス空間内は、
更に、図に示す如く、ローカルメモリ（ａ），ローカル
メモリ（ｂ），・・・・の如く細分化され、これらのア
ドレス空間は、物理的に分離可能な１単位のローカルメ
モリのアドレス空間を示している。上述の如きアドレス
領域を割り当てられた従来のシステムにおけるローカル
メモリは、アドレス信号であるＡ００〜Ａ２３をデコー
ドすることによって、当該ローカルメモリがアクセスさ
れたことを認識し、動作する。

【０００７】ここで、図３の左側部分に示したアドレス
拡張後メモリマップに示す如く、アドレス信号をＡ００
〜Ａ３１の３２ビット持つシステムに、上述の如き従来
のシステム用のローカルメモリを接続するために、従来
システムのローカルメモリアドレス空間を、４０１で示
す旧ローカルメモリ１の空間に割り当てることを考える
と、一般には、旧ローカルメモリ１のデコード回路を改
造して、Ａ００〜Ａ３１の３２ビットをデコードするこ
とによって、当該ローカルメモリがアクセスされたか否
かを判断することが考えられるが、本発明は、これを、
旧ローカルメモリ１のデコード回路を改造することなし
に、アドレス拡張後のシステムに接続可能とするもので
ある。以下、本発明の実施例を具体的に説明する。図１
は、本発明の一実施例を示すシステムのブロック図であ
る。図において、記号２０１，２２１，２３１，２３２
，２０５，２０４は、それぞれ、図２に示した従来のシ
ステム中の記号１０１，１２１，１３１，１３２，１０
５，１０４に対応する構成要素を示している。すなわち
、２０１は中央処理装置、２２１はメインメモリ、２３
１，２３２はローカルメモリ、２０５はメインメモリ専
用バス、２０４はローカルメモリ専用バスを示している
。ここで、ローカルメモリ２３１は図３中のローカルメ
モリ（ａ）３０１の領域、ローカルメモリ２３２はロー
カルメモリ（ｂ）３０２の領域に割り当てられていると
すると、ローカルメモリ（ａ）３０１の先頭アドレスが
（ＦＦＦＦ００００）１６であることを、ローカルメモ
リ２３１が認識できるようにするためには、デコード不
可能なアドレスＡ３１〜Ａ２４が（ＦＦ）１６であるこ
とを認識して、ローカルメモリに伝達する手段が必要に
なる。そこで、このローカルメモリへの伝達手段として
、従来システムのアドレスＡ２３に代り、上述のアドレ
スＡ３１〜Ａ２４にＡ２３を加えて、デコード回路２４
１でデコードした信号を、当該ローカルメモリのアドレ
ス領域であることを示すように回路２５１で加工して出
力するようにする。

【０００８】ここで、従来システムのアドレスＡ２３を
、新システムのアドレスＡ３１〜Ａ２３のデコード条件
を伝達する手段として用いることができるのは、従来シ
ステムのアドレスマップにおいて、メインメモリの空間
か、ローカルメモリの空間かの違いが、上述の従来シス
テムのアドレスＡ２３が“０”か“１”かで判断できる
ように割り当てられているためである。すなわち、新シ
ステムのアドレスＡ３１〜Ａ２４が（ＦＦ）１６で、Ａ
２３が（１）２であれば、当該ローカルメモリの空間が
アクセスされたと判断すれば良いので、ＬＭＳ０−Ｐ（
従来システムのＡ２３）に“１”を出力することによっ
て、従来システムのローカルメモリがアクセスされるこ
とになる。新システムのアドレスＡ３１〜Ａ２４が（Ｆ
Ｆ）１６以外であるか、Ａ２３が（０）２である場合は
、ＬＭＳ０−Ｐ（従来システムのＡ２３）に“０”を出
力することによって、従来システムのローカルメモリか
ら見れば、メインメモリの空間であり、従来システムの
ローカルメモリがアクセスされることはない。

【０００９】上記実施例によれば、図１に示した、拡張
部アドレスおよび従来システムアドレス最上位をデコー
ドし、当該ローカルメモリをアクセスする回路２４１と
回路２５１を用いて、追加した信号の物理的配置を、従
来システムのローカルメモリを改造することなく、アド
レス拡張後のシステムに接続することが可能となる。ま
た、Ａ３１〜Ａ２４のデコード条件を（ＦＦ）１６、Ａ
２３を（０）２に変えた信号ＬＭＳ１−Ｐを出力する回
路２５２を持つバスに変えることにより、従来のローカ
ルメモリのアドレス空間を、図３に示す旧ローカルメモ
リ２の空間として扱うことが可能である。上述の如く、
Ａ３１〜Ａ２４のデコード条件によりＬＭＳｎ−Ｐ信号
に置き換えたバスを複数設けることにより、従来システ
ムのローカルメモリのアドレスを次々と拡張することが
可能である。なお、図１には示されていないが、アドレ
ス拡張後のシステムに合せて、Ａ３１〜Ａ００をすべて
デコード可能なローカルメモリも接続可能である。本実
施例では、上述の如く、アドレス空間（アドレスビット
数）の異なるローカルメモリを、同一バスに、同時に接
続可能となる。なお、上記実施例においては、従来シス
テムのローカルメモリのＡ２３に対し、デコード回路２
４１とＬＭＳｎ−Ｐ出力回路が入っている分だけゲート
ディレイが増すため、場合によっては、上述のディレイ
増分を考慮したタイミングで、Ａ２３〜Ａ３１を早く出
力するようにする必要がある。

【００１０】上記実施例においては、従来システムのロ
ーカルメモリを、アドレス拡張後のシステムに接続する
方法を説明したが、メインメモリについても、同様な方
法を適用することができる。また、本発明は、アドレス
空間が、ローカルメモリとメインメモリの二つに分割さ
れている場合に限らず、三つ以上の空間に分割されてい
る場合にも、適用可能である。この場合、従来システム
のアドレス信号の置き換えは、上記実施例の如く、一つ
の信号（ここでは、Ａ２３）だけではなく、二つ以上の
信号の置き換えを行うことになる。

【００１１】

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、アドレス拡張を行う前のシステムに接続されてい
たメモリ，周辺アダプタを改造することなく、そのまま
アドレス拡張後のシステムに接続することができ、更に
、アドレス空間自体も拡張できるので、中央処理装置が
出力するアドレスのビット数を増し、アドレス空間を物
理的・論理的に拡張する際に、メモリ，周辺制御アダプ
タ側から見たアドレスマッピングは変更しなくても接続
可能とするとともに、システムとしての処理速度の低下
を招くことのないアドレス拡張方式を実現できるという
顕著な効果を奏するものである。

【００１２】

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の適用対象である処理システムの構成例
を示す図である。

【図３】図１，図２に対応するシステムのメモリマップ
の一例を示す図である。

【符号の説明】

１０１，２０１中央処理装置、１０４，２０４：ローカ
ルメモリバス、１０５，２０５：メインメモリバス、１
２１，１２２，２２１：メインメモリ、１３１，１３２
，・・・・，２３１，２３２，・・・・：ローカルメモ
リ、２４１：デコーダ、２５１，２５２：ローカルメモ
リアクセス回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数に分割されたバスの各々を介して
   中央処理装置に接続されたメモリ，周辺アダプタ等が、
   物理的に分離可能に構成されており、かつ、前記バスの
   各々に対して特定のアドレス領域が割り当てられている
   計算機システムにおいて、前記中央処理装置が出力する
   アドレスのビット数を増やすことによってシステムのア
   ドレス空間を拡張する際に、前記中央処理装置が、アド
   レス拡張のために追加した信号およびアドレス拡張前の
   システムにおいてバスを特定の領域に分割するための条
   件となる信号を、分割された各々のバスに対して固有の
   領域が割り当てられるようにデコードし、この結果を、
   前記アドレス拡張前のシステムにおいてバスを特定の領
   域に分割するための条件となっていた信号の代りに出力
   することを特徴とするアドレス拡張方式。