JPH02245845A - メモリ領域の切替設定方式 - Google Patents

メモリ領域の切替設定方式

Info

Publication number
JPH02245845A
JPH02245845A JP6627089A JP6627089A JPH02245845A JP H02245845 A JPH02245845 A JP H02245845A JP 6627089 A JP6627089 A JP 6627089A JP 6627089 A JP6627089 A JP 6627089A JP H02245845 A JPH02245845 A JP H02245845A
Authority
JP
Japan
Prior art keywords
memory
area
read
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6627089A
Other languages
English (en)
Inventor
Hiroyuki Takeishi
浩幸 武石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6627089A priority Critical patent/JPH02245845A/ja
Publication of JPH02245845A publication Critical patent/JPH02245845A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 メモリ領域の切替設定方式に係り、特に割込発生時にア
クセスすべきアドレスを格納したベクタ領域を含むリー
ドオンリメモリ素子と、ランダムアクセス・メモリ素子
と、記憶空間のアドレスを両メモリ素子の何れかに割り
付ける領域切替手段とアドレスデコーダとを有し、所望
の記憶空間のアドレスを両メモリ素子の所定の物理アド
レスに割り付けるメモリ領域の切替設定方式に関し、領
域切替手段で、リードオンリメモリからランダムアクセ
スメモリへ切替える際に、リードオンリメモリ内のベク
タ内容をランダムアクセスメモリへ書込む処理が容易に
行なえることを目的とし、 上述のようなメモリ領域の切替設定方式において、上記
領域切替手段がリードオンリメモリを選択し且つリード
指令があるときにはり一ドオンリメモリをアクセスし、
他の状態ではランダムアクセスメモリをアクセスするメ
モリ素子選択回路を設けて構成する。
〔産業上の利用分野〕
本発明は、メモリ領域の切替設定方式に係り、特に割込
発生時にアクセスすべきアドレスを格納したベクタ領域
を含むリードオンリメモリと、ランダムアクセスメモリ
と、記憶空間のアドレスを両メモリの何れかに割り付け
る領域切替手段とアドレスデコーダとを有し、所望の記
憶空間のアドレスを両メモリ素子の所定のアドレスに割
り付けるメモリ領域の切替設定方式に関する。
一般に、プリンタ装置はマイクロプロセッサ、リードオ
ンリメモリ(ROM)、ランダムアクセスメモリ(RA
M)等からなるマイクロコンピュタシステムを内蔵して
、その制御を行なうものとしている。そして、近年プリ
ンタ装置の多機能化に伴ない、制御に用いるファームウ
ェアをリードオンリメモリ上に固定するのではなく、ラ
ンダムアクセスメモリ上にロードして実行する方式が採
用されつつある。
(従来の技術) 上述したようなシステムとして第5図に示すようなもの
がある。同図において11はマイクロフロセッサ(図示
していない)からの指令を伝送するシステムバス、12
はプロセッサからの指令によりメモリ格納領域の切替を
行なうための処理指令を発する領域切替回路、13はプ
ロセッサからの指定アドレスを復号するアドレスデコー
ダ、14はランダムアクセスメモリ、15は割込発生時
にアクセスすべきアドレスを格納したベクタ領域を含む
リードオンリメモリ、16は上記のバンク切替回路12
とアドレスデコーダ13からの信号により実際にランダ
ムアクセスメモリ14又はリードオンリメモリ15を選
択するメモリ選択回路を示している。
そして、この例において、電源投入直後のメモリマツプ
は第6図(1)に示すようになっている。即ち、アドレ
スroo0000Jから所定のアドレスrNJまての領
域はベクタ領域を含むリードオンリメモリに領域を割振
られており、それ以降の領域はランダムアクセスメモリ
に割振られている。ここで、データ格納の必要上ベクタ
領域を含むバンクの領域をランダムアクセスメモリ上に
設定するときには、以下の手順により処理を行なう必要
がある。
■ リードオンリメモリに格納されたベクタ領域を含む
バンク領域のデータを、ランダムアクセスメモリの一般
領域(例えば、アドレスrMJ〜「L」)に格納する。
但し、この領域は、リードオンリメモリと同じアドレス
に割付けられているランダムアクセスメモリに重複して
設定している。よってこの領域は、領域切替回路により
バンク領域をランダムアクセスメモリに切替えなくても
、バンク領域のランダムアクセスメモリにアクセスでき
る。
■ メモリ素子選択回路を切替えてアドレスroooo
oOJからアドレスrNJまでをランダムアクセスメモ
リ側に設定する。この操作により、「0o0000」〜
「N」まテニはベクタ領域の内容が既に設定されている
ランダムアクセスメモリが選択される。
このような手順を踏むことによりベクタ領域を再設定し
て第6図(2)に示すようにベクタ領域を含むバンク領
域がランダムアクセスメモリの領域に設定され、このバ
ンク領域のうち、ベクタ領域を除く部分をデータ格納用
に使用することができるようになり、印字データ等を格
納することができる。
このような状態を整理すると、第7図に示すようにリー
ドオンリメモリ側に設定したバンクをランダムアクセス
メモリ側に設定したときにはベクタ領域を含む全てのバ
ンクの領域はランダムアクセスメモリ上に設定されるこ
ととなる。
〔発明が解決しようとする課題〕
ところで上述した従来のメモリ領域の切替設定方式によ
れば、ベクタ領域を含むバンク領域をランダムアクセス
メモリに再設定してベクタ領域以外のバンクを一般的に
使用するものとするときには、上記のような手順を踏ま
なければならず、再設定専用のアドレスデコーダを増設
しなければならない。
そこで本発明は、ベクタ領域の再設定を行なわなくとも
、バンク領域のランダムアクセスメモリへの設定を行な
え、当該領域をデータ格納領域として使用することがで
きるようにするメモリ領域の切替設定方式を提供するこ
とを目的とする。
(課題を解決するための手段) 本発明にあって、上記の課題を解決するための手段は、
第1図に示すように、割込発生時にアクセスすべきアド
レスを格納したベクタ領域を含むリードオンリメモリ1
と、ランダムアクセスメモリ2と、記憶空間のアドレス
を両メモリ1,2の何れかに割り付ける領域切替手段3
と、アドレスデコーダ4とを有し、所望の記憶空間のア
ドレスを両メモリ1,2の所定のアドレスに割り付ける
メモリ領域の切替設定方式において、上記領域切替手段
がリードオンリメモリを選択し且つリード指令があると
きにはリードオンリメモリをアクセスし、他の状態では
ランダムアクセスメモリをアクセスするメモリ選択回路
を設けたことである。
(作用) 本発明によれば、メモリ選択回路は上記領域切替手段が
リードオンリメモリを選択し且つリード指令があるとき
にはリードオンリメモリをアクセスし、他の状態ではラ
ンダムアクセスメモリをアクセスするから、バンク領域
がリートオンリメモリに設定されている状態でも、ライ
ト状態であればランダムアクセスメモリへの書き込みを
行なうことができる。従ってリードオンリメモリのバン
ク領域のデータを読み取って同一のアドレスに書き込め
ば、バンク領域の内容をそっくりランダムアクセスメモ
リに移すことができる。
〔実施例〕
以下本発明に係るメモリ領域の切替設定方式の実施例を
図面に基づいて説明する。
第2図乃至第4図は本発明に係るメモリ領域の切替設定
方式の実施例を示すものである。本実施例において、メ
モリ領域の切替設定方式第2図に示すような構成を有す
る。同図において、21は上述したベクタ領域を含む領
域を格納しているリードオンリメモリ、22は21と同
じアドレス空間を有するバンク領域に設定されたランダ
ムアクセスメモリ、23はバンク領域以外の領域に設定
されたランダムアクセスメモリ、24は各メモリへのア
クセスを行なう中央処理装置(CPU)を示している。
また、同図において、25はアドレスを複合するアドレ
スデコーダ、26はCPUからの指令を受け、同一領域
に設定されているリードオンリメモリ及びランダムアク
セスメモリを切換えるための切替信号を発生する領域切
替回路、28は上記の領域切替回路とアドレスデコーダ
25の信号及びCPUのリード/ライト信号に基づいて
リードオンリメモリ21、及びランダムアクセスメモリ
22の内の何れかを選択するメモリ選択回路、29はア
ドレスバス、30はデータバスを示している。
本実施例において、メモリ選択回路28は、次のような
論理に基づいてリードオンリメモリ21またはランダム
アクセスメモリ22を選択する。即ち第4図に示、すよ
うに、中央処理装置24の指令がリードの時には領域切
替回路26の指示の通りの選択を行ない、中央処理装置
24の指令がライトの時には領域切替回路26の指示に
拘らずランダムアクセスメモリ22を選択する。
次に本発明に係るメモリ領域の切替設定方式の作動を説
明する。先ず、リセット直後の状態において、第3図(
1)に示すように、装置の電源挿入直後において、ベク
タ領域はリードオンリメモリ素子に格納されメモリ領域
のアドレスroooo00JからアドレスrNJまで割
振られ、それ以降のアドレスはランダムアクセスメモリ
が割振られている。そして必要に応じてバンク領域をラ
ンダムアクセスメモリ側に設定するときには、中央処理
装置24の指令に基づいてリードオンリメモリのデータ
を読み取り、そのまま同一のアドレスに書き込む。この
時メモリ選択回路にはライト命令を入力するためランダ
ムアクセスメモリ22側に設定され、これにより、第3
図(2)に示すように、バンク領域はランダムアクセス
メモリ22側に割り付けられる。この操作を全てのバン
ク領域について行う。この後、領域切替回路26により
、バンク領域をランダムアクセスメモリ22に設定する
ことにより一連の処理は終了する。
従って本実施例によれば、当初ベクタ領域を含むバンク
領域はリードオンリメモリ21に割り付けたものとし、
メモリ選択回路を中央処理装置24の指令がリードの時
には領域切替回路の指示の通りの選択を行ない、中央処
理装置24の指令がライトの時には領域切替回路26の
指令に拘らずランダムアクセスメモリ22側に割り、付
けているから、バンク領域をランダムアクセスメモリ2
2側に割り付ける際にリードオンリメモリの内容を読み
取り、そのまま同一のアドレスにライト動作すれば、領
域の内容はそっくりランダムアクセスメモリ22に移さ
れる。このためベクタを一旦ランダムアクセスメモリの
他の領域に格納する等の処理を行なう必要はなくなり処
理の手間を省くことができる。
また、本実施例によれば、この処理中に割込が発生して
も、バンクの設定はリードオンリメモリ側で且つCPU
の指令はリードとなるからメモリ選択回路の設定はリー
ドオンリメモリ21側となり正しいベクタ情銀を出力す
ることができる。
尚上記の実施例において、ベクタ領域を含むバンクをメ
モリマツプの先頭に設定したがこのバンクは任意のアド
レスに設定することができることは言うまでもない。
(発明の効果) 以上説明したように、本発明によれば、メモリ領域の切
替設定方式において、領域切替手段がリードオンリメモ
リを選択し且つリード指令があるときにはリードオンリ
メモリをアクセスし、他の状態ではランダムアクセスメ
モリをアクセスするメモリ素子選択回路を設けるように
構成することによりバンク領域をランダムアクセスメモ
リ側に割り付ける際にベクタ領域を一旦ランダムアクセ
スメモリの他の領域に格納する等の処理を行なう必要は
なくなり処理の手間を省くことができるという効果を奏
する。
【図面の簡単な説明】
第1図は本発明の原理図、第2図は本発明に係るメモリ
領域の切替設定方式の実施例を示すブロック図、第3図
は第2図に示したメモリ領域の切替設定方式のメモリマ
ツプを示す図、第4図は第2図に示したメモリ領域の切
替設定方式のメモリアクセスの状態を示す図、第5図は
従来のメモリ領域の切替設定方式を示すブロック図、第
6図は第5図に示した従来のメモリ領域の切替設定方式
のメモリマツプを示す図、第7図は第5図に示した従来
のメモリ領域の切替設定方式のメモリアクセスの状態を
示す図である。 1・・・リードオンリメモリ 2・・・ランダムアクセスメモリ 3・・・領域切替手段 4・・・アドレスデコーダ 5・・・メモリ選択回路

Claims (1)

  1. 【特許請求の範囲】 割込発生時にアクセスすべきアドレスを格納したベクタ
    領域を含むリードオンリメモリ(1)と、 ランダムアクセスメモリ(2)と、 記憶空間のアドレスを両メモリ(1)、(2)の何れか
    に割り付ける領域切替手段(3)と、アドレスデコーダ
    (4)とを有し、 所望の記憶空間のアドレスを両メモリ(1)、(2)の
    所定のアドレスに割り付けるメモリ領域の切替設定方式
    において、 上記領域切替手段がリードオンリメモリを選択し且つリ
    ード指令があるときにはリードオンリメモリをアクセス
    し、他の状態ではランダムアクセスメモリをアクセスす
    るメモリ選択回路(5)を設けたことを特徴とするメモ
    リ領域の切替設定方式。
JP6627089A 1989-03-20 1989-03-20 メモリ領域の切替設定方式 Pending JPH02245845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6627089A JPH02245845A (ja) 1989-03-20 1989-03-20 メモリ領域の切替設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6627089A JPH02245845A (ja) 1989-03-20 1989-03-20 メモリ領域の切替設定方式

Publications (1)

Publication Number Publication Date
JPH02245845A true JPH02245845A (ja) 1990-10-01

Family

ID=13310987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6627089A Pending JPH02245845A (ja) 1989-03-20 1989-03-20 メモリ領域の切替設定方式

Country Status (1)

Country Link
JP (1) JPH02245845A (ja)

Similar Documents

Publication Publication Date Title
EP0818731B1 (en) Memory board, memory access method and memory access device
JPS60157646A (ja) メモリバンク切換装置
US6725346B1 (en) Method and apparatus for overlaying memory in a data processing system
JPH02245845A (ja) メモリ領域の切替設定方式
JPS60189561A (ja) メモリアクセス制御方式
JPS6044706B2 (ja) メモリアクセス方式
JPH02245844A (ja) メモリ領域の切替設定方式
JPS5924428B2 (ja) 表示装置
JP3001464B2 (ja) マイクロプロセッサ装置
JPH08249289A (ja) メモリ制御装置およびその制御方法
JPH02259943A (ja) ワークエリアを用いた演算制御装置
JPH0546537A (ja) バス制御システム
JPS6280749A (ja) I/oデバイス制御方式
JPH09114674A (ja) ハードディスク装置
JPS607825B2 (ja) メモリ−システム
JPH05334506A (ja) Icメモリカード
JPS6230660B2 (ja)
JPH01224853A (ja) メモリ制御装置
JPS5921062B2 (ja) メモリ競合制御方式
JP2001014217A (ja) メモリ制御装置
JPH01224835A (ja) マイクロプログラム制御装置
JPH1196070A (ja) メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体
JPH0652045A (ja) マイクロプロセッサ
JPH07129735A (ja) メモリ装置
JPH07325757A (ja) 記憶管理装置