JPH07129735A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH07129735A JPH07129735A JP5302377A JP30237793A JPH07129735A JP H07129735 A JPH07129735 A JP H07129735A JP 5302377 A JP5302377 A JP 5302377A JP 30237793 A JP30237793 A JP 30237793A JP H07129735 A JPH07129735 A JP H07129735A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address space
- memory card
- address
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 外部装置のアドレス空間容量を越えるメモリ
容量を有するデータが供給可能なメモリ装置を提供す
る。 【構成】 印刷装置は、制御プログラムメモリ１１６に
格納された制御プログラムに従って、メモリカードアド
レス空間２０１の共有の第１のアドレス空間２０２に割
り当てられ且つ必要とするプログラムＡ〜Ｄ，２０５〜
２０８が格納されたメモリＡ〜Ｄ，１０６〜１０９に対
応する所定値をメモリ選択レジスタ１１１に設定し、選
択回路１１０は、該設定された値に対応するメモリ１０
６〜１０９を各メモリ選択信号１１２〜１１５により選
択して印刷装置に供給する。
容量を有するデータが供給可能なメモリ装置を提供す
る。 【構成】 印刷装置は、制御プログラムメモリ１１６に
格納された制御プログラムに従って、メモリカードアド
レス空間２０１の共有の第１のアドレス空間２０２に割
り当てられ且つ必要とするプログラムＡ〜Ｄ，２０５〜
２０８が格納されたメモリＡ〜Ｄ，１０６〜１０９に対
応する所定値をメモリ選択レジスタ１１１に設定し、選
択回路１１０は、該設定された値に対応するメモリ１０
６〜１０９を各メモリ選択信号１１２〜１１５により選
択して印刷装置に供給する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば印刷装置等の外
部装置に、ソフトウェアプログラムやフォントデータ等
のメモリ内容を供給する例えばメモリカード等のメモリ
装置に関する。
部装置に、ソフトウェアプログラムやフォントデータ等
のメモリ内容を供給する例えばメモリカード等のメモリ
装置に関する。
【０００２】
【従来の技術】従来、印刷装置にソフトウェアプログラ
ムやフォントデータ等のメモリ内容を供給するメモリカ
ード等のメモリ装置は、印刷装置内の所定のアドレス空
間にメモリ装置内のメモリ内容を供給する構成になって
いる。
ムやフォントデータ等のメモリ内容を供給するメモリカ
ード等のメモリ装置は、印刷装置内の所定のアドレス空
間にメモリ装置内のメモリ内容を供給する構成になって
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のメモリ装置では、メモリ装置のアドレス空間容量が
印刷装置のアドレス空間容量に依存するため、印刷装置
のアドレス空間容量を越えるメモリ容量を有するソフト
ウェアプログラムやフォントデータを供給することがで
きないと云う欠点があった。
来のメモリ装置では、メモリ装置のアドレス空間容量が
印刷装置のアドレス空間容量に依存するため、印刷装置
のアドレス空間容量を越えるメモリ容量を有するソフト
ウェアプログラムやフォントデータを供給することがで
きないと云う欠点があった。
【０００４】本発明は上記問題点を解決するためになさ
れたもので、外部装置のアドレス空間容量を越えるメモ
リ容量を有するデータが供給可能なメモリ装置を提供す
ることを目的とする。
れたもので、外部装置のアドレス空間容量を越えるメモ
リ容量を有するデータが供給可能なメモリ装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、外部装置に対して着脱可能なメモリ装置
において、複数のメモリと、制御プログラムに従って該
複数のメモリを選択するメモリ選択レジスタを有するメ
モリ選択手段と、アドレス空間とを備え、前記アドレス
空間には前記複数のメモリに対して共有に割り当てられ
る第１の領域と、前記制御プログラムに割り当てられる
第２の領域と、前記メモリ選択レジスタが割り当てられ
る第３の領域とを設けたことを特徴するものである。
に、本発明は、外部装置に対して着脱可能なメモリ装置
において、複数のメモリと、制御プログラムに従って該
複数のメモリを選択するメモリ選択レジスタを有するメ
モリ選択手段と、アドレス空間とを備え、前記アドレス
空間には前記複数のメモリに対して共有に割り当てられ
る第１の領域と、前記制御プログラムに割り当てられる
第２の領域と、前記メモリ選択レジスタが割り当てられ
る第３の領域とを設けたことを特徴するものである。
【０００６】
【作用】メモリ選択手段は、アドレス空間内の第２の領
域にある制御プログラムに従い複数のメモリの中の１つ
を選択し、第１の領域に該選択されたメモリのメモリ内
容を取り出して外部装置に供給する。
域にある制御プログラムに従い複数のメモリの中の１つ
を選択し、第１の領域に該選択されたメモリのメモリ内
容を取り出して外部装置に供給する。
【０００７】
【実施例】以下に、図面を参照して、本発明の実施例を
説明する。
説明する。
【０００８】〔第１実施例〕図１は、本発明の第１実施
例に係るメモリ装置の概略内部構成を示す図であり、同
図において、１０１は本発明のメモリ装置としてのメモ
リカードである。メモリカード１０１が装着される印刷
装置（図示せず）は、メモリカードＩ／Ｆ（インタフェ
ース）部１０２を有し、該印刷装置はメモリカードＩ／
Ｆ部１０２を介してメモリカード１０１からソフトウェ
アプログラムやフォントデータ等の供給を受ける。ま
た、メモリカード１０１は、アドレスバス１０３を介し
てメモリカードＩ／Ｆ部１０２からアドレス情報の供給
を受け、データバス１０４を介してメモリカード１０１
内部及びメモリカードＩ／Ｆ部１０２との間で各種デー
タの伝達を行う。１０５はコントロールバスであり、デ
ータバス１０４による各種データの伝達のための制御デ
ータを伝達する。
例に係るメモリ装置の概略内部構成を示す図であり、同
図において、１０１は本発明のメモリ装置としてのメモ
リカードである。メモリカード１０１が装着される印刷
装置（図示せず）は、メモリカードＩ／Ｆ（インタフェ
ース）部１０２を有し、該印刷装置はメモリカードＩ／
Ｆ部１０２を介してメモリカード１０１からソフトウェ
アプログラムやフォントデータ等の供給を受ける。ま
た、メモリカード１０１は、アドレスバス１０３を介し
てメモリカードＩ／Ｆ部１０２からアドレス情報の供給
を受け、データバス１０４を介してメモリカード１０１
内部及びメモリカードＩ／Ｆ部１０２との間で各種デー
タの伝達を行う。１０５はコントロールバスであり、デ
ータバス１０４による各種データの伝達のための制御デ
ータを伝達する。
【０００９】１０６乃至１０９は、エミュレーションプ
ログラムＡ乃至Ｄが格納されるエミュレーションプログ
ラムメモリであり、各エミュレーションプログラムメモ
リ１０６〜１０９には、本実施例においては、それぞれ
独立した内容のエミュレーションプログラムが格納され
ている。１１０はメモリ選択回路であり、該メモリ選択
回路１１０内部にはメモリ選択レジスタ１１１が設けら
れている。メモリ選択レジスタ１１１には、エミュレー
ションプログラムメモリ１０６〜１０９に対応する所定
値が設定されている。１１２〜１１５は、それぞれ、エ
ミュレーションプログラムメモリ１０６〜１０９の中の
いずれか一つを選択するためのメモリ１０６〜１０９の
選択信号であり、メモリ選択回路１１０は、メモリ選択
レジスタ１１１に設定された前記所定値に対応する選択
信号を選択すべきエミュレーションプログラムメモリ１
０６〜１０９に供給する。
ログラムＡ乃至Ｄが格納されるエミュレーションプログ
ラムメモリであり、各エミュレーションプログラムメモ
リ１０６〜１０９には、本実施例においては、それぞれ
独立した内容のエミュレーションプログラムが格納され
ている。１１０はメモリ選択回路であり、該メモリ選択
回路１１０内部にはメモリ選択レジスタ１１１が設けら
れている。メモリ選択レジスタ１１１には、エミュレー
ションプログラムメモリ１０６〜１０９に対応する所定
値が設定されている。１１２〜１１５は、それぞれ、エ
ミュレーションプログラムメモリ１０６〜１０９の中の
いずれか一つを選択するためのメモリ１０６〜１０９の
選択信号であり、メモリ選択回路１１０は、メモリ選択
レジスタ１１１に設定された前記所定値に対応する選択
信号を選択すべきエミュレーションプログラムメモリ１
０６〜１０９に供給する。
【００１０】１１６は制御プログラムメモリであり、該
制御プログラムメモリ１１６には印刷装置が行う上述し
たエミュレーションプログラムメモリ１０６〜１０９の
選択動作を制御するためのソフトウェアプログラムが格
納されている。メモリ選択回路１１０は、制御プログラ
ムメモリ１１６を選択するための制御プログラムメモリ
選択信号１１７を該メモリ１１６に供給する。
制御プログラムメモリ１１６には印刷装置が行う上述し
たエミュレーションプログラムメモリ１０６〜１０９の
選択動作を制御するためのソフトウェアプログラムが格
納されている。メモリ選択回路１１０は、制御プログラ
ムメモリ１１６を選択するための制御プログラムメモリ
選択信号１１７を該メモリ１１６に供給する。
【００１１】図２は、図１のメモリカード１０１のアド
レスマップを示す図である。
レスマップを示す図である。
【００１２】同図において、２０１はメモリカードアド
レス空間であり、該空間２０１は、第１〜第３のアドレ
ス空間２０２〜２０４の領域に分割される。
レス空間であり、該空間２０１は、第１〜第３のアドレ
ス空間２０２〜２０４の領域に分割される。
【００１３】第１のアドレス空間２０２には、図１のエ
ミュレーションプログラムメモリＡ〜Ｄ，１０６〜１０
９に格納されているエミュレーションプログラムＡ〜
Ｄ，２０５〜Ｄ２０８の中のいずれか一つが選択的に割
り当てられる。第２のアドレス空間２０３には、図１の
制御プログラムメモリ１１６に格納されている制御プロ
グラム２０９が割り当てられる。第３のアドレス空間２
０４にはメモリ選択レジスタ２１０が割り当てられる。
ミュレーションプログラムメモリＡ〜Ｄ，１０６〜１０
９に格納されているエミュレーションプログラムＡ〜
Ｄ，２０５〜Ｄ２０８の中のいずれか一つが選択的に割
り当てられる。第２のアドレス空間２０３には、図１の
制御プログラムメモリ１１６に格納されている制御プロ
グラム２０９が割り当てられる。第３のアドレス空間２
０４にはメモリ選択レジスタ２１０が割り当てられる。
【００１４】次に、図１及び図２を参照して本実施例装
置の動作を説明する。
置の動作を説明する。
【００１５】前記印刷装置は、エミュレーション動作を
行うエミュレーションモードでは図１のメモリカード１
０１のメモリ内容を読み込んで動作している。このと
き、メモリ選択回路１１０は、アドレスバス１０３を介
してメモリカードＩ／Ｆ部１０２から送出されるアドレ
ス情報をデコードし、該アドレス情報が図２のメモリカ
ードアドレス空間２０１において第１のアドレス空間２
０２にあるアドレスを示していれば、図１のメモリＡ〜
Ｄの選択信号１１２〜１１５の中のいずれか一つを選択
する。該選択された信号によりエミュレーションプログ
ラムメモリ１０６〜１０９の中の一つが選択されると、
該選択されたメモリに格納されたエミュレーションプロ
グラムがデータバス１０４によってメモリカードＩ／Ｆ
部１０２を介して前記印刷装置に読み込まれる。
行うエミュレーションモードでは図１のメモリカード１
０１のメモリ内容を読み込んで動作している。このと
き、メモリ選択回路１１０は、アドレスバス１０３を介
してメモリカードＩ／Ｆ部１０２から送出されるアドレ
ス情報をデコードし、該アドレス情報が図２のメモリカ
ードアドレス空間２０１において第１のアドレス空間２
０２にあるアドレスを示していれば、図１のメモリＡ〜
Ｄの選択信号１１２〜１１５の中のいずれか一つを選択
する。該選択された信号によりエミュレーションプログ
ラムメモリ１０６〜１０９の中の一つが選択されると、
該選択されたメモリに格納されたエミュレーションプロ
グラムがデータバス１０４によってメモリカードＩ／Ｆ
部１０２を介して前記印刷装置に読み込まれる。
【００１６】印刷装置は、第２のアドレス空間２０３を
アクセスし、該領域に割り当てられた制御プログラム２
０９を読み込んで、上述したメモリ選択動作を行なう。
このとき、印刷装置は、メモリカードＩ／Ｆ部１０２を
介して第３のアドレス空間２０４に選択すべきエミュレ
ーションプログラムメモリに対応する前記所定値を書き
込むことによってメモリ選択レジスタ１１１に前記所定
値を設定し、メモリ選択回路１１０は、メモリ選択レジ
スタ１１１に設定された前記所定値によってどのメモリ
が選択されているかを認識する。
アクセスし、該領域に割り当てられた制御プログラム２
０９を読み込んで、上述したメモリ選択動作を行なう。
このとき、印刷装置は、メモリカードＩ／Ｆ部１０２を
介して第３のアドレス空間２０４に選択すべきエミュレ
ーションプログラムメモリに対応する前記所定値を書き
込むことによってメモリ選択レジスタ１１１に前記所定
値を設定し、メモリ選択回路１１０は、メモリ選択レジ
スタ１１１に設定された前記所定値によってどのメモリ
が選択されているかを認識する。
【００１７】以上説明したように、本実施例に依れば、
メモリカード１０１に、メモリ選択回路１１０、メモリ
選択レジスタ１１１及びメモリカード制御プログラムメ
モリ１１６を設けることにより、メモリカードアドレス
空間２０１の中の第１のアドレス空間２０２を４つのエ
ミュレーションプログラム１０６〜１０９に共有して割
り当てることが可能となり、印刷装置がメモリ選択レジ
スタ１１１に所定の値を設定することにより所望のエミ
ュレーションプログラム２０５〜２０８をメモリカード
１０１から読み込むことが可能であるので、同一のアド
レス空間を利用して複数種類のエミュレーションプログ
ラムで印刷装置を動作させることが可能となる。
メモリカード１０１に、メモリ選択回路１１０、メモリ
選択レジスタ１１１及びメモリカード制御プログラムメ
モリ１１６を設けることにより、メモリカードアドレス
空間２０１の中の第１のアドレス空間２０２を４つのエ
ミュレーションプログラム１０６〜１０９に共有して割
り当てることが可能となり、印刷装置がメモリ選択レジ
スタ１１１に所定の値を設定することにより所望のエミ
ュレーションプログラム２０５〜２０８をメモリカード
１０１から読み込むことが可能であるので、同一のアド
レス空間を利用して複数種類のエミュレーションプログ
ラムで印刷装置を動作させることが可能となる。
【００１８】〔第２実施例〕次に、図３及び図４を参照
して本発明の第２実施例を説明する。
して本発明の第２実施例を説明する。
【００１９】図３は、本発明の第２実施例に係るメモリ
装置の概略内部構成を示すブロック図である。同図にお
いて、３０１はメモリカードであり、メモリカード３０
１が装着される印刷装置（図示せず）は、メモリカード
Ｉ／Ｆ（インタフェース）部３０２を有し、該印刷装置
はメモリカードＩ／Ｆ部３０２を介してメモリカード３
０１からソフトウェアプログラムやフォントデータ等の
供給を受ける。メモリカード３０１には、アドレスバス
３０３を介してメモリカードＩ／Ｆ部３０２からアドレ
ス情報が供給され、データバス３０４を介してメモリカ
ードＩ／Ｆ部３０２との各種情報の伝達が行われる。
装置の概略内部構成を示すブロック図である。同図にお
いて、３０１はメモリカードであり、メモリカード３０
１が装着される印刷装置（図示せず）は、メモリカード
Ｉ／Ｆ（インタフェース）部３０２を有し、該印刷装置
はメモリカードＩ／Ｆ部３０２を介してメモリカード３
０１からソフトウェアプログラムやフォントデータ等の
供給を受ける。メモリカード３０１には、アドレスバス
３０３を介してメモリカードＩ／Ｆ部３０２からアドレ
ス情報が供給され、データバス３０４を介してメモリカ
ードＩ／Ｆ部３０２との各種情報の伝達が行われる。
【００２０】アドレスデコーダ３０５は、アドレスバス
３０３を介してメモリカードＩ／Ｆ部３０２から供給さ
れるアドレス情報をデコードし、必要に応じてメモリ切
換回路３０６にパルス信号３０７を供給する。メモリ切
換回路３０６は、パルス信号３０７の供給により、メモ
リＡ３０８とメモリＢ３０９とを選択するためのメモリ
Ａ選択信号３１０とメモリＢ選択信号３１１との出力を
切り換える。３１２はメモリ切換レジスタである。
３０３を介してメモリカードＩ／Ｆ部３０２から供給さ
れるアドレス情報をデコードし、必要に応じてメモリ切
換回路３０６にパルス信号３０７を供給する。メモリ切
換回路３０６は、パルス信号３０７の供給により、メモ
リＡ３０８とメモリＢ３０９とを選択するためのメモリ
Ａ選択信号３１０とメモリＢ選択信号３１１との出力を
切り換える。３１２はメモリ切換レジスタである。
【００２１】図４はメモリカード３０１内部におけるア
ドレスマップを示す図である。同図において、４０１は
メモリカードアドレス空間であり、該空間４０１は第１
〜第３のアドレス空間４０２〜４０４に分割される。
ドレスマップを示す図である。同図において、４０１は
メモリカードアドレス空間であり、該空間４０１は第１
〜第３のアドレス空間４０２〜４０４に分割される。
【００２２】第１のアドレス空間４０２はエミュレーシ
ョンプログラム領域であり、エミュレーションプログラ
ムＡ４０５、あるいはエミュレーションプログラムＢ４
０６のいずれかが選択的に割り当てられる。但し本実施
例では、一つのエミュレーションプログラムがエミュレ
ーションプログラムＡ４０５とエミュレーションプログ
ラムＢ４０６に分割され、それぞれ、図３のメモリＡ３
０８とメモリＢ３０９に格納されている。
ョンプログラム領域であり、エミュレーションプログラ
ムＡ４０５、あるいはエミュレーションプログラムＢ４
０６のいずれかが選択的に割り当てられる。但し本実施
例では、一つのエミュレーションプログラムがエミュレ
ーションプログラムＡ４０５とエミュレーションプログ
ラムＢ４０６に分割され、それぞれ、図３のメモリＡ３
０８とメモリＢ３０９に格納されている。
【００２３】第２のアドレス空間４０３には、メモリ切
換プログラムＡ４０７あるいはメモリ切換プログラムＢ
４０８のいずれかが選択的に割り当てられる。メモリ切
換プログラムＡ４０７及びＢ４０８は、それぞれ、印刷
装置にメモリＡ３０８とＢ３０９との選択をさせるため
のプログラムであり、上述した各エミュレーションプロ
グラムＡ４０５、Ｂ４０６と共に、図３のメモリＡ３０
８とメモリＢ３０９とに格納されている。第３のアドレ
ス空間４０４には、メモリ切換レジスタ４０９が割り当
てられる。
換プログラムＡ４０７あるいはメモリ切換プログラムＢ
４０８のいずれかが選択的に割り当てられる。メモリ切
換プログラムＡ４０７及びＢ４０８は、それぞれ、印刷
装置にメモリＡ３０８とＢ３０９との選択をさせるため
のプログラムであり、上述した各エミュレーションプロ
グラムＡ４０５、Ｂ４０６と共に、図３のメモリＡ３０
８とメモリＢ３０９とに格納されている。第３のアドレ
ス空間４０４には、メモリ切換レジスタ４０９が割り当
てられる。
【００２４】次に、図３及び図４を参照して図３のメモ
リカード３０１の動作を説明する。
リカード３０１の動作を説明する。
【００２５】メモリカード３０１が装着される印刷装置
はエミュレーション動作を行うエミュレーションモード
ではメモリカード３０１のメモリ内容を読み込んで動作
している。メモリＡ３０８が選択されているときには、
メモリカード３０１は第１のアドレス空間４０２からエ
ミュレーションプログラムＡ４０５を印刷装置に供給す
る。
はエミュレーション動作を行うエミュレーションモード
ではメモリカード３０１のメモリ内容を読み込んで動作
している。メモリＡ３０８が選択されているときには、
メモリカード３０１は第１のアドレス空間４０２からエ
ミュレーションプログラムＡ４０５を印刷装置に供給す
る。
【００２６】メモリＡ３０８が選択されている状態にお
いて、エミュレーションプログラムＢ４０６の内容が必
要になると、メモリ切換プログラムＡ４０７が格納され
ている第２のアドレス空間４０３にジャンプし、印刷装
置は、メモリ切換プログラムＡ４０７の内容を読み込ん
で、該プログラム内容にしたがい、メモリ切換レジスタ
４０９が割り当てられた第３のアドレス空間４０４をア
クセスする。図３のアドレスデコーダ３０５は、メモリ
カードＩ／Ｆ部３０２からアドレスバス３０３を介して
送られてくるアドレス情報をデコードし、第３のアドレ
ス空間４０４即ちメモリ切換レジスタ４０９がアクセス
されていると判断すると、パルス信号３０７をメモリ切
換回路３０６に供給する。メモリ切換回路３０６は、パ
ルス信号３０７を受け取るとメモリＢ３０９を選択する
ためのメモリＢ選択信号３１１を送出し、該メモリＢ選
択信号３１１の送出により、メモリカード３０１は、メ
モリＡ３０８の選択状態からメモリＢ３０９の選択状態
に切換わる。
いて、エミュレーションプログラムＢ４０６の内容が必
要になると、メモリ切換プログラムＡ４０７が格納され
ている第２のアドレス空間４０３にジャンプし、印刷装
置は、メモリ切換プログラムＡ４０７の内容を読み込ん
で、該プログラム内容にしたがい、メモリ切換レジスタ
４０９が割り当てられた第３のアドレス空間４０４をア
クセスする。図３のアドレスデコーダ３０５は、メモリ
カードＩ／Ｆ部３０２からアドレスバス３０３を介して
送られてくるアドレス情報をデコードし、第３のアドレ
ス空間４０４即ちメモリ切換レジスタ４０９がアクセス
されていると判断すると、パルス信号３０７をメモリ切
換回路３０６に供給する。メモリ切換回路３０６は、パ
ルス信号３０７を受け取るとメモリＢ３０９を選択する
ためのメモリＢ選択信号３１１を送出し、該メモリＢ選
択信号３１１の送出により、メモリカード３０１は、メ
モリＡ３０８の選択状態からメモリＢ３０９の選択状態
に切換わる。
【００２７】以上の様にして、第１のアドレス空間４０
２からエミュレーションプログラムＢ４０６を供給する
ことが可能となるが、反対に、エミュレーションプログ
ラムＡ４０５のメモリ内容が必要なときには、メモリ切
換プログラムＢ４０８が格納されている状態の第２のア
ドレス空間４０３にジャンプして、上述したのと同様の
処理によりメモリＡ選択信号３１０が送出されて、メモ
リＢ３０９の選択状態からメモリＡ３０８の選択状態に
切換わる。
２からエミュレーションプログラムＢ４０６を供給する
ことが可能となるが、反対に、エミュレーションプログ
ラムＡ４０５のメモリ内容が必要なときには、メモリ切
換プログラムＢ４０８が格納されている状態の第２のア
ドレス空間４０３にジャンプして、上述したのと同様の
処理によりメモリＡ選択信号３１０が送出されて、メモ
リＢ３０９の選択状態からメモリＡ３０８の選択状態に
切換わる。
【００２８】以上説明したように、本実施例に依れば、
メモリカード３０１にアドレスデコーダ３０５、メモリ
切換回路３０６を設けることにより、メモリカードアド
レス空間４０１の第１のアドレス空間４０２及び第２の
アドレス空間４０３をエミュレーションプログラムが格
納されているメモリＡ３０８とメモリＢ３０９とに割り
あてることが可能となり、更に、メモリＡ３０８、メモ
リＢ３０９に、それぞれ、メモリ切換プログラムＡ４０
７、Ｂ４０８を内蔵させることにより、第１のアドレス
空間４０２の２倍の容量を持つエミュレーションプログ
ラムを利用して印刷装置を動作させることが可能とな
る。
メモリカード３０１にアドレスデコーダ３０５、メモリ
切換回路３０６を設けることにより、メモリカードアド
レス空間４０１の第１のアドレス空間４０２及び第２の
アドレス空間４０３をエミュレーションプログラムが格
納されているメモリＡ３０８とメモリＢ３０９とに割り
あてることが可能となり、更に、メモリＡ３０８、メモ
リＢ３０９に、それぞれ、メモリ切換プログラムＡ４０
７、Ｂ４０８を内蔵させることにより、第１のアドレス
空間４０２の２倍の容量を持つエミュレーションプログ
ラムを利用して印刷装置を動作させることが可能とな
る。
【００２９】
【発明の効果】以上説明したように本発明のメモリ装置
によれば、外部装置に対して着脱可能なメモリ装置にお
いて、複数のメモリと、制御プログラムに従って該複数
のメモリを選択するメモリ選択レジスタを有するメモリ
選択手段と、アドレス空間とを備え、前記アドレス空間
には前記複数のメモリに対して共有に割り当てられる第
１の領域と、前記制御プログラムに割り当てられる第２
の領域と、前記メモリ選択レジスタが割り当てられる第
３の領域とを設けたことにより、上記プログラム領域及
びメモリ選択レジスタ領域の２つの領域を除く共有のア
ドレス空間から、複数のメモリの内容を外部装置に供給
することが可能となり、複数の独立したソフトウェアプ
ログラムやフォントデータ等、及び外部装置のアドレス
空間容量を越えるメモリ容量の大きなソフトウェアプロ
グラムやフォントデータ等をメモリ装置から外部装置に
供給することが可能となる。
によれば、外部装置に対して着脱可能なメモリ装置にお
いて、複数のメモリと、制御プログラムに従って該複数
のメモリを選択するメモリ選択レジスタを有するメモリ
選択手段と、アドレス空間とを備え、前記アドレス空間
には前記複数のメモリに対して共有に割り当てられる第
１の領域と、前記制御プログラムに割り当てられる第２
の領域と、前記メモリ選択レジスタが割り当てられる第
３の領域とを設けたことにより、上記プログラム領域及
びメモリ選択レジスタ領域の２つの領域を除く共有のア
ドレス空間から、複数のメモリの内容を外部装置に供給
することが可能となり、複数の独立したソフトウェアプ
ログラムやフォントデータ等、及び外部装置のアドレス
空間容量を越えるメモリ容量の大きなソフトウェアプロ
グラムやフォントデータ等をメモリ装置から外部装置に
供給することが可能となる。
【図１】本発明の第１実施例に係るメモリ装置内部の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】同装置におけるアドレスマップを示す図であ
る。
る。
【図３】本発明の第２実施例に係るメモリ装置内部の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図４】同装置におけるアドレスマップを示す図であ
る。
る。
１０１ メモリカード １０６〜１０９ エミュレーションプログラムメモリＡ
〜Ｄ １１０ メモリ選択回路 １１１ メモリ選択レジスタ １１６ メモリカード制御プログラムメモリ ２０１ メモリカードアドレス空間 ２０２〜２０４ 第１〜第３のアドレス空間 ２０５〜２０８ エミュレーションプログラムＡ〜Ｄ ２０９ 制御プログラム ２１０ メモリ選択レジスタ ３０１ メモリカード ３０５ アドレスデコーダ ３０６ メモリ切換回路 ３０８，３０９ メモリＡ，Ｂ ４０１ メモリカードアドレス空間 ４０２〜４０４ 第１〜第３のアドレス空間 ４０５，４０６ エミュレーションプログラムＡ，Ｂ ４０７，４０８ メモリ切換プログラムＡ，Ｂ ４０９ メモリ切換レジスタ
〜Ｄ １１０ メモリ選択回路 １１１ メモリ選択レジスタ １１６ メモリカード制御プログラムメモリ ２０１ メモリカードアドレス空間 ２０２〜２０４ 第１〜第３のアドレス空間 ２０５〜２０８ エミュレーションプログラムＡ〜Ｄ ２０９ 制御プログラム ２１０ メモリ選択レジスタ ３０１ メモリカード ３０５ アドレスデコーダ ３０６ メモリ切換回路 ３０８，３０９ メモリＡ，Ｂ ４０１ メモリカードアドレス空間 ４０２〜４０４ 第１〜第３のアドレス空間 ４０５，４０６ エミュレーションプログラムＡ，Ｂ ４０７，４０８ メモリ切換プログラムＡ，Ｂ ４０９ メモリ切換レジスタ
Claims (1)
- 【請求項１】 外部装置に対して着脱可能なメモリ装置
において、複数のメモリと、制御プログラムに従って該
複数のメモリを選択するメモリ選択レジスタを有するメ
モリ選択手段と、アドレス空間とを備え、前記アドレス
空間には前記複数のメモリに対して共有に割り当てられ
る第１の領域と、前記制御プログラムに割り当てられる
第２の領域と、前記メモリ選択レジスタが割り当てられ
る第３の領域とを設けたことを特徴するメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05302377A JP3131918B2 (ja) | 1993-11-08 | 1993-11-08 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05302377A JP3131918B2 (ja) | 1993-11-08 | 1993-11-08 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129735A true JPH07129735A (ja) | 1995-05-19 |
| JP3131918B2 JP3131918B2 (ja) | 2001-02-05 |
Family
ID=17908173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05302377A Expired - Fee Related JP3131918B2 (ja) | 1993-11-08 | 1993-11-08 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131918B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101911471B1 (ko) * | 2017-02-17 | 2018-10-25 | 박형진 | 자석을 이용한 도어 스토퍼 |
-
1993
- 1993-11-08 JP JP05302377A patent/JP3131918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3131918B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04255043A (ja) | 改良された外部メモリアクセス制御システム | |
| JPH07129735A (ja) | メモリ装置 | |
| US5530818A (en) | Semiconductor integrated circuit device for optionally selecting the correspondence between a chip-select signal and address space | |
| GB2228813A (en) | Data array conversion | |
| JPH07200106A (ja) | 電源制御回路 | |
| JPH0937000A (ja) | プリンタ | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| JPH0916539A (ja) | 共有メモリ使用方式 | |
| JPH04312134A (ja) | 情報処理装置 | |
| JPH0520178A (ja) | データ転送制御装置 | |
| JPH0621984B2 (ja) | マイクロプログラムロ−ド方式 | |
| JPH11301067A (ja) | プリンタ | |
| JPH06266857A (ja) | マイクロコンピュ−タの出力切換回路 | |
| JPH10320975A (ja) | 半導体型記憶装置 | |
| JPH0736102B2 (ja) | コンピュータシステム | |
| JPH04155454A (ja) | 情報処理装置 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS6015757A (ja) | メモリ制御回路 | |
| JPH0969070A (ja) | 情報処理装置の制御回路 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPH06348424A (ja) | データ転送回路 | |
| JPH02245845A (ja) | メモリ領域の切替設定方式 | |
| JPH06337847A (ja) | マルチプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |