JPH0937000A

JPH0937000A - プリンタ

Info

Publication number: JPH0937000A
Application number: JP7189036A
Authority: JP
Inventors: Satomitsu Funabashi; 船橋識充; Hisaki Ubukawa; 生川寿樹; Hajime Usami; 宇佐美元
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 1995-07-25
Filing date: 1995-07-25
Publication date: 1997-02-07
Anticipated expiration: 2015-07-25
Also published as: JP3079956B2

Abstract

(57)【要約】【課題】ホストコンピュータから送信される画像デー
タを、プリンタ内のＤＭＡコントローラによって受信し
ている最中でも、プリンタ内のＣＰＵによりプリンタの
制御を可能にすること。【解決手段】ホストコンピュータに接続されるインタ
ーフェイスと、プリンタの制御を行なうＣＰＵとをＣＰ
Ｕバスで接続すると共に、インターフェイスと、画像デ
ータ格納するＤＲＡＭと、インターフェイスから受け取
った画像データをＤＲＡＭへ転送するＤＭＡコントロー
ラとをローカルバスで接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部装置から送信
される画像データ及び制御データを受信して画像を形成
するプリンタに関する。

【０００２】

【従来の技術】従来、例えば特開昭６４−３６３２６号
公報に記載されているプリンタのように、外部装置、例
えばホストコンピュータから供給される画像データを高
速に受信するために、画像データをダイレクト・メモリ
・アクセス（以下ＤＭＡと称す）方式によりプリンタ内
のメモリへ転送するプリンタが知られている。

【０００３】従来のＤＭＡ方式を採用したプリンタは、
プリンタを制御するためのＣＰＵと、画像データを格納
するためのメモリと、ＣＰＵを介さずに直接メモリへ画
像データを転送するためのＤＭＡコントローラとを備え
ている。そして、ＣＰＵとメモリとＤＭＡコントローラ
とは、共通のバスにより互いに接続されている。

【０００４】このＤＭＡ方式を採用したプリンタでは、
ＣＰＵがＤＭＡコントローラに画像データの転送を指令
した後は、ＤＭＡコントローラが画像データの転送を行
なうため、ＣＰＵによる画像データのメモリへの書き込
み作業が不要となり、画像データの受信を高速化するこ
とができる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
プリンタにおいては、ＣＰＵとメモリとＤＭＡコントロ
ーラとが共通の、即ち１つのバスで接続されているた
め、ＤＭＡコントローラが画像データをメモリへ転送し
ている間は、バスがＤＭＡコントローラによって占有さ
れるので、ＣＰＵはプリンタの制御が全くできなくな
る。

【０００６】従って、ＤＭＡコントローラにより連続し
て多量の画像データを転送すると、ＣＰＵは画像データ
の転送が終了するまではプリンタを制御できないため、
プリンタの画像形成速度が遅くなるという問題がある。
これでは、画像データの受信速度は速くなっても、画像
形成速度は遅くなるので、画像データの受信時間と画像
の形成時間とを合わせた処理時間の短縮効果は少ない。
また、ＤＭＡコントローラによる画像データの転送中に
プリンタになんらかの異常が生じても、ＣＰＵが即座に
対処できないという問題もある。

【０００７】一方、ＣＰＵがプリンタの制御を行なうの
に全く支障の無いほど、ＤＭＡコントローラが一度に転
送する画像データの量を少なくし、例えば、ＤＭＡコン
トローラが１バイトのデータを転送する度にＣＰＵへバ
スを明け渡すようにすると、画像データの受信速度が遅
くなるという問題がある。

【０００８】本発明の目的は、画像データの受信中にお
いても、プリンタの制御が可能なプリンタを提供するこ
とにある。

【０００９】本発明の別の目的は、プリンタの画像形成
速度を低下させることなく、外部装置から供給される画
像データを高速に受信することが可能なプリンタを提供
することにある。

【００１０】

【課題を解決するための手段】この目的を達成するため
に、請求項１に記載のプリンタでは、受信手段により外
部装置から供給される画像データ及び制御データが受信
される。受信手段によって受信された制御データは、第
１のバスを介して制御手段に供給され、制御手段は、制
御データに従って画像形成手段を制御する。

【００１１】一方、受信手段によって受信された画像デ
ータは、第２のバスを介して転送手段に供給され、転送
手段により第２のバスを介して記憶手段に転送され格納
される。

【００１２】また、請求項２に記載のプリンタでは、請
求項１に記載のプリンタに加えて、データ数設定手段に
より、転送手段が記憶手段へ連続して転送する画像デー
タの数が任意に設定される。そして、モード切り替え手
段によって、データ数設定手段により設定された数の画
像データが転送手段によって記憶手段へ転送される度
に、転送手段が受信手段を介して画像データを受信可能
な転送モードから、制御手段が受信手段を介して制御デ
ータを受信可能な割り込みモードへの切り替えが行なわ
れる。

【００１３】さらに、請求項３に記載のプリンタでは、
請求項１に記載のプリンタに加えて、第１のバスが記憶
手段に接続され、調停手段により、制御手段による第１
のバスを介しての記憶手段へのアクセスと、転送手段に
よる第２のバスを介しての記憶手段へのアクセスとが調
停される。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１５】図１は、本発明の実施の一形態であるレー
ザープリンタの電気的構成を表わすブロック図である。
レーザープリンタ１は、ホストコンピュータとしてのパ
ーソナルコンピュータ４（以下、ＰＣと称す）に接続さ
れ、ＰＣ４から供給される画像データ及び制御データに
従って、普通紙等の媒体に画像を形成する。レーザープ
リンタ１は、レーザー方式で画像を形成する画像形成機
構や用紙送り機構等の諸機構を含むエンジン２と、この
エンジン２を制御するためのコントローラ３とを有す
る。エンジン２については、既存のレーザープリンタと
同様であるため、その詳しい説明は省略する。

【００１６】ＰＣ４は、画像データと制御データとをレ
ーザープリンタ１に供給する。画像データは、画像を表
わすビットマップデータを所定の方式により圧縮したデ
ータであり、制御データは、解像度を表わすデータ、改
ページを表わすデータ、一度に連続して送信する画像デ
ータの数（以下、ブロック総バイト数と称す）を表わす
データ等である。

【００１７】コントローラ３は、ＰＣ４に接続され、Ｐ
Ｃ４から画像データ及び制御データを受信するインター
フェイス１０と、インターフェイス１０を介して制御デ
ータを受信し、プリンタ全体の制御を行なう８ビットの
ＣＰＵ１１と、このＣＰＵ１１によって実行される制御
プログラムを格納したＲＯＭ１２と、種々のワークメモ
リ等が設けられるＲＡＭ１３と、ＣＰＵ１１の指令に基
づいて制御信号をエンジン２へ出力するエンジンコント
ローラ１４と、画像データを格納するＤＲＡＭ１６とを
備えている。

【００１８】上記インターフェイス１０、ＣＰＵ１１、
ＲＯＭ１２、ＲＡＭ１３、エンジンコントローラ１４、
ＤＲＡＭ１６は、ＣＰＵバス２１により相互に接続され
ている。エンジンコントローラ１４とエンジン２とは、
複数の信号線２３により接続されている。

【００１９】コントローラ３は、また、圧縮された画像
データを伸長する復号化回路１８と、インターフェイス
１０を介して画像データを受信し、ＤＲＡＭ１６へ転送
すると共に、ＤＲＡＭ１６に格納された画像データを読
み出して復号化回路１８へ転送するＤＭＡコントローラ
１７と、復号化回路１８により伸長された画像データを
ビデオ信号としてエンジン２へ出力するラインバッファ
１９とを備えている。

【００２０】上記インターフェイス１０、復号化回路１
８、ＤＲＡＭ１６、ＤＭＡコントローラ１７は、ローカ
ルバス２２により相互に接続されている。復号化回路１
８とラインバッファ１９とは専用のバス２４で接続され
ており、ラインバッファ１９とエンジン２とは信号線２
５で接続されている。

【００２１】ＤＲＡＭ１６は、ＣＰＵ１１によるアクセ
スとＤＭＡコントローラ１７によるアクセスとを可能に
するため、ＣＰＵバス２１とローカルバス２２との両方
に接続されているが、構成上ＣＰＵ１１とＤＭＡコント
ローラ１７とが同時にアクセスすることはできないの
で、調停回路１５を介してＣＰＵバス２１とローカルバ
ス２２とに接続されている。調停回路１５は、ＣＰＵ１
１とＤＭＡコントローラ１７とのいずれか一方によるＤ
ＲＡＭ１６へのアクセスを許容する。

【００２２】なお、コントローラ３のＤＲＡＭ１６以外
の要素は、ＡＳＩＣ（ApplicationSpecified Integrate
d Circuit; 用途特定型IC）として、１チップ化されて
いる。

【００２３】インターフェイス１０は、ＰＣ４から供給
される制御データをＣＰＵバス２１を介してＣＰＵへ供
給する割り込みモードと、ＰＣ４から供給される画像デ
ータをＤＭＡコントローラ１７へ供給する転送モードと
の切り替えを行なう。以下、図２に基づいて、インター
フェイス１０のモード切り替え機能に関連する部分の回
路構成について説明する。

【００２４】インターフェイス１０は、ＣＰＵ１１の８
ビットのデータバスＤＩ［０７．．００］に接続される
レジスタ５０を備えている。レジスタ５０は、ＣＰＵ１
１によってブロックデータ数が設定され、ＤＭＡコント
ローラ１７がインターフェイス１０から受け取った１バ
イトの制御信号をＤＲＡＭ１６へ転送する度にダウンカ
ウントがなされる。

【００２５】インターフェイス１０に入力される信号に
は、図示しないリセットＩＣから供給されるシステム全
体のリセット信号ＲＥＳＥＴ、ＰＣ４から供給されるス
トローブ信号ＳＴＲＯＢＥ、図示しない発振器から供給
されるシステムクロック信号ＳＣＬＫ、ＣＰＵ１１から
供給されるライト信号ＩＯＷＲ、ＣＰＵ１１から供給さ
れ、レジスタ５０を設定するためのチップセレクト信号
ＣＣＭＤＣＳ、調停回路から供給されるバス使用許可信
号ＣＢＧ、ＣＰＵ１１から供給され、レジスタ５０の下
位８ビットを設定するためのチップセレクト信号ＢＴＬ
ＣＳ１、ＣＰＵ１１から供給され、レジスタ５０の中位
８ビットを設定するためのチップセレクト信号ＢＴＬＣ
Ｓ２、ＣＰＵ１１から供給され、レジスタ５０の上位６
ビットを設定するためのチップセレクト信号ＢＴＬＣＳ
３、ＤＭＡコントローラ１７から供給され、ＤＭＡコン
トローラ１７により画像データ１バイトのＤＲＡＭ１６
へ転送が終了したことを表わす転送終了信号ＣＤＭＡＥ
ＮＤ等がある。

【００２６】インターフェイス１０から出力される信号
には、割り込みモードのとき、ＰＣ４から供給されるス
トローブ信号ＳＴＲＯＢＥに従って、ＣＰＵ１１に割り
込みをかける割り込み信号ＳＴＢＩＮＴ、ＤＭＡコント
ローラ１７によりＤＲＡＭ１６へ画像データの転送を開
始する際に、調停回路１５に対して、ローカルバス２２
を介してのＤＲＡＭ１６へのアクセスを要求するバス要
求信号ＣＢＲ、ＤＭＡコントローラ１７に対して、画像
データの転送の開始を指令する転送開始信号ＣＤＭＡＥ
ＮＡ等がある。

【００２７】インターフェース１０内部で発生される信
号としては、システムクロック信号ＳＣＬＫを反転した
反転クロック信号ＳＣＬＫＢ、割り込みモードと転送モ
ードとを切り替えるためのモード切り替え信号ＧＭＯＤ
Ｅ、レジスタ５０のカウント値がゼロになったことを表
わすカウント値ゼロ信号ＧＭＯＤＥＣＬＲ等がある。

【００２８】次に、レーザープリンタ１の動作について
説明する。レーザープリンタ１の電源がＯＮされると、
リセットＩＣによりリセット信号ＲＥＳＥＴがインター
フェイス１０に供給される。インターフェイス１０にリ
セット信号ＲＥＳＥＴが供給されると、Ｄフリップフロ
ップ５１がクリアされ、Ｄフリップフロップ５１から出
力されるモード切り替え信号ＧＭＯＤＥがロウレベルと
なり、割り込みモードが設定される。割り込みモードが
設定されている間は、ＰＣ４から供給されるデータは、
すべてインターフェイス１０からＣＰＵバス２１を介し
てＣＰＵ１１に供給される。割り込みモードにおいて
は、ＤＭＡコントローラ１７によるＤＲＡＭ１６へのア
クセスは行なわれないため、ＣＰＵ１１はＤＲＡＭ１６
のチェックを行なう。

【００２９】次に、図３のタイミングチャートに基づい
て画像データ受信処理について説明する。なお、図３の
各フリップフロップに記載されている記号Ｐ、Ｃ、Ｄ、
Ｑ、Ｊ、Ｋは、それぞれ、プリセット端子、クリア端
子、Ｄ端子、Ｑ端子、Ｊ端子、Ｋ端子を表わす。

【００３０】割り込みモードにおいて、ＰＣ４からスト
ローブ信号ＳＴＲＯＢＥがインターフェイス１０に供給
されると、割り込み信号ＳＴＢＩＮＴがインターフェイ
ス１０から出力され、ＣＰＵ１１に割り込みがかけら
る。続いてＰＣ４からインターフェイス１０、ＣＰＵバ
ス２１を介して解像度を表わす制御データと、ブロック
総バイト数、たとえば６４ＫＢ（キロバイト）を表わす
制御データとがＣＰＵ１１に供給される。なお、ブロッ
ク総バイト数は、ＰＣ４の能力、例えばＰＣ４が有する
ＲＡＭの容量に従って、最も効率のよい任意の値に設定
することができる。

【００３１】ＣＰＵ１１は、解像度を表わす制御データ
に従って、解像度設定の処理をする。また、ＣＰＵ１１
は、ブロック総バイト数、６４ＫＢを表わす制御データ
に従って、インターフェイス１０にライト信号ＩＯＷ
Ｒ、チップセレクト信号ＢＴＬＣＳ１、ＢＴＬＣＳ２、
ＢＴＬＣＳ３を供給すると共に、８ビットのデータバス
を介してレジスタ５０に６４ＫＢを表わす００ＦＦＦＦ
Ｈをセットする。続いて、ＣＰＵ１１は、インターフェ
イス１０にチップセレクト信号ＣＣＭＤＣＳ、ライト信
号ＩＯＷＲを供給してＤフリップフロップ５１にハイレ
ベルのデータを書き込む。これにより、Ｄフリップフロ
ップ５１から出力されるモード切り替え信号ＧＭＯＤＥ
がハイレベルとなり、転送モードが設定される。転送モ
ードが設定されている間は、ＰＣ４から供給されるデー
タは、すべてインターフェイス１０からローカルバス２
２を介してＤＭＡコントローラ１７に供給される。

【００３２】この状態で、ＰＣ４からストローブ信号が
インターフェイス１０に供給されると、１バイト目の画
像データの受信が開始される。インターフェイス１０は
調停回路１５にバス要求信号ＣＢＲ出力し、ＤＭＡコン
トローラ１７によるローカルバス２２を介してのＤＲＡ
Ｍ１６に対するアクセスを要求する。バス要求信号ＣＢ
Ｒに応答して調停回路１５からバス使用許可信号ＣＢＧ
がインターフェイス１０に供給されると、インターフェ
イス１０は、ストローブ信号ＳＴＲＯＢＥに続いてＰＣ
４から受信した１バイトの画像データをＤＭＡコントロ
ーラ１７に供給すると共に、ＤＭＡコントローラ１７に
転送開始信号ＣＤＭＡＥＮＡを出力する。ＤＭＡコント
ローラ１７は、ローカルバス２２を介して１バイト目の
画像データをＤＲＡＭ１６へ転送し、ＤＲＡＭ１６の所
定のアドレスに書き込む。１バイトの画像データをＤＲ
ＡＭ１６へ転送するとＤＭＡコントローラ１７は、転送
終了信号ＣＤＭＡＥＮＤをインターフェイス１０に供給
する。転送終了信号ＣＤＭＡＥＮＤが供給されるとイン
ターフェイス１０は、バス要求信号ＣＢＲを解除する。
また、レジスタ５０は、転送終了信号ＣＤＭＡＥＮＤに
応答して、セットされたブロック総データ数から１を差
し引くダウンカウント動作を行なう。

【００３３】この状態で、ＰＣ４からストローブ信号Ｓ
ＴＲＯＢＥがインターフェイス１０に供給されると、２
バイト目の画像データの受信が開始され、１バイト目の
画像データの受信と同様の処理がなされる。このように
して、画像データの受信が１バイトずつ繰り返し行なわ
れ、６４ＫＢの画像データがＤＭＡコントローラ１７に
よりＤＲＡＭ１６へ転送されると、レジスタ５０のカウ
ント値はゼロとなり、レジスタ５０はフリップフロップ
及びゲート回路を介してカウント値ゼロ信号ＧＭＯＤＥ
ＣＬＲを出力する。カウント値ゼロ信号ＧＭＯＤＥＣＬ
Ｒが出力されると、インターフェイス１０のＤフリップ
フロップ５１がクリアされ、Ｄフリップフロップ５１か
ら出力されるモード切り替え信号ＧＭＯＤＥがロウレベ
ルとなり、割り込みモードが設定される。

【００３４】この割り込みモードにおいて、ＰＣ４から
ストローブ信号ＳＴＲＯＢＥがインターフェイス１０に
供給されると、割り込み信号ＳＴＢＩＮＴがインターフ
ェイス１０から出力され、ＣＰＵ１１に割り込みがかけ
らる。続いてＰＣ４からインターフェイス１０、ＣＰＵ
バス２１を介して解像度を表わす制御データと、ブロッ
ク総バイト数、６４ＫＢを表わす制御データとがＣＰＵ
１１に供給され、２回目の６４ＫＢの画像データの受信
処理が行なわれる。このようにして、６４ＫＢの画像デ
ータが連続してＤＭＡコントローラ１７によりＤＲＡＭ
１６へ転送される度に、転送モードが割り込みモードに
切り替えらる。ＣＰＵ１１は、割り込みモードに切り替
わる度に、６４ＫＢの画像データが過不足なく正常に受
信されているかをチェックする。もし、画像データが正
常に受信されていなければ、ＣＰＵ１１は、ＰＣ４に対
して画像データの送信中止を要求する等のエラー処理を
実行する。

【００３５】このようにして、コントローラ３は、６４
ＫＢごとの画像データの受信を繰り返す。ＰＣ４は、１
ページ分の画像データを６４ＫＢのブロックに分割し
て、１ブロックごとの送信を繰り返し行なうのである
が、改ページ直前のブロックに関しては、画像データの
数が６４ＫＢに満たない場合がある。このような場合、
ＰＣ４は改ページ直前のブロックの画像データを送信す
る前の割り込みモードにおいて、ブロック総データ数を
表わす制御データとして、６４ＫＢとは異なる値を表わ
す制御データをインターフェース１０に供給する。

【００３６】インターフェイス１０は、ＤＭＡコントロ
ーラ１７による改ページ直前のブロックの画像データの
転送が終了すると、転送モードを割り込みモードに切り
替える。この状態で、次のページの画像データがある場
合には、ＰＣ４から改ページを表わす制御データと、解
像度を表わす制御データと、ブロック総バイト数、則ち
６４ＫＢを表わす制御データとが、インターフェイス１
０に供給され、上述した画像データ受信処理が繰り返さ
れる。次のページの画像データがない場合には、ＰＣ４
から改ページを表わす制御データのみがインターフェイ
ス１０に供給される。

【００３７】次に、画像形成処理について説明する。イ
ンターフェイス１０からＣＰＵバス２１を介して改ペー
ジを表わす制御データがＣＰＵ１１に供給されると、Ｃ
ＰＵ１１は、エンジン２による画像形成動作を開始させ
る。即ち、ＣＰＵ１１はエンジンコントローラ１４に画
像形成機構や用紙送り機構等の駆動を指令する。エンジ
ンコントローラ１４はＣＰＵ１１の指令に従ってエンジ
ン２に制御信号を出力し、エンジン２の駆動を開始す
る。

【００３８】一方、ＣＰＵ１１は、インターフェイス１
０を介してＤＭＡコントローラ１７に、ＤＲＡＭ１６に
格納された画像データの読み出しを指令する。ＣＰＵ１
１の指令に従って、ＤＭＡコントローラ１７はローカル
バス２２を介してＤＲＡＭ１６にアクセスし、ＤＲＡＭ
１６に格納された画像データの読み出しを開始する。Ｄ
ＭＡコントローラ１７は、ＤＲＡＭ１６から画像データ
を１ライン分ずつ読み出し、ローカルバス２２を介して
復号化回路１８に転送する。復号化回路１８は、圧縮さ
れている画像データを伸長し、専用のバス２４を介して
ラインバッファ１９に供給する。ラインバッファ１９
は、供給された画像データに従ってビデオ信号を発生
し、信号線２５を介してエンジン２に供給する。

【００３９】このようにして、エンジン２には、エンジ
ンコントローラ１４から制御信号が、ラインバッファ１
９からビデオ信号が供給され、エンジン２によりレーザ
方式の画像形成動作が行なわれる。ＣＰＵ１１によるエ
ンジン２の制御は、ＣＰＵバス２１を介して実行され、
ＤＭＡコントローラ１７による画像データのＤＲＡＭ１
６への書き込み及び読み出しはローカルバス２２を介し
て行なわれるため、ＰＣ４から複数ページ分の画像デー
タが供給される際には、画像データ受信処理と画像形成
処理とを同時に行なうことができ、処理時間の短縮を実
現できる。

【００４０】なお、上記実施の形態において、ＰＣ４が
外部装置に、エンジン２が画像形成手段に、インターフ
ェイス１０が受信手段に、ＣＰＵ１１が制御手段に、Ｃ
ＰＵバス２１が第１のバスに、ＤＲＡＭ１６が記憶手段
に、ＤＭＡコントローラ１７が転送手段に、ローカルバ
ス２２が第２のバスに相当する。また、上記レジスタ５
０がデータ数設定手段に、Ｄフリップフロップ５１がモ
ード切り替え手段に、調停回路１５が調停手段に相当す
る。

【００４１】

【発明の効果】以上説明したことから明かなように、請
求項１に記載のプリンタにおいては、外部装置から供給
されるデータの内、制御データは受信手段から第１のバ
スを介して制御手段に供給され、画像データは受信手段
から第２のバスを介して転送手段へ供給され、転送手段
によって第２のバスを介して記憶手段に格納される。転
送手段による画像データの転送は、第２のバスを介して
行なわれるため、転送手段による画像データの転送中
に、制御手段が接続されている第１のバスが転送手段に
より占有されることはない。

【００４２】従って、画像データの受信中であっても、
制御手段は画像形成手段の制御が可能となる。これによ
り、転送手段によって多量の画像データを連続して転送
しても、画像形成手段の画像形成速度が遅くなることは
なく、画像データの受信時間と画像形成時間とを合わせ
た処理時間の短縮が達成される。また、転送手段による
画像データ転送中にプリンタになんらかの異常が生じた
場合には、制御手段が迅速に対処することができる。さ
らに、転送手段が一度に転送する画像データの量を少な
くして、バスを制御手段に明け渡す必要が無いので、画
像データの高速受信が可能になる。

【００４３】また、請求項２に記載のプリンタにおいて
は、データ数設定手段により任意に設定された数の画像
データが転送手段によって記憶手段へ転送される度に、
モード切り替え手段によって転送モードから割り込みモ
ードへの切り替えが行なわれる。

【００４４】従って、外部装置からプリンタへ大量の画
像データが供給される際、制御手段は外部装置からすべ
ての画像データが供給される前に外部装置と通信する機
会が与えられる。これにより、画像データの受信が正常
に行なわれなかった場合や、プリンタになんらかの異常
が発生した場合、制御手段は外部装置からすべての画像
データが供給される前に対処することができる。

【００４５】また、外部装置はプリンタに供給すべき全
ての画像データを、データ数設定手段により設定される
データ数に基づいて複数のブロックに分け、各ブロック
ごとに画像データを作成してプリンタに供給すればよ
い。即ち、外部装置は全ての画像データを作成してから
プリンタへ画像データの供給を開始するのではなく、１
ブロック分の画像データが作成できたらその画像データ
をプリンタへ供給し始め、画像データをプリンタへ供給
しながら次のブロックの画像データを作成すればよい。
これにより、外部装置による画像データの作成と、プリ
ンタによる画像データの受信及び画像の形成を並列的に
同時に行なうことができるため、外部装置とプリンタと
を含めたシステム全体の処理時間の短縮が可能になる。

【００４６】さらに、データ数設定手段は任意のデータ
数を設定できるため、外部装置が有するメモリの容量に
応じて最適なデータ数を設定することができる。たとえ
外部装置の有するメモリが少ない場合でも、データ数設
定手段により設定されるデータ数を少なくすることによ
り、外部装置の画像データの送信に支障が無いよう、プ
リンタ側で対処することができる。

【００４７】さらに、請求項３に記載のプリンタでは、
調停手段により、制御手段による第１のバスを介しての
記憶手段へのアクセスと、転送手段による第２のバスを
介しての記憶手段へのアクセスとが調停される。従っ
て、転送手段だけではなく、制御手段も記憶手段にアク
セス可能となり、制御手段による記憶手段のチェックが
可能になる。

【図面の簡単な説明】

【図１】本発明の一実施形態のレーザープリンタの電気
的構成を表わすブロック図である。

【図２】上記レーザープリンタのインターフェイスのモ
ード切り替え機能に関連する部分の回路図である。

【図３】上記レーザープリンタの画像データ受信処理を
表わすタイミングチャートである。

【符号の説明】

１レーザープリンタ２エンジン３コントローラ４パーソナルコンピュータ１０インターフェイス１１ＣＰＵ１５調停回路１６ＤＲＡＭ１７ＤＭＡコントローラ２１ＣＰＵバス２２ローカルバス５０レジスタ５１Ｄフリップフロップ

Claims

【特許請求の範囲】

【請求項１】外部装置から供給される画像データ及び
制御データに従って画像を形成するプリンタにおいて、画像を形成するための画像形成手段と、前記外部装置に接続され、前記外部装置から供給される
画像データ及び制御データを受信するための受信手段
と、前記外部装置から供給される制御データに従って前記画
像形成手段を制御するための制御手段と、前記受信手段と前記制御手段とを接続するための第１の
バスと、前記外部装置から供給される画像データを格納するため
の記憶手段と、前記外部装置から供給される画像データの前記記憶手段
への転送を前記制御手段を介さず直接行なうための転送
手段と、前記受信手段と前記記憶手段と前記転送手段とを接続す
るための第２のバスとを備えたことを特徴とするプリン
タ。
【請求項２】請求項１に記載のプリンタにおいて、前記転送手段が前記記憶手段へ連続して転送する画像デ
ータの数を任意に設定するためのデータ数設定手段と、前記転送手段が前記受信手段を介して画像データを受信
可能な状態にする転送モードと、前記制御手段が前記受
信手段を介して制御データを受信可能な状態にする割り
込みモードとを切り替えるためのモード切り替え手段と
を備え、前記モード切り替え手段は、前記データ数設定手段によ
り設定された数の画像データが前記転送手段によって前
記記憶手段へ転送される度に、前記転送モードを、前記
割り込みモードに切り替えることを特徴とするプリン
タ。
【請求項３】請求項１に記載のプリンタにおいて、前記第１のバスを前記記憶手段に接続すると共に、前記制御手段による前記第１のバスを介する前記記憶手
段へのアクセスと、前記転送手段による前記第２のバス
を介する前記記憶手段へのアクセスとを調停するための
調停手段を備えたことを特徴とするプリンタ。