JP4356256B2 - プリンタコントローラ、プリンタ、及びメモリコントローラ - Google Patents
プリンタコントローラ、プリンタ、及びメモリコントローラ Download PDFInfo
- Publication number
- JP4356256B2 JP4356256B2 JP2001066032A JP2001066032A JP4356256B2 JP 4356256 B2 JP4356256 B2 JP 4356256B2 JP 2001066032 A JP2001066032 A JP 2001066032A JP 2001066032 A JP2001066032 A JP 2001066032A JP 4356256 B2 JP4356256 B2 JP 4356256B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- image processing
- image data
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
Description
【発明の属する技術分野】
本発明は、プリンタのコントローラに関する。
【0002】
【従来の技術】
レーザプリンタ等のページプリンタ(以下「プリンタ」と総称する。)は、ホストコンピュータから送信される画像作成用データを解釈して画像データを生成し、この生成した画像データを内部のメモリに展開する。そして、展開された画像データを印刷実行部分である印刷エンジンに供給する。このような処理を行うために、プリンタは、通常、CPU、RAM、RAMおよびバス等から構成されるプリンタコントローラを搭載している。
【0003】
図3は、従来のプリンタコントローラの構成の一例を説明するためのブロック図である。本図に示すように、プリンタコントローラ100は、CPU(Central Processing Unit)111と、メモリコントローラ112と、RAM(Random Access Memory)113と、画像処理ユニット114と、IOコントローラ115と、ROM(Read Only Memory)116とを備えて構成される。そして、CPU111とメモリコントローラ112とは、CPUバス120を介して接続され、メモリコントローラ112とRAM113とはメモリバス121を介して接続され、メモリコントローラ122と画像処理ユニット114とはバス122を介して接続されている。
【0004】
CPU111は、このプリンタコントローラ100についての各種の処理を行う中央処理装置である。メモリコントローラ112は、ホストコンピュータから送信される画像作成用データを、インタフェース140とIOコントローラ115とを介して受け取り、メモリバス121を介してRAM114にDMA転送し、RAM114に格納する。CPU111は、前記画像作成用データに基づいて画像データを生成し、RAM114に格納する。
【0005】
また、メモリコントローラ112には、画像データを印刷実行部分である印刷エンジン130で印刷可能なデータ構成に変換して、印刷エンジン130に出力する処理を行なう画像処理ユニット114が接続されている。メモリコントローラ112は、CPU111の指示を受け、RAM113に格納した画像データを画像処理ユニット114にDMA転送する。このときのDMA転送では、メモリバス121を介してメモリコントローラ112に画像データが送られ、メモリコントローラ112から、バス122を介して、画像処理ユニット114の所定のアドレスにこの画像データが出力される。
【0006】
【発明が解決しようとする課題】
従来のプリンタコントローラ100では、メモリコントローラ112が使用するバスとして、RAM113と接続するためのメモリバス121と、画像処理ユニット114と接続するためのバス122とが必要である。このため、メモリコントローラ112に多数の入出力端子を設けなければならない。また、多数の入出力端子を設けるために回路基板の面積を大きくする必要が生じる。
【0007】
通常、メモリコントローラ112はASIC(Application Specific IC)により構成されており、入出力端子数の増加および面積の増加は単価の上昇を招くために好ましくない。このため、メモリコントローラ112の入出力端子数を削減する技術の開発が望まれている。
【0008】
さらに、RAM113から画像処理ユニット114に送られるデータは、メモリコントローラ112がいったん取り込んでから画像処理ユニット114に転送するため、転送時間が増えるという問題点がある。
【0009】
本発明の目的は、メモリコントローラの入出力端子数を削減することにある。さらに、本発明の別目的は、RAMから画像処理ユニットへのデータ転送時間を短縮することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明によれば
画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、
前記画像作成用データを画像データに変換する処理装置と、
前記画像データを格納する記憶素子と、
前記画像データを印刷データに変換する画像処理装置と、
前記画像データの伝送を制御する制御装置と、
前記制御装置と前記記憶素子と前記画像処理装置とを電気的に接続する伝送路とを備え、
前記制御装置は、処理装置が変換した画像データを前記伝送路を介して記憶素子に伝送し、
処理装置からの命令に基づいて、記憶素子が記憶する前記画像データの取り込みを画像処理装置に指示する処理を行ない、
前記画像処理装置は、この指示に基づいて、記憶素子が記憶する前記画像データを、前記伝送路を介して取り込む処理を行うこと
を特徴とするプリンタコントローラが提供される。
【0011】
このプリンタコントローラは、制御装置と記憶素子とを接続する伝送路と、制御装置と画像処理装置とを接続する伝送路とを共用している。このため、制御装置の入出力端子数を削減することができる。また、画像処理装置は、制御装置を介さずに記憶素子から画像データを取り込むため、データ転送時間を短縮することができる。
【0012】
【発明の実施の形態】
本発明の実施形態について、図面を参照して説明する。図1は、本発明を適用したプリンタコントローラ10の構成と信号の流れを説明するためのブロック図である。
【0013】
本図に示すように、プリンタコントローラ10は、CPU11と、メモリコントローラ12と、RAM13と、画像処理ユニット14と、IOコントローラ15と、ROM16とを備えて構成される。そして、CPU11とメモリコントローラ12とは、CPUバス20を介して接続され、メモリコントローラ12とRAM13と画像処理ユニット14とは共用バス21を介して接続される。
【0014】
また、IOコントローラ15は、インタフェース40を介してホストコンピュータに接続され、IOバス17を介してメモリコントローラ12に接続される。ホストコンピュータは、ワードプロセッサ等のアプリケーションプログラムによって作成されたドキュメントを、印刷に際し、画像作成用データに変換した後、プリンタに送出する。また、画像処理ユニット14は、印刷実行部分である印刷エンジン30に接続される。印刷エンジン30は、例えばレーザプリンタであれば、レーザ照射機構、感光体ドラム、紙送り機構等により構成される。
【0015】
CPU11は、このプリンタコントローラ10についての各種の処理、例えば、ホストコンピュータから送られた画像作成用データを、RGB成分で画像を表現した画像データに展開する処理、各種データの転送命令等を行う中央処理装置である。
【0016】
メモリコントローラ12は、CPU11がRAM13等のメモリにアクセスする際のアドレス変換、リードライト命令の生成あるいはバスの制御等の処理を行なう。メモリコントローラ12は、ASICにより構成することができる。RAM13は、例えば、SDRAM(Synchronous DRAM)により構成され、CPU11が展開した画像データ等をいったん格納する領域を備えている。画像処理ユニット14は、内部にバッファを備えており、RAM13に格納された画像データを読み込んで、印刷データに変換する処理、例えば、CMYK成分を示すデータに変換する色変換処理と、前記色変換処理によって変換されたCMYK成分を示すデータに基づいて中間調を表現するハーフトーン処理とを行なう。そして、結果を印刷エンジン30に出力する。IOコントローラ15は、インタフェース40を介して、ホストコンピュータ等との情報のやり取りを制御する。ROM16は、プリンタコントローラ10を制御するためのプログラム、フォントデータ等を格納する不揮発性メモリである。
【0017】
図2は、CPUバス20と共用バス21とが伝送する信号を説明するためのブロック図である。本図に示すように、CPUバス20は、アクセスするアドレスを指定するためのアドレス信号20aと、データの授受を行なうためのデータ信号20bと、リード、ライト等を指示するためのコマンド信号20cとを伝送する。メモリコントローラ12は、例えば、アドレス信号20aをデコードすることにより、RAM13および画像処理ユニット14のどちらのチップをセレクトするかを判断することができるようになっている。共用バス21は、RAM13および画像処理ユニット14のいずれかのチップが選択されたことを通知するチップセレクト信号21aと、アクセスするアドレスを指定するためのアドレス信号21bと、データの授受を行なうためのデータ信号21cと、リード、ライト等を指示するためのコマンド信号20dとを伝送する。また、画像処理ユニット14からメモリコントローラ12に対し共用バス21の開放を要求するためのリクエスト信号22bと、メモリコントローラ12から画像処理ユニットに対し、共用バス21の開放を告知するためのアクノリッジ信号22aとを伝送することができるようになっている。
【0018】
次に、本実施形態におけるプリンタコントローラ12の処理について図1を参照して説明する。本図中、(S*)で示された矢印は、信号の流れを示し、以下の処理の説明で用いる(S*)と対応している。
【0019】
ホストコンピュータから画像作成用データが送られると、IOコントローラ15はインタフェース40を介して画像作成用データを受け取り、メモリコントローラ12を介してRAM13に格納する(S1)。このとき、IOコントローラ15は、IOバス17を介して、メモリコントローラ12にアドレス信号17aとデータ信号17bとライトコマンド信号17cとを伝送する。メモリコントローラ12は、IOコントローラ15から伝送されたアドレス信号17aをデコードして、RAM13に対するチップセレクトとアドレスとを生成する。そして、共用バス21を介して、RAM13にチップセレクト信号21aとアドレス信号21bとデータ信号21cとライトコマンド信号21dとを伝送する。
【0020】
CPU11は、メモリコントローラ12を介して画像作成用データをRAM13から読み出す(S2:RAM13→CPU11)。このとき、CPU11は、CPUバス20を介して、メモリコントローラ12にアドレス信号20aとリードコマンド信号20cとを伝送する。メモリコントローラ12は、CPU11から伝送されたアドレス信号20aをデコードして、RAM13に対するチップセレクトとアドレスとを生成する。そして、共用バス21を介して、RAM13にチップセレクト信号21aとアドレス信号21bとリードコマンド信号21cとを伝送する。RAM13は、伝送されたチップセレクト信号21aと、アドレス信号21bとに従い、リードデータ信号21cをメモリコントローラ12に伝送する。メモリコントローラ12は、RAM13から伝送されたデータを、リードデータ信号20bとしてCPU11に伝送する。
【0021】
CPU11は、読み出した画像作成用データを解釈して画像データを生成する。そして、生成した画像データをメモリコントローラ12を介してRAM13に格納する(S2:CPU11→RAM13)。このとき、CPU11は、CPUバス20を介して、メモリコントローラ12にアドレス信号20aとデータ信号20bとライトコマンド信号20cとを伝送する。メモリコントローラ12は、CPU11から伝送されたアドレス信号20aをデコードして、RAM13に対するチップセレクトとアドレスとを作成する。そして、共用バス21を介して、RAM13にチップセレクト信号21aとアドレス信号21bとデータ信号21cとライトコマンド信号21dとを伝送する。
【0022】
CPU11は、画像データの生成が終了すると、メモリコントローラ12を介して、画像処理ユニット14に対して、ライン数、1ラインあたりのデータ数等の画像条件の設定および画像データが格納されているRAM13の領域の開始アドレスの設定を行ない、RAM13から画像処理ユニット14へのDMA転送の開始を指示する(S3)。このとき、CPU11は、CPUバス20を介して、メモリコントローラ12にアドレス信号20aとデータ信号20bとライトコマンド信号20cとを伝送する。メモリコントローラ12は、CPU11から伝送されたアドレス信号20aをデコードして、画像処理ユニット14に対するチップセレクトとアドレスとを作成する。そして、共用バス21を介して、画像処理ユニット15にチップセレクト信号21aとアドレス信号21bとデータ信号21cとライトコマンド信号21dとを伝送する。
【0023】
メモリコントローラ12が、共用バス21を介してRAM13と信号を伝送する処理(S1、S2)と、共用バス21を介して画像処理ユニット14に信号を伝送する処理(S3)とは、チップセレクト信号21aを除いて同様に行うことができる。このため、メモリコントローラ12は、RAMアクセス回路のチップセレクト機能を拡張することで画像処理ユニット14にもアクセスすることができるようになり、画像処理ユニットアクセスのための専用回路を設ける必要はない。
【0024】
次に、画像処理ユニット14は、印刷エンジン30からの垂直/水平同期信号により印字タイミングを計り、メモリコントローラ12へのリクエスト信号22bをアサートすることにより、メモリコントローラ12に対し、共用バス21の開放を要求する(S4)。
【0025】
共用バス21の開放を要求されたメモリコントローラ12は、RAM13にアクセス中であれば、そのアクセスが終了次第に、そうでなければ直ちに共用バス21をフローティングにする。そして、画像処理ユニット14へのアクノリッジ信号22aをアサートすることにより、画像処理ユニット14に対し、共用バス21の開放を告知する(S5)。
【0026】
共用バス21の開放を告知された画像処理ユニット14は、共用バス21をドライブし、RAM12に直接アクセスして、RAM12に格納されている画像データのDMA転送を行なう(S6)。このとき、画像処理ユニット14は、内部に設定されたアドレスをデコードして、RAM13に対するチップセレクトとアドレスとを作成する。そして、共用バス21を介して、RAM13にチップセレクト信号21aとアドレス信号21bとデータ信号21cとリードコマンド信号21dとを伝送する。
【0027】
RAM13は、要求されたアドレスのデータを画像処理ユニット14に出力する。このとき、RAM13から画像処理ユニット14に転送される画像データは、メモリコントローラ12を介さず、直接送られるため、高速なデータ転送が可能となる。
【0028】
画像処理ユニット14は、送られたデータを内部のバッファに取り込む。そして、ある程度のデータ量をバッファに取り込むまで、(S5)(S6)の処理を繰り返す。その後、共用バス21をフローティングにして、メモリコントローラ12へのリクエスト信号22bをネゲートすることにより、メモリコントローラ12に対し、共用バス21の返還を告知する(S7)。
【0029】
共用バス21の変換を告知されたメモリコントローラ12は、共用バス21をドライブし、通常動作に戻る。
【0030】
画像処理ユニット14は、バッファに取り込んだ画像データを印刷エンジン30で印刷可能なデータ構成に変換して、印刷データ転送クロックに同期させて、印刷エンジン30に出力する(S8)。
【0031】
そして、画像処理ユニット14の内部バッファにデータが無くなれば、画像データがすべて処理されるまで、(S4)〜(S8)の処理を繰り返えす。
【0032】
このように、メモリコントローラ12とRAM13と間のバスと、メモリコントローラ12と画像処理ユニット14との間のバスとを共用化することにより、メモリコントローラ12の入出力端子数を削減することができる。さらに、RAM13から画像処理ユニット14へのデータ転送は、メモリコントローラ12を介さずに行うことができるため、データ転送時間を短縮することができる。
【0033】
【発明の効果】
上述のように、本発明によれば、メモリコントローラの入出力端子数を削減することができる。また、本発明によれば、RAMから画像処理ユニットへのデータ転送時間を短縮することができる。
【図面の簡単な説明】
【図1】は、本発明を適用したプリンタコントローラ10の構成と信号の流れを説明するためのブロック図である。
【図2】は、CPUバス20と共用バス21とが伝送する信号を説明するためのブロック図である。
【図3】は、従来のプリンタコントローラ100の構成を説明するためのブロック図である。
【符号の説明】
10…プリンタコントローラ
11…CPU
12…メモリコントローラ
13…RAM
14…画像処理ユニット
15…IOコントローラ
16…ROM
17…IOバス
20…CPUバス
21…共用バス
30…印刷エンジン
40…インタフェース
Claims (3)
- 画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、
前記画像作成用データを画像データに変換する処理装置と、
前記画像データを格納する記憶素子と、
前記画像データを印刷データに変換する画像処理装置と、
前記画像データの伝送を制御する制御装置と、
前記制御装置と前記記憶素子と前記画像処理装置とを電気的に接続する伝送路とを備え、
前記伝送路は、選択信号を伝送する部分と、前記画像データを伝送する部分と、を含み、
前記制御装置は、端子を介して前記伝送路と接続され、前記記憶素子に対して前記選択信号と共に前記処理装置が変換した前記画像データを前記端子からそれぞれの前記伝送路を介して前記記憶素子に伝送し、
前記処理装置からの命令に基づいて、前記記憶素子のアドレスを前記画像処理装置に送信し、前記記憶素子が記憶する前記画像データの取り込みを前記画像処理装置に指示する処理を行なうと共に、前記記憶素子との伝送路に接続する端子と同一の端子から前記伝送路を介して前記画像処理装置に前記選択信号を送信し、
前記画像処理装置は、この指示に基づいて、前記制御装置に対する前記伝送路の開放を要求するリクエスト信号をアサートし、あらかじめ前記画像処理装置に設定された前記記憶素子のアドレスを特定して、前記選択信号と共に前記記憶素子に送信することで、前記記憶素子が記憶する前記画像データを、前記伝送路を介して取り込み、取り込みが完了すると、前記伝送路をフローティング状態にして、前記制御装置に対する前記リクエスト信号をネゲートする処理を行うこと
を特徴とするプリンタコントローラ。 - 請求項1に記載のプリンタコントローラを搭載したプリンタ。
- 画像作成用データを画像データに変換する処理装置と、前記画像データを格納する記憶素子と、前記画像データを印刷エンジンで印刷可能な印刷データに変換する画像処理装置とを備えるプリンタコントローラ基板に端子を介して接続可能なメモリコントローラであって、
前記端子は、選択信号を伝送する部分と、前記画像データを伝送する部分と、を含み、
前記メモリコントローラは、前記処理装置から前記画像データを受け付け、前記選択信号とともに、それぞれの端子を介して前記記憶素子に伝送する出力処理と、
前記処理装置からの命令に基づいて、前記記憶素子が記憶する前記画像データの取り込み指示を、前記選択信号とともに前記画像処理装置に伝送する出力処理と、
前記端子に接続された伝送路の開放を要求する前記画像処理装置によるリクエスト信号が前記画像処理装置によってアサートされると、前記端子が接続された伝送路をフローティング状態に設定する処理と、
前記リクエスト信号が前記画像処理装置によってネゲートされると、前記端子が接続された伝送路をドライブする処理と、を行い、
上記2つの出力処理における伝送は、同じ端子を用いて行なうことを特徴とするメモリコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066032A JP4356256B2 (ja) | 2001-03-09 | 2001-03-09 | プリンタコントローラ、プリンタ、及びメモリコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066032A JP4356256B2 (ja) | 2001-03-09 | 2001-03-09 | プリンタコントローラ、プリンタ、及びメモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002264407A JP2002264407A (ja) | 2002-09-18 |
JP4356256B2 true JP4356256B2 (ja) | 2009-11-04 |
Family
ID=18924590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001066032A Expired - Fee Related JP4356256B2 (ja) | 2001-03-09 | 2001-03-09 | プリンタコントローラ、プリンタ、及びメモリコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4356256B2 (ja) |
-
2001
- 2001-03-09 JP JP2001066032A patent/JP4356256B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002264407A (ja) | 2002-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006215873A (ja) | 制御装置、情報処理装置、及び転送処理方法 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP2008310798A (ja) | 画像処理コントローラ及び画像形成装置 | |
JP4356256B2 (ja) | プリンタコントローラ、プリンタ、及びメモリコントローラ | |
US6122699A (en) | Data processing apparatus with bus intervention means for controlling interconnection of plural busses | |
JP3656370B2 (ja) | 画像処理装置、情報処理装置およびプリンタ | |
JP3079956B2 (ja) | プリンタ | |
JP4873640B2 (ja) | 印刷制御回路及び画像形成装置 | |
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
JP2010098426A (ja) | 制御装置、画像形成装置、およびプログラム | |
JP2999662B2 (ja) | 印刷制御装置および印刷制御方法 | |
JP2000155738A (ja) | データ処理装置 | |
JPH0939342A (ja) | テスト印字機能を有するプリンタ | |
JPH06149735A (ja) | データ受信制御装置 | |
JP2000172630A (ja) | 半導体装置、画像処理装置および印刷装置 | |
JP2002016735A (ja) | 印刷方法及び印刷装置並びに記憶媒体 | |
JPH11328385A (ja) | データ読出制御装置、方法および印刷制御装置 | |
JPH11342653A (ja) | 画像出力装置 | |
JP2001239707A (ja) | プリンタ制御装置及びそのデータ転送方法 | |
JPH047175A (ja) | ページプリンタ制御装置 | |
JPH04299439A (ja) | メモリアクセス制御回路 | |
JPH05303474A (ja) | ページプリンタ制御装置 | |
JP2001018463A (ja) | Dma制御装置およびdma制御方法 | |
JP2001101127A (ja) | データ読み書き装置及び該データ読み書き装置を備えた画像処理装置 | |
JP2001277607A (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |