JP2001239707A - プリンタ制御装置及びそのデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 転送すべき画像データを、パラレル転送方式
の通信インタフェースを用いて効率良く転送する。 【解決手段】 ページ記述言語にて所定形式の画像デー
タにバンド単位で展開するＰＤＬコントローラ１と、そ
のコントローラからバンド単位で受信した画像データに
基づいて印刷を行うプリンタエンジン２とがＰＣＩバス
３を介して接続されたプリンタ１０において、プリンタ
エンジン２への１バンド分の画像データの転送の要否を
ＣＰＵ１０８により判断し、その判断によって転送を要
しないと判断したバンドについては、その１バンド分の
画像データを転送せず、その次のバンドの画像データを
格納したＲＡＭ１０６のアドレス情報をプリンタエンジ
ン２に転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ制御装置
及びそのデータ転送方法に関する。

【０００２】

【従来の技術】従来より、例えばレーザビームプリンタ
等の電子写真方式のプリンタ（印刷装置）においては、
ホストコンピュータ等の外部装置から印刷データ（コー
ドデータやイメージデータ等）を受信し、その受信した
印刷データをビットマップデータに展開した後、そのビ
ットマップデータを、ビデオデータとしてプリンタエン
ジンに出力している。

【０００３】近年、このような手順で印刷を行うプリン
タにおいては、処理可能な印刷データの解像度が非常に
高くなってきており、それに応じて転送すべきビットマ
ップデータのデータ量も膨大になっている。

【０００４】そこで、係る膨大なデータを効率良く短時
間で転送すべく、従来はビットマップデータをシリアル
データとして転送する手法が採られていたのに対して、
最近では、ビットマップデータをパラレルデータとして
転送する手法が提案されている。

【０００５】また、プリンタ内においてデータをパラレ
ル転送する方法として、印刷データをページ単位で所定
のページ記述言語（以下、ＰＤＬ）で記述するＰＤＬ
（ページ記述言語）ボードと、プリンタエンジンとの間
を標準的なパラレル転送方式の通信インタフェース（以
下、Ｉ／Ｆと称する）のバスを用いて接続することによ
り、ビットマップデータや、ＰＤＬボード・エンジン間
の制御コマンド等のデータ通信を同一バス上で行う手法
も提案されている。

【０００６】係るパラレル転送用のバスによってＰＤＬ
ボード・エンジン間のデータ通信を行う場合の代表的な
Ｉ／Ｆとしては、ＶＬ(VESA Local)−Ｉ／Ｆ、ＰＣＩ(P
eripheral Component Interconnect)−Ｉ／Ｆ、ＩＤＥ
(Integrated Drive Electoronics)−Ｉ／Ｆ等があり、
これらのＩ／Ｆを介して、ＰＤＬボードにて所定のＰＤ
Ｌに展開されたビットマップデータを、プリンタエンジ
ン内のＲＡＭに一旦格納してから印刷したり、或いは、
同一バスを用いて、制御コマンドやステータスデータ等
の送受信が行われる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た印刷対象のビットマップデータと、装置制御用のコマ
ンド／ステータスデータとをパラレル転送方式の同一バ
ス上で通信する方法においては、一般にコマンド／ステ
ータスデータのデータ量と比較してビットマップデータ
のデータ量が遥かに大きいため、ビットマップデータの
転送中に装置制御用のコマンド／ステータスデータを転
送しようとすると、それら装置制御用のデータ転送によ
り、ビットマップデータを適切なタイミングで転送する
ことができない場合があり、プリンタとしてのスループ
ット低下（即ち、印刷に要する時間が長くなる）の要因
となる。この問題は、特に高速な印刷が要求されるプリ
ンタにおいて顕著に現れると予想される。

【０００８】そこで本発明は、転送すべき画像データ
を、パラレル転送方式の通信インタフェースを用いて効
率良く転送するプリンタ制御装置及びそのデータ転送方
法の提供を目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るプリンタ制御装置は、以下の構成を特
徴とする。

【００１０】即ち、印刷対象の入力データをページ記述
言語にて所定形式の画像データにバンド単位で展開する
制御回路と、その制御回路から画像データをバンド単位
で受信し且つ印刷を行うプリンタエンジンとがパラレル
転送方式の通信インタフェースを介して接続されたプリ
ンタ制御装置であって、前記制御回路は、前記プリンタ
エンジンへの１バンド分の画像データの転送の要否を判
定する判定手段を含み、その判定手段によって転送を要
しないと判断したバンドについては、その１バンド分の
画像データを、前記プリンタエンジンに転送しないこと
を特徴とする。

【００１１】また、例えば前記制御回路は、展開した画
像データをバンド単位で格納するメモリを備えており、
あるバンドの画像データは転送を要しないと前記判定手
段によって判定されたときに、その次のバンドの画像デ
ータが格納されている該メモリの領域を特定するアドレ
ス情報を、前記プリンタエンジンに転送すると良い。

【００１２】また、例えば前記判定手段は、前記入力デ
ータに含まれる識別コードあるいは前記制御回路が印刷
データを受信した後、所定形式の中間コードを生成し、
生成された中間コードに基づいて、データ転送の要否を
判定すると良い。

【００１３】また、同目的を達成するため、本発明に係
るプリンタ制御装置のデータ転送方法は、以下の構成を
特徴とする。

【００１４】即ち、印刷対象の入力データをページ記述
言語にて所定形式の画像データにバンド単位で展開する
と共に、その展開した画像データをバンド単位でプリン
タエンジンへ転送する制御回路と、その制御回路から転
送されたバンド単位の画像データを、複数バンド、１ペ
ージ、あるいは複数ページ分だけ蓄えた時点で印刷を開
始するプリンタエンジンとがパラレル転送方式の通信イ
ンタフェースを介して接続されたプリンタ制御装置のデ
ータ転送方法であって、前記プリンタエンジンへの１バ
ンド分の画像データの転送の要否を前記制御回路にて判
定し、その判定によって転送を要しないと判断したバン
ドについては、その１バンド分の画像データを、前記プ
リンタエンジンに転送しないことを特徴とする。

【００１５】また、例えば、前記制御回路に備えたメモ
リを用いて、展開した画像データをバンド単位で格納
し、あるバンドの画像データは転送を要しないと判定し
たときには、その次のバンドの画像データを格納した前
記メモリの領域を特定するアドレス情報を、前記制御回
路から前記プリンタエンジンに転送すると良い。

【００１６】

【発明の実施の形態】以下、本発明に係るプリンタ制御
装置の実施形態を、図面を参照して詳細に説明する。

【００１７】［第１の実施形態］図１は、第１の実施形
態におけるプリンタ制御装置を適用したプリンタ（印刷
装置）の構成を示すブロック図であり、プリンタ１０
は、パーソナルコンピュータ等の外部機器１０４に接続
されており、外部機器１０４より印刷すべきデータを受
信する。

【００１８】同図に示すプリンタ１０は、大別して、外
部機器１０４より受信した印刷データ（ＰＤＬコードデ
ータやイメージデータ等）を所定形式の中間コードに変
換した後、ビットマップデータを生成するＰＤＬコント
ローラ（ＰＤＬボード）１と、そのビットマップデータ
に基づいて生成したビデオデータを可視画像として電子
写真方式にて記録するプリンタエンジン２とにより構成
されており、パラレル転送方式のデータバスの一例であ
るＰＣＩバス３により通信可能に接続されている。

【００１９】＜ＰＤＬコントローラ１＞以下、図１に示
すＰＤＬコントローラ１の内部の構成について説明す
る。

【００２０】ＰＤＬコントローラ１において、１０１
は、プリンタ１０のステータス等を表示する表示パネル
であり、表示パネル１０１の制御を司るパネルＩ／Ｆ１
０２を介して内部バス１１０と接続されている。

【００２１】１０３は、ホストＩ／Ｆであり、外部機器
１０４とプリンタ１０との間における印刷データの受信
や当該プリンタのステータスデータの送信等のデータ通
信を行う一般的な通信インタフェースである。

【００２２】１０５は、ホストＩ／Ｆ１０３を介して入
力された印刷データに基づいて画像データを発生する画
像データ発生回路であり、プリンタエンジン２に転送す
べきビットマップデータを、ＲＡＭ１０６内に書き込む
回路である。

【００２３】ＲＯＭ１０７には、ＰＤＬコントローラ１
のＣＰＵ１０８が実行すべき制御プログラムやフォント
データが予め書き込まれている。ＣＰＵ１０８は、外部
機器１０４より受信した印刷データを、所定形式の中間
コードに変換してＲＡＭ１０６へ書き込んだり、ＰＤＬ
コントローラ１のコマンド／ステータスデータをＲＡＭ
１０６内に、書き込んだりする。

【００２４】１０９は、ＲＡＭ１０６内に書き込まれた
ビットマップデータ及びコマンド／ステータスデータ
を、プリンタエンジン２に転送するＰＣＩコントローラ
（Ｉ／Ｆ）であり、ＰＣＩバス３に接続されている（詳
細は図２を参照して後述する）。

【００２５】３１９は、ＣＰＵ１０８からＰＣＩコント
ローラ１０９へ出力されるＣＰＵ制御信号のライン（以
下、説明の便宜上、ＣＰＵ制御信号と称する。尚、他の
信号のラインについても同様な表現にて記述する）を示
しており、３２０は、ＰＣＩコントローラ１０９からＣ
ＰＵ１０８へ出力されるバス制御信号である。

【００２６】＜プリンタエンジン２＞次に、図１に示す
プリンタエンジン２の内部の構成について説明する。

【００２７】プリンタエンジン２において、２０１は、
プリンタエンジン２側のＰＣＩコントローラ（Ｉ／Ｆ）
であり、上述したＰＤＬコントローラ１内のＲＡＭ１０
６に一時的に格納されたビットマップデータ及びコマン
ド／ステータスデータを、ＰＣＩバス３を介して受信す
る。ＰＣＩコントローラ２０１にて受信された当該デー
タは、内部バス１１１を介して、ＲＡＭ２０４に一時的
に格納される。

【００２８】２０２は、ＲＯＭ２０３に予め格納された
制御プログラムを実行することにより、プリンタエンジ
ン２の動作を制御するＣＰＵである。

【００２９】２０５は、プリンタＩ／Ｆであり、ＲＡＭ
２０４に格納されたビットマップデータ及びコマンド／
ステータスデータを内部バス１１１を介して所定のタイ
ミングで読み出すと共に、その読み出したデータを、プ
リント機構に転送する。このプリント機構２０６は、転
送されたデータを例えばレーザー駆動方式等の電子写真
方式で可視画像として記録紙等に記録する一般的なプリ
ント機構であり、本実施形態における詳細な説明は省略
する。

【００３０】＜ＰＣＩコントローラ１０９＞次に、ＰＤ
Ｌコントローラ１内のＰＣＩコントローラ１０９につい
て詳細に説明する。

【００３１】図２は、第１の実施形態におけるＰＤＬコ
ントローラ１内のＰＣＩコントローラ１０９の回路構成
を示すブロック図である。

【００３２】同図において、３０３は、ＰＤＬコントロ
ーラ１の内部におけるデータバスであり、３２９は、Ｐ
ＤＬコントローラ１の内部におけるアドレスバスであ
る。これらのバスは、図１に示す内部バス１１０に含ま
れる。

【００３３】ＡＤバス信号３１７、コントロール信号３
１８、コマンド／バイトイネーブル信号３４７は、ＰＣ
Ｉバス３に流れる信号であり、プリンタエンジン２との
間で送受信される。

【００３４】・コマンドデータの転送：ＰＤＬコントロ
ーラ１のＲＡＭ１０６からプリンタエンジン２のＲＡＭ
２０４にコマンドデータが転送される場合、そのコマン
ドデータは、ＰＤＬデータバス３０３から双方向バッフ
ァ３０５及びデータバス３０７を介して、一旦バッファ
メモリ用のＦＩＦＯ３１１に格納された後、マスタコン
トローラ３１６を経由してＰＣＩバス３１７に出力さ
れ、ＲＡＭ２０４に書き込まれる。

【００３５】尚、データバス３０７上を当該コマンドデ
ータが転送されるときのデータの形態は、ＰＤＬデータ
バス３０３上を転送されるときの形態と同じである。

【００３６】コマンドデータがＲＡＭ２０４に書き込ま
れる際の書き込み先のアドレスは、ＰＣＩバス３１７、
ターゲットコントローラ３２８、データバス３２６を介
して、プリンタエンジン２のＣＰＵ２０２から、ＰＤＬ
コントローラ１のＤＭＡコントローラ３２４内部のアド
レスカウンタ３２５に設定されると共に、アドレスバス
３２７を介してマスタコントローラ３１６に入力され、
ＡＤバス信号３１７としてプリンタエンジン２に対して
出力される。

【００３７】ここで、ＤＭＡコントローラ３２４自体
は、所謂ＤＭＡ(Direct Memory Access)転送方式にてデ
ータ転送を制御する一般的な制御回路であるため、本実
施形態における詳細な説明は省略する。

【００３８】また、上記の如くコマンドデータがＲＡＭ
２０４に書き込まれるに際して、そのコマンドデータの
転送元のアドレスは、プリンタエンジン２のＣＰＵ２０
２により設定される。即ち、ＣＰＵ２０２は、ＰＣＩバ
ス３１７、ターゲットコントローラ３２８、データバス
３２６を介して、アドレスレジスタ３３５に転送元のア
ドレスを入力する。

【００３９】ライト信号３４１は、コマンド／バイトイ
ネーブル信号３４７に基づいてデコーダ３４６にて生成
される。

【００４０】また、アドレスレジスタ選択信号５００
は、ターゲットコントローラ３２８を介してアドレスバ
ス３４２に出力されたＡＤ信号３１７に基づいて、アド
レスデコーダ３４０にて生成される。

【００４１】レジスタライト信号５１１は、上記のライ
ト信号３４１及びアドレスレジスタ選択信号５００に基
づいて動作するＮＡＮＤ回路３３９によって生成され
る。

【００４２】データバス３２６を介してアドレスレジス
タ３３５に入力された転送元アドレスは、レジスタライ
ト信号５１１に従ってラッチされた後でアドレスカウン
タ３３４に設定され、その後、双方向バッファ３３２を
介してアドレスバス３２９に出力される。アドレスバス
３２９上に送出された転送元アドレスは、ＲＡＭ１０６
に格納される。ＣＰＵ２０２は、転送先アドレス及び、
転送元アドレスを設定した後、ＰＣＩバス３１７、ター
ゲットコントローラ３２８を介して、ＤＭＡコントロー
ラ３２４に対してデータ転送サイズを設定し、かつ、Ｄ
ＭＡ転送の起動をかけると、コマンドデータはＲＡＭ１
０６からＲＡＭ２０４へＤＭＡ転送される。

【００４３】・ステータスデータの転送：ＲＡＭ２０４
に格納されているプリンタエンジン２のステータスデー
タは、ＰＣＩコントローラ２０１、ＰＣＩバス３を介し
てＰＤＬコントローラ１のマスタコントローラ３１６に
入力されると共に、マスタコントローラ３１６から出力
されたステータスデータは、バッファ用ＦＩＦＯ３０
８、双方向バッファ３０５を介してＰＤＬデータバス３
０３上に送出された後、ＲＡＭ１０６に格納される。

【００４４】上記如くステータスデータがプリンタエン
ジン２からＰＤＬコントローラ１に転送される場合にお
いて、そのステータスデータがＲＡＭ２０４から読み出
される際の転送元アドレスは、プリンタエンジン２のＣ
ＰＵ２０２により、ＰＣＩバス３、ＰＤＬコントローラ
１のターゲットコントローラ３２８、データバス３２６
を介して、ＤＭＡコントローラ３２４内のアドレスカウ
ンタ３２５に設定される。そしてアドレスカウンタ３２
５に設定された転送元アドレスは、アドレスバス３２７
を介してマスタコントローラ３１６に入力され、ＡＤバ
ス３１７を介してプリンタエンジン２に出力される。

【００４５】また、ターゲットコントローラ３２８から
出力された転送先アドレスは、アドレスレジスタ３３５
に設定される。

【００４６】アドレスレジスタ３３５では、ターゲット
コントローラ３２８より入力された転送先アドレスが、
上述したコマンドデータの転送の場合と同様に生成され
たレジスタライト信号５１１に従ってラッチされた後、
アドレスカウンタ３３４に設定され、その後、双方向バ
ッファ３３２を介してアドレスバス３２９に出力され
る。

【００４７】ＣＰＵ２０２は、転送先アドレス、並びに
転送元アドレスを設定した後、ＰＣＩバス３１７、ター
ゲットコントローラ３２８を介して、ＤＭＡコントロー
ラ３２４に対してデータ転送サイズを設定し、且つＤＭ
Ａ転送の起動をかけることにより、ステータスデータ
は、ＲＡＭ２０４からＲＡＭ１０６へＤＭＡ転送され
る。

【００４８】ＤＭＡコントローラ３２４は、ＡＤバス３
１７、ターゲットコントローラ３２８、データバス３２
６を介して、プリンタエンジン２のＣＰＵ２０２によ
り、ＦＩＦＯ３０８またはＦＩＦＯ３１１のうち何れの
ＦＩＦＯを使用してＤＭＡ転送を起動すべきかを設定さ
れる。また、ＤＭＡコントローラ３２４は、ＦＩＦＯ３
０８または３１１から入力されるＲＥＱ１信号（３１
０）またはＲＥＱ２信号（３１３）の信号が「Ｔｒｕ
ｅ」になると、ＤＭＡ＿ＲＥＱ信号３２２の信号を「Ｔ
ｒｕｅ」にして出力する。

【００４９】ＰＤＬバスアービタ回路３２１は、上記の
如くＤＭＡ＿ＲＥＱ信号３２２の信号ステータスが「Ｔ
ｒｕｅ」になると、ＣＰＵ１０８から入力されるコント
ロール信号３１９の状態に応じて、バスマスタになるこ
とをバス制御信号３２０によってＣＰＵ１０８へ通知す
ると共に、ＤＯＣ信号３０１及びＡＤＲＯＣ信号３３１
の信号ステータスをそれぞれ「Ｔｒｕｅ」にすることに
よってＮＯＲ回路３０４及び３３７を動作させ、これに
より、双方向バッファ３０５及び双方向バッファ３３２
の動作を制御する。

【００５０】更に、ＰＤＬバスアービタ回路３２１は、
双方向バッファ３０５から、ある複数ワード単位でデー
タが転送される度に、ＤＭＡ＿ＡＣＫ信号３２３の信号
ステータスを「Ｔｒｕｅ」にして、ＤＭＡコントローラ
３２４へ出力する。

【００５１】ＤＭＡコントローラ３２４は、信号ステー
タスが「Ｔｒｕｅ」になったＤＭＡ＿ＡＣＫ信号３２３
を上記の如く受信すると、ＡＣＫ１信号３０９またはＡ
ＣＫ２信号３１２の信号ステータスを「Ｔｒｕｅ」にし
て、ＦＩＦＯ３０８または３１１へ出力すると共に、ア
ドレスカウンタ３２５及び３３４に対しても出力するこ
とにより、アドレスカウンタ３２５及び３３４をカウン
トアップさせる。

【００５２】ここで、プリンタエンジン２のＣＰＵ２０
２は、ＡＤバス３１７、ターゲットコントローラ３２
８、アドレスバス３４２を介して、コンフィグレーショ
ンレジスタ３４３に格納されている識別値を読み出すこ
とができ、ＰＣＩバス３を介してどの種類（型式）のＰ
ＤＬコントローラ１が接続されているかを判断すること
ができる。

【００５３】＜ビットマップデータの転送＞ＰＤＬコン
トローラ１のＲＡＭ１０６に格納されたビットマップデ
ータをプリンタエンジン２のＲＡＭ２０４に転送する場
合も、上述したコマンドデータの転送の場合と同様に、
ＲＡＭ１０６から読み出されたビットマップデータは、
ＰＤＬデータバス３０３、双方向バッファ３０５、デー
タバス３０７、ＦＩＦＯ３１１、マスタコントローラ３
１６を経由してＰＣＩバス３に出力され、その後、プリ
ンタエンジン２側のＲＡＭ２０４にＤＭＡ転送される。

【００５４】本実施形態におけるプリンタ１０において
も、ビットマップデータは、ＰＤＬコントローラ１のＲ
ＡＭ１０６から、プリンタエンジン２のＲＡＭ２０４
に、所定の複数ラインで構成されるバンド単位で転送さ
れる。記録紙１枚分のビットマップデータは、複数のバ
ンド（バンド数Ｎ）であり、プリントエンジン２におい
て複数バンド、１ページ、あるいは複数ページ分だけ蓄
えた時点で、ビットマップデータの印刷処理が行われ
る。

【００５５】但し、本実施形態では、ＲＡＭ１０６に展
開した各バンドのビットマップデータにおいて１バンド
分全てのデータがゼロデータ（例えば、印刷時に白に相
当するデータ）のバンドについてはプリントエンジン２
側のＲＡＭ２０４にデータ転送を行わないように構成す
ることにより、ＰＣＩバス３を介してＰＤＬコントロー
ラ１からプリントエンジン２に転送されるビットマップ
データの転送量を削減することを特徴としている。ＣＰ
Ｕ１０８は外部装置１０４より受信した印刷データから
中間コードを作成し、中間コードは画像データ発生回路
１０５に入力することにより、ＲＡＭ１０６にビットマ
ップデータを展開する。

【００５６】ＲＡＭ１０６に展開した各バンドのビット
マップデータを転送するか否かの判断処理は、ＰＤＬコ
ントローラ１のＣＰＵ１０８が外部装置１０４より受信
した識別コード、あるいは印刷データから生成した所定
形式の中間コードを参照することによって行う。このデ
ータ転送の要否判断処理は、予めＲＯＭ１０７に格納さ
れた制御プログラムをＣＰＵ１０８が実行することによ
って実現される。

【００５７】以下、この処理について図３及び図４を参
照して説明する。

【００５８】図３は、第１の実施形態においてＰＤＬコ
ントローラ１のＲＡＭ１０６に格納されたビットマップ
データの構成を概念的に示す図であり、Ｎバンドからな
る１ページ分のビットマップデータと、外部装置より受
信した識別コードまたは印刷データ、並びに、それらの
データから生成した所定形式の中間コードとが格納され
ている。また、図４は、第１の実施形態においてプリン
タエンジン２のＲＡＭ２０４に格納されたビットマップ
データの構成を概念的に示す図である。

【００５９】本実施形態では、１バンド分のデータ転送
を行うか否かに関らずに、画像データ発生回路１０５に
よってＲＡＭ１０６内にデータを展開するものとしてお
り、図３に示す例では、Ｎバンド分のビットマップデー
タのうちバンド２のビットマップデータがゼロデータと
している。

【００６０】・印刷すべきビットマップデータである場
合：本実施形態では、ＲＡＭ１０６のバンド内に印刷す
べきビットマップデータが有る場合（即ち、ゼロデータ
ではない場合：図３ではバンド２以外のバンド）には、
上述した如く、その転送対象のバンドのビットマップデ
ータが一時的に格納されるＲＡＭ１０６の転送元アドレ
ス（スタートアドレス）をアドレスカウンタ３３４に設
定すると共に転送先アドレス（スタートアドレス）をア
ドレスカウンタ３２５に設定する。

【００６１】各バンド毎に、アドレスカウンタ３３４，
３２５に転送元アドレス、並びに１バンド分の転送サイ
ズが設定され、ＤＭＡ転送が起動されると、ＲＡＭ１０
６のデータがＲＡＭ２０４へ転送される。これを、図３
及び図４を用いて説明すると、図３におけるＲＡＭ１０
６内のバンド１のデータは、図４におけるＲＡＭ２０４
内のバンド１へ転送され、ＲＡＭ１０６内のバンドＮの
データは、ＲＡＭ２０４内のバンドＮに転送される。

【００６２】・印刷すべきビットマップデータではない
場合：一方、ＣＰＵ１０８は、中間コードを参照するこ
とにより、ＲＡＭ１０６のバンド内に印刷すべきビット
マップデータがない（即ち、ゼロデータの場合）と判断
したときには、次のバンドのビットマップデータが一時
的に格納されるＲＡＭ１０６の転送元アドレス（スター
トアドレス）を、ＣＰＵ２０２へ通知させるために、コ
マンドデータとして、ＲＡＭ１０６内に格納する。コマ
ンドデータは、ＲＡＭ１０６からＲＡＭ２０４へＤＭＡ
転送された後、ＣＰＵ２０２で解析され、ＣＰＵ２０２
は、ＲＡＭ１０６の次のバンドの転送元アドレス（スタ
ートアドレス）を、アドレスカウンタ３３４に設定する
と共に次のバンドの転送先アドレス（スタートアドレ
ス）をアドレスカウンタ３２５に設定する。

【００６３】アドレスカウンタ３３４及びアドレスカウ
ンタ３２５に次のバンドのスタートアドレスが設定さ
れ、ＤＭＡ転送が起動されると、次のバンドのビットマ
ップデータがＲＡＭ１０６からＲＡＭ２０４へＤＭＡ転
送される（図３、図４の場合は、バンド３）。

【００６４】そして、ビットマップデータがゼロデータ
の場合、ＲＡＭ１０６からＲＡＭ２０４へのＤＭＡ転送
は、行われない（図３、図４の場合は、バンド２）。

【００６５】ここで、プリンタエンジン２の内部におい
ては、プリンタＩ／Ｆ２０５を介して、ＲＡＭ２０４か
らプリント機構２０６に１バンド分のビットマップデー
タを出力した時点で、ＲＡＭ２０４に格納されている当
該１バンド分のビットマップデータはゼロクリアされ
る。このため、ＰＤＬコントローラ１からデータ転送が
行われなかったＲＡＭ２０４内のバンド（図４ではバン
ド２のメモリ領域）は、ゼロデータのままである。

【００６６】尚、プリント機構２０６においては、印刷
を行うべくＲＡＭ２０４から１バンド分のビットマップ
データを読み込んだときに、１バンド分のビットマップ
データがゼロデータの場合には、ゼロデータに対応する
所定の印刷動作（例えば１バンド分の紙送りを行う等）
を行うように、プリント機構２０６の制御プログラムを
予め構成すれば良い。

【００６７】このように、上述した本実施形態によれ
ば、印刷すべき画像データ（ビットマップデータ）がな
いバンドについては、ＤＭＡ転送方式による画像データ
の転送量を削減することができる。これにより、転送す
べき画像データを、パラレル転送方式の通信インタフェ
ースを用いて効率良く転送することができ、プリンタ１
０としてのスループットが向上する。

【００６８】尚、本実施形態では、図３に示すように、
１バンド分のビットマップデータをＰＤＬコントローラ
１からプリンタエンジン２に転送するか否かに関らず
に、ＰＤＬコントローラ１のＲＡＭ１０６に全てのバン
ドのデータを書き込み、ＣＰＵ１０８が中間コードを参
照することによってＲＡＭ２０４への転送の要否を判断
したが、この処理構成に限られるものではなく、ＰＤＬ
コントローラ１のＣＰＵ１０８は、ホストＩ／Ｆ１０３
を介して入力された印刷データから生成した所定形式の
中間コードを参照し、印刷すべきバンドではないと判断
したバンドについては、画像データ発生回路１０５に展
開処理を行わせないようにしても良い。

【００６９】また、上述した実施形態では、印刷処理の
スループットを向上すべく、１バンド分のビットマップ
データをＰＤＬコントローラ１からプリンタエンジン２
に転送するか否かを受信した印刷データから変換した所
定形式の中間コードによって判断した。しかしながら、
係るシステム構成に限られるものではなく、中間コード
を使用しない場合は、ＲＡＭ１０６に展開したビットマ
ップデータがゼロデータであるか否かをＣＰＵ１０８が
判断する方法を採用しても良い。

【００７０】［第２の実施形態］次に、上述した第１の
実施形態に係るプリンタ１０を基本とする第２の実施形
態を説明する。以下の説明においては、第１の実施形態
と同様な構成については重複する説明を省略し、本実施
形態における特徴的な部分を中心に説明する。

【００７１】本実施形態が上述した第１の実施形態と異
なるのは、ＰＣＩコントローラ１０９の回路構成であ
る。

【００７２】図５は、第２の実施形態におけるＰＤＬコ
ントローラ１内のＰＣＩコントローラ１０９の回路構成
を示すブロック図である。

【００７３】同図に示す各ブロックにおいて、図２に示
すブロックと同じ参照番号のブロックについては、第１
の実施形態の場合と同様な動作を行うものとし、重複す
る説明は省略するが、図５に示すように、本実施形態で
は、ＤＭＡ転送チャネルを４０２、４０５として２チャ
ンネル設けられると共に、図２においては１チャンネル
のＤＭＡ転送を制御するために２つ設けたＦＩＦＯ３０
８及び３１１に対して、本実施形態では、チャンネル毎
に、２つのＦＩＦＯを１組にしてまとめたＦＩＦＯ４０
２及び４０５が採用されている。

【００７４】図５において、ＰＤＬコントローラ１のＲ
ＡＭ１０６からプリンタエンジン２のＲＡＭ２０４にコ
マンドデータを転送する場合、そのコマンドデータは、
ＰＤＬデータバス３０３から双方向バッファ３０５及び
データバス３０７を介して、一旦バッファメモリ用のＦ
ＩＦＯ４０２に格納された後、データバス４１０を介し
てセレクタ４０８に入力される。このとき、ＦＩＦＯ４
０２に格納されるまでのデータの並び順は同じである。

【００７５】また、ＲＡＭ２０４への書き込み先アドレ
スは、プリンタエンジン２のＣＰＵ２０２がＰＣＩバス
３、ターゲットコントローラ３２８、データバス３２６
を介して、ＤＭＡコントローラ３２４内のアドレスカウ
ンタ３２５に設定される。アドレスカウンタ３２５に設
定された書き込み先アドレスは、アドレスバス３２７を
介してマスタコントローラ３１６に入力される。そし
て、マスタコントローラ３１６から出力された書き込み
先アドレスは、ＡＤバス３１７を介してプリンタエンジ
ン２側に入力され、ＰＣＩコントローラ２０１を介して
ＲＡＭ２０４に対して設定される。

【００７６】但し、本実施形態において、ＤＭＡコント
ローラ３２４は、デフォルト状態においてはＳＥＬｎ１
／２信号の信号ステータスを「Ｌｏｗ」として出力する
ため、セレクタ４０８によりデータバス４１０が選択さ
れる。これにより、アドレスカウンタ３２５が出力する
ＲＡＭ２０４のアドレス領域に、データの並びを変えず
に、ＲＡＭ１０６のデータを転送する。

【００７７】次に、プリンタエンジン２のステータスデ
ータは、ＲＡＭ２０４からＰＣＩバス３、マスタコント
ローラ３１６、データバス４０９、ＦＩＦＯ４０２、セ
レクタ４０１、双方向バッファ３０５を介してＰＤＬデ
ータバス３０３へ出力され、ＲＡＭ１０６に格納され
る。この場合も、データの並びは変わらずに転送され
る。

【００７８】次に、ＰＤＬコントローラ１のＲＡＭ１０
６からプリンタエンジン２のＲＡＭ２０４へビットマッ
プデータを転送する場合について説明する。

【００７９】図６は、第２の実施形態におけるＰＤＬコ
ントローラ１のＲＡＭ１０６に格納するビットマップデ
ータの並びを示す図である。また、図７は、第２の実施
形態におけるプリンタエンジン２のＲＡＭ２０４に格納
するビットマップデータの並びを示す図である。

【００８０】本実施形態において、プリンタエンジン２
のＣＰＵ２０２は、ターゲットコントローラ３２８を介
して、ＰＤＬコントローラ１内のコンフィグレーション
レジスタ３４３の値を参照することにより、ＲＡＭ１０
６に格納するビットマップデータの並び順と、ＲＡＭ２
０４に格納するビットマップデータの並び順とが同じで
あるか否かを判断することができる。この判断は、あら
かじめ、ＲＯＭ２０３内に書き込まれているプログラム
を実行することにより、達成される。

【００８１】ＣＰＵ２０２は、この並び順の判断で、例
えば図６及び図７に示すように、双方のデータの並び順
が異なる（この場合は１ワード分のデータの並びが逆）
と判断した場合、ＰＤＬコントローラ１のＤＭＡコント
ローラ３２４に転送チャネル２を使用させるべく、ＡＤ
バス３１７、ターゲットコントローラ３２８、データバ
ス３２６を介して、ＳＥＬｎ１／２信号の信号ステータ
スを「Ｈｉｇｈ」に設定する。

【００８２】そして、ＰＤＬコントローラ１において、
ＳＥＬｎ１／２信号の信号が「Ｈｉｇｈ」に設定される
と、セレクタ４０８によりデータバス４１１が選択され
る。データバス４１１は、データバス４１０とはデータ
ラインの並びが逆に構成されている。このため、ＲＡＭ
１０６から読み出されたビットマップデータは、ＰＤＬ
データバス３０３、双方向バッファ３０５、データバス
３０７、ＦＩＦＯ４０５を介してデータバス４１１に送
出された時点で、データの並びが逆に（即ち、１ワード
単位でＬＳＢ／ＭＳＢの並びからＭＳＢ／ＬＳＢの並び
に）変換される。このビットマップデータは、マスタコ
ントローラ３１６からＡＤバス３１７に送出された後、
ＰＣＩコントローラ２０１を介してプリンタエンジン２
のＲＡＭ２０４にＤＭＡ転送される。

【００８３】一方、上記の場合とは逆に、ＲＡＭ１０６
に格納するビットマップデータの並び順と、ＲＡＭ２０
４に格納するビットマップデータの並び順とが同じであ
ると判断した場合、プリンタエンジン２のＣＰＵ２０２
は、ＡＤバス３１７、ターゲットコントローラ３２８、
データバス３２６を介して、ＤＭＡコントローラ３２４
に転送チャネル１を使用させるべく、ＡＤバス３１７、
ターゲットコントローラ３２８、データバス３２６を介
して、ＳＥＬｎ１／２信号の信号ステータスを「Ｌｏ
ｗ」に設定する。

【００８４】そして、ＰＤＬコントローラ１において、
ＳＥＬｎ１／２信号の信号が「Ｌｏｗ」に設定される
と、上述したデフォルト状態の場合と同様に、セレクタ
４０８によりデータバス４１０が選択される。これによ
り、ＲＡＭ１０６から読み出されたビットマップデータ
は、データの並び順が変換されることなく、ＰＤＬデー
タバス３０３、双方向バッファ３０５、データバス３０
７、ＦＩＦＯ４０２、マスターコントローラ３１６を介
してＡＤバス３１７へ出力され、プリンタエンジン２の
ＲＡＭ２０４へＤＭＡ転送される。

【００８５】図５において、Ｒ／Ｗ＿ＲＥＱ１信号４０
４、Ｒ／Ｗ＿ＲＥＱ２信号４０７、Ｒ／Ｗ＿ＡＣＫ１信
号４０３、Ｒ／Ｗ＿ＡＣＫ２信号４０６は、それぞれリ
ード及びライトの２本の信号からなり、プリンタエンジ
ン２のＲＡＭ２０４からＰＤＬコントローラ１のＲＡＭ
１０６にデータを転送する場合は、これらの各リード信
号の信号が「Ｔｒｕｅ」になり、逆に、ＲＡＭ１０６か
らＲＡＭ２０４へデータを転送する場合には、これらの
各ライト信号の信号が「Ｔｒｕｅ」になる。

【００８６】上述した本実施形態によれば、第１の実施
形態と同様に、印刷すべき画像データが展開されていな
いバンドについては、ＤＭＡ転送方式による画像データ
の転送量を削減することができると共に、転送するビッ
トマップデータの並び順を１ワード単位で自動的に変換
することができるので、同一エンジンに、データの並び
が同じ、または異なる複数種類のＰＤＬボードが接続さ
れる場合においても、画像データの並びを、ＰＤＬボー
ドとプリントエンジンとで合せることが可能であるとい
う特有の効果を得る。

【００８７】［第３の実施形態］次に、上述した第１の
実施形態に係るプリンタ１０を基本とする第３の実施形
態を説明する。以下の説明においては、第１の実施形態
と同様な構成については重複する説明を省略し、本実施
形態における特徴的な部分を中心に説明する。

【００８８】図８は、第３の実施形態におけるプリンタ
制御装置を適用したプリンタの構成を示すブロック図あ
り、第１の実施形態（図１）におけるパネルＩ／Ｆ、及
びホストＩ／Ｆを、プリンタエンジン部２へ配置した装
置構成を示している。

【００８９】図８において、２０７は、プリンタ１０の
ステータス情報を表示する表示パネルであり、２０８
は、表示パネル２０７を制御するパネルＩ／Ｆであり、
内部バス１１１に接続されている。

【００９０】２０９はホストＩ／Ｆであり、外部機器２
１０とプリンタ１０との間における印刷データの受信
や、当該プリンタのステータスデータの送信等のデータ
通信を行うインターフェースであり、内部バス１１１に
接続されている。

【００９１】ここで、ＰＤＬコントローラ１のステータ
ス情報は前述したように、ＲＡＭ１０６からＰＣＩコン
トローラ１０９，２０１を経由してＲＡＭ２０４にＤＭ
Ａ転送された後、表示すべき内容であれば、パネルＩ／
Ｆ２０８を介して、表示パネル２０７に表示される。

【００９２】また、外部機器２１０より送られる印刷デ
ータは、ホストＩ／Ｆ２０９を介してＲＡＭ２０４に蓄
えられた後、ＰＣＩコントローラ２０１，１０９を経由
してＲＡＭ１０６にＤＭＡ転送され、ＣＰＵ１０８によ
り、所定形式の中間コードに変形された後、画像データ
発生回路１０５により、展開されてＲＡＭ１０６に格納
される。

【００９３】そして、展開されたビットマップデータ
は、前述した第１の実施形態と同様にＲＡＭ２０４にＤ
ＭＡ転送された後、プリント機構２０６に転送され印刷
される。

【００９４】このような装置構成を採用する本実施形態
によっても、第１の実施形態と同様な効果を実現するこ
とができる。

【００９５】

【発明の効果】以上説明したように本発明によれば、転
送すべき画像データを、パラレル転送方式の通信インタ
フェースを用いて効率良く転送するプリンタ制御装置及
びそのデータ転送方法の提供が実現する。

【図面の簡単な説明】

【図１】第１の実施形態におけるプリンタ制御装置を適
用したプリンタ（印刷装置）の構成を示すブロック図で
ある。

【図２】第１の実施形態におけるＰＤＬコントローラ１
内のＰＣＩコントローラ１０９の回路構成を示すブロッ
ク図である。

【図３】第１の実施形態においてＰＤＬコントローラ１
のＲＡＭ１０６に格納されたビットマップデータの構成
を概念的に示す図である。

【図４】第１の実施形態においてプリンタエンジン２の
ＲＡＭ２０４に格納されたビットマップデータの構成を
概念的に示す図である。

【図５】第２の実施形態におけるＰＤＬコントローラ１
内のＰＣＩコントローラ１０９の回路構成を示すブロッ
ク図である。

【図６】第２の実施形態におけるＰＤＬコントローラ１
のＲＡＭ１０６に格納するビットマップデータの並びを
示す図である。

【図７】第２の実施形態におけるプリンタエンジン２の
ＲＡＭ２０４に格納するビットマップデータの並びを示
す図である。

【図８】第３の実施形態におけるプリンタ制御装置を適
用したプリンタの構成を示すブロック図ある。

【符号の説明】

１： ＰＤＬコントローラ， ２： プリンタエンジン， １０１，２０７： 表示パネル， １０２，２０８： パネルＩ／Ｆ， １０３，２０９： ホストＩ／Ｆ， １０４，２１０： 外部機器， １０５： 画像データ発生部， １０６，２０４： ＲＡＭ， １０７，２０３： ＲＯＭ， １０８，２０２： ＣＰＵ， １０９： ＰＣＩ Ｉ／Ｆ， １１０： ＰＤＬ内バス， ２０１： ＰＣＩ Ｉ／Ｆ， ２０５： プリンタＩ／Ｆ， ２０６： プリンタ， ３０１： データ出力コントロール信号， ３０２： ＰＤＬ内リード信号， ３０３： ＰＤＬ内データバス， ３０４，３３７： ＮＯＲ回路， ３０５： 双方向バッファ， ３０６，３０７，３１４，３１５，３２６，３４５，４
０９，４１０，４１１： データバス， ３０８，３１１，４０２，４０５： ＦＩＦＯ， ３０９： ＡＣＫ１信号， ３１０： ＲＥＱ１信号， ３１２： ＡＣＥ２信号， ３１３： ＲＥＱ２信号， ３１６： マスターコントローラ， ３１７： ＰＣＩＡＤバス， ３１８： ＰＣＩバス制御信号， ３１９： ＣＰＵコントロール信号， ３２０： バスコントロール信号， ３２１： ＰＤＬバスアービター回路， ３２２： ＤＭＡ ＲＥＱ信号， ３２３： ＤＭＡ ＡＣＫ信号， ３２４： ＤＭＡコントローラ， ３２５，３３４： アドレスカウンタ， ３２７，３４２： アドレスバス， ３２８： ターゲットコントローラ， ３２９： ＰＤＬアドレスバス， ３３０： ＰＤＬリード信弓， ３３１： アドレス出力コントロール信号， ３３２： 双方向バッファ， ３３３，３４０： アドレスデコーダ， ３３５： アドレスレジスタ， ３３６： ＯＲ回路， ３３７： ＮＯＲ回路， ３３９： ＮＡＮＤ回路， ３４１： ライト信号， ３４３： コンフィグレーションレジスタ， ３４４： コンフィグレーションレジスタ選択信号， ３４６： デコーダ， ３４７： ＰＣＩコマンド／バイトイネーブルバス， ４０１： セレクタ， ４０３： Ｒ／Ｗ ＡＣＫ１信号， ４０４： Ｒ／Ｗ ＲＥＱ１信号， ４０６： Ｒ／Ｗ ＡＣＫ２信号， ４０７： Ｒ／Ｗ ＲＥＱ２信号， ４０８： セレクタ， ４１２： ＳＥＬｎ１／２信号， ５００： アドレスレジスタ選択信号， ５１１： レジスタライト信号，

Claims (10)

【特許請求の範囲】
1. 【請求項１】 印刷対象の入力データをページ記述言語
   にて所定形式の画像データにバンド単位で展開する制御
   回路と、その制御回路から画像データをバンド単位で受
   信し且つ印刷を行うプリンタエンジンとがパラレル転送
   方式の通信インタフェースを介して接続されたプリンタ
   制御装置であって、 前記制御回路は、前記プリンタエンジンへの１バンド分
   の画像データの転送の要否を判定する判定手段を含み、
   その判定手段によって転送を要しないと判断したバンド
   については、その１バンド分の画像データを、前記プリ
   ンタエンジンに転送しないことを特徴とするプリンタ制
   御装置。
2. 【請求項２】 前記制御回路は、展開した画像データを
   バンド単位で格納するメモリを備えており、あるバンド
   の画像データは転送を要しないと前記判定手段によって
   判定されたときに、その次のバンドの画像データが格納
   されている該メモリの領域を特定するアドレス情報を、
   前記プリンタエンジンに転送することを特徴とする請求
   項１記載のプリンタ制御装置。
3. 【請求項３】 前記判定手段は、前記入力データに含ま
   れる識別コードあるいは前記制御回路が印刷データを受
   信した後、所定形式の中間コードを生成し、生成された
   中間コードに基づいて、データ転送の要否を判定するこ
   とを特徴とする請求項１記載のプリンタ制御装置。
4. 【請求項４】 あるバンドについての前記中間コード
   を、前記判定手段が参照することにより、画像データへ
   の展開を要しないと判定したとき、前記制御回路は、そ
   のバンドについては画像データの展開を行わないことを
   特徴とする請求項３記載のプリンタ制御装置。
5. 【請求項５】 前記判定手段は、１バンド分の画像デー
   タが全てゼロデータであるか否かを判定することを特徴
   とする請求項２記載のプリンタ制御装置。
6. 【請求項６】 前記プリンタエンジンは、前記制御回路
   が展開したデータを、複数バンド、１ページ、あるいは
   複数ページに対応させて格納可能なメモリを備えてお
   り、そのメモリ内に前記制御回路よりバンド単位毎に転
   送された画像データを格納すると共に、１バンド分の画
   像データについて印刷を完了したときにはその画像デー
   タが格納されていたアドレス空間をゼロクリアすること
   を特徴とする請求項５記載のプリンタ制御装置。
7. 【請求項７】 前記制御回路は、前記入力データを画像
   データに展開したときに、その画像データの１ワード分
   のデータ配列が前記プリンタエンジンが扱う所定のデー
   タ配列とは異なるときに、その所定のデータ配列となる
   ように１バンド分の画像データを１ワード単位で変換す
   る変換手段を含むことを特徴とする請求項１記載のプリ
   ンタ制御装置。
8. 【請求項８】 前記プリンタエンジンは、電子写真方式
   で画像を記録するためのプリンタエンジンであることを
   特徴とする請求項１記載のプリンタ制御装置。
9. 【請求項９】 印刷対象の入力データをページ記述言語
   にて所定形式の画像データにバンド単位で展開すると共
   に、その展開した画像データをバンド単位でプリンタエ
   ンジンへ転送する制御回路と、その制御回路から転送さ
   れたバンド単位の画像データを、複数バンド、１ペー
   ジ、あるいは複数ページ分だけ蓄えた時点で印刷を開始
   するプリンタエンジンとがパラレル転送方式の通信イン
   タフェースを介して接続されたプリンタ制御装置のデー
   タ転送方法であって、 前記プリンタエンジンへの１バンド分の画像データの転
   送の要否を前記制御回路にて判定し、 その判定によって転送を要しないと判断したバンドにつ
   いては、その１バンド分の画像データを、前記プリンタ
   エンジンに転送しないことを特徴とするプリンタ制御装
   置のデータ転送方法。
10. 【請求項１０】 前記制御回路に備えたメモリを用い
    て、展開した画像データをバンド単位で格納し、 あるバンドの画像データは転送を要しないと判定したと
    きには、その次のバンドの画像データを格納した前記メ
    モリの領域を特定するアドレス情報を、前記制御回路か
    ら前記プリンタエンジンに転送することを特徴とする請
    求項９記載のプリンタ制御装置のデータ転送方法。