JP2002215562A - Ｄｍａ制御装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】画像データ及びコマンド／ステータスデータを
ＤＭＡ転送するＤＭＡ制御装置において、ビットマップ
データの転送が遅くなりパフォーマンスを低下させる課
題を解決する。 【構成】 バンド内において、描画データがない領域は
ゼロのデータを転送せず、描画データがある矩形領域の
みエンジン本体にＤＭＡ転送して、転送するデータ量を
減らす。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、プリンタ装置における
ＤＭＡ制御装置及び方法に関するものである。

【0002】

【従来の技術】従来、レーザビームプリンタで代表され
る電子写真方式のプリンタにおいては、ホストコンピュ
ータ等の外部装置から印字データ（コードデータやイメ
ージデータ等）を受信して、その受信した印字データに
基ずいたビットマップデータを展開し、その展開が終了
した後、展開されたビットマップデータをビデオデータ
としてプリンタエンジンに出力している。

【0003】ところで昨今、この種の装置における解像度は
非常に高くなってきており、それにつれて転送するビッ
トマップデータも膨大な量を要するようになった。これ
を解決するために、従来は、シリアルデータとしてビッ
トマップデータを転送していたが、最近では、ビットマ
ップデータをパラレルデータとして転送するようになっ
てきた。また昨今、ＰＤＬボードとエンジン本体との間
を標準的でパラレルなインターフェース（以降、Ｉ／Ｆ
とする）を用いて接続し、ビットマップデータ及びＰＤ
Ｌボード・エンジン間の通信も同じバスを用いてやり取
りする手法がとられるようになってきた。

【0004】代表的なＩ／Ｆとしてたとえば、ＶＬ−Ｉ／
Ｆ、ＰＣＩ Ｉ／Ｆ、ＩＤＥＩ／Ｆなどがある。そし
て、これらのＩ／Ｆを用いて、ＰＤＬ内で展開したビッ
トマップデータを一度エンジン本体のＲＡＭに格納して
から印字したり、同じバスを用いて、コマンド／ステー
タスデータのやり取りも行なうようになった。

【0005】図１０、図１１は従来の転送方法を示した図で
あり、ＰＤＬ内のメモリに展開した描画データを、バン
ド毎にエンジン本体のメモリヘ転送する手法を示したも
のである。

【0006】

【発明が解決しようとする課題】しかしながら、ビット
マップデータとコマンド／ステータスデータを同じバス
を用いて転送する場合、コマンド／ステータスデータに
比ベビットマップデータのデータサイズが大きいため、
ビットマップデータの転送中にコマンド／ステータスの
やり取りが行ないにくい、あるいは、コマンド／ステー
タスのやり取りによりビットマップデータの転送が遅く
なりパフォーマンスを低下させる、という問題点があっ
た。そして、特に高速機の場合に、上記不具合が顕著に
現れると予想される。

【0007】

【課題を解決するための手段】本発明は、上記欠点を除
去するために成されたものであり、従来は、ＰＤＬボー
ド内において展開したビットマップデータを各バンド毎
に、描画データがあろうとなかろうと、エンジン本体に
転送していたが、本発明はバンド内において、描画デー
タがない領域はゼロのデータを転送せず、描画データが
ある矩形領域のみエンジン本体にＤＭＡ転送して、転送
するデータ量を減らすように制御することを特徴とす
る。

【0008】

【実施例】（実施例１）以下に添付の図面を用いて本発
明の実施例について説明する。図１は本発明のプリンタ
を適用した印刷システムを示す図であり、ＰＣＩバスを
利用したものである。

【0009】図面において、１はＰＤＬコントローラ部であ
り、２がプリンタエンジン部である。ＰＤＬコントロー
ラ部１において、１０１は表示パネルであり、パネルＩ
／Ｆ１０２を介してＰＤＬ内のバス１１０に繋がってい
る。１０３はホストＩ／Ｆであり、外部機器１０４との
接続をなすものである。１０５は画像データを発生する
画像データ発生部（回路）であり、ＲＡＭ１０６内にビ
ットマップデータを書き込む回路である。ＲＯＭ１０７
にはプログラム及びフォントデータが書き込まれてお
り、ＣＰＵ１０８の動作を制御するものである。１０９
はＲＡＭ１０６内に書き込まれた画像データ及びコマン
ド／ステータスデータをプリンタエンジン２へ転送する
ＰＣＩコントローラであり、ＰＣＩバス３に接続されて
いる。３１９及び３４５はＣＰＵ１０８からＰＣＩコン
トローラ１０９へ出力されるＣＰＵ制御信号であり、３
２０はＰＣＩコントローラ１０９からＣＰＵｌ０８へ出
力されるバス制御信号である。

【0010】２０１はプリンタエンジン内のＰＣＩコントロ
ーラであり、ＰＤＬのＲＡＭ１０６・ＰＣＩコントロー
ラ１０９を介して送られてくるビットマップデータ及び
コマンド／ステータスデータをプリンタエンジン内のＲ
ＡＭ２０４へ転送するものである。２０２・２０３はプ
リンタエンジンの動作を制御するＣＰＵ及びＲＯＭであ
り、２０５はＲＡＭ２０４内に格納された画像データを
プリンタ２０６へ転送するプリンタＩ／Ｆ部である。

【0011】図２は本実施例の動作を説明するために、ＰＣ
Ｉコントローラ１０９内を詳しく示したブロック図であ
る。図２において、３０３はＰＤＬボード内のデータバ
スであり、３４２はＰＤＬ内のアドレスバスである。３
１７・３１８・３６３はＰＣＩバス側の信号であり、そ
れぞれ、ＡＤバス・コントロール信号・コマンド／バイ
トイネーブル信号に相当する。

【0012】ＰＤＬ内のＲＡＭ１０６からエンジン本体内の
ＲＡＭ２０４ヘコマンドデータを転送する場合はＰＤＬ
データバス３０３から双方向バッファ３０５及びデータ
の並びがそのままのデータバス３０７を介して、一旦バ
ッファメモリ用のＦＩＦＯ３１１に格納された後、マス
ターコントローラ３１６を経由してＰＣＩバス３１７に
出力され、ＲＡＭ２０４に書き込まれる。転送先アドレ
ス及び転送元アドレスはエンジンＣＰＵ２０２及びＰＤ
Ｌ内のＣＰＵ１０８により設定できるが、まずエンジン
ＣＰＵ２０２より設定する手法を以下に述べる。

【0013】ＲＡＭ２０４への転送先アドレスは、エンジン
ＣＰＵ２０２によりＰＣＩバス３１７、ターゲットコン
トローラ３６１、データバス３５７、ＡＮＤ回路３３
５、ＯＲ回路３３３、データバス３２９を介してＤＭＡ
コントローラ内のアドレスカウンタ３２７に設定され、
更にアドレスバス３２８を介してマスターコントローラ
３１６に入力され、ＡＤバス３１７から出力される。

【0014】また、転送元アドレスを設定する場合、エンジ
ンＣＰＵ２０２はＰＣＩバス３１７、ターゲットコント
ローラ３６１、データバス３５７、ＡＮＤ回路３５０、
ＯＲ回路３５２、データバス３５３を介してアドレスカ
ウンタ３４９に転送元アドレスが設定され、双方向バッ
ファ３４６を介してアドレスバス３４２へ出力される。

【0015】ここで、コマンド／バイトイネーブル信号３６
３、デコーダ３６２を介してライト信号３５４が作成さ
れ、アドレスカウンタ３２７及び３４９へ入力される。
また、ＰＣＩバス３１７、ターゲットコントローラ３６
１、アドレスバス３５８、アドレスデコーダ３５６によ
り、レジスタ選択信号３４１（ＰＣＳ（１：０））・３
３１（ＰＣＳ（０５：０２））・３６５（ＰＣＳ（１
５：１２））が作成されるが、選択信号３３９（ＰＣＳ
０）・３３１（ＰＣＳ（０５：０２））がＨｉｇｈのと
きはＡＮＤ回路３３５、ＯＲ回路３３３、データバス３
２９を介して、データバス３５７が選択され、アドレス
カウンタ３２７に入力され、転送先アドレスが設定され
る。

【0016】さらに、選択信号３４０（ＰＣＳｌ）・３６５
（ＰＣＳ（１５：１２））がＨｉｇｈのときはＡＮＤ回
路３５０、ＯＲ回路３５２、データバス３５３を介し
て、データバス３５７が選択され、アドレスカウンタ３
４９に入力され、転送元アドレスが設定される。

【0017】同様にして、ＰＤＬ内のＣＰＵ１０８により転
送先アドレス及び転送元アドレスを設定する場合は、Ｃ
ＰＵ１０８からライト信号３４５がアドレスカウンタ３
２７及び３４９へ入力される。また、アドレスバス３４
２、双方向バッファ３４６、アドレスデコーダ３４８に
より、レジスタ選択信号３３８（ＬＣＳ（１：０））・
３３２（ＬＣＳ（０５：０２））・３６４（ＬＣＳ（１
５：１２））が作成されるが、選択信号３３６（ＬＣＳ
０）・３３２（ＬＣＳ（０５：０２））がＨｉｇｈのと
きはＡＮＤ回路３３４、ＯＲ回路３３３、データバス３
２９を介して、ＰＤＬ内のデータバス３０７が選択さ
れ、アドレスカウンタ３２７に入力され、転送先アドレ
スが設定される。

【0018】さらに、選択信号３３７（ＬＣＳｌ）・３６４
（ＬＣＳ（１５：１２））がＨｉｇｈのときはＡＮＤ回
路３５１、ＯＲ回路３５２、データバス３５３を介し
て、ＰＤＬ内のデータバス３０７が選択され、アドレス
カウンタ３４９に入力され、転送元アドレスが設定され
る。

【0019】エンジンのステータスデータはＲＡＭ２０４か
らＰＣＩバス３１７、マスターコントローラ３１６、バ
ッファ用ＦＩＦＯ３０８、データバス３０６、双方向バ
ッファ３０５を介してＰＤＬデータバス３０３へ出力さ
れ、ＲＡＭｌ０６に格納される。その際、転送先アドレ
ス及び転送元アドレスはエンジンＣＰＵ２０２及びＰＤ
Ｌ内のＣＰＵ１０８により設定できるが、エンジンＣＰ
Ｕ２０２より設定する場合は以下のとおりである。

【0020】ＲＡＭ２０４からの転送元アドレスは、エンジ
ンＣＰＵ２０２によりＰＣＩバス３１７、ターゲットコ
ントローラ３６１、データバス３５７、ＡＮＤ回路３３
５、ＯＲ回路３３３、データバス３２９を介してＤＭＡ
コントローラ内のアドレスカウンタ３２７に設定され、
更にアドレスバス３２８を介してマスターコントローラ
３１６に入力され、ＡＤバス３１７から出力される。

【0021】また、転送先アドレスは、エンジンＣＰＵ２０
２により、ＰＣＩバス３１７、ターゲットコントローラ
３６１、データバス３５７、ＡＮＤ回路３５０、ＯＲ回
路３５２、データバス３５３を介してアドレスカウンタ
３４９に設定され、双方向バッファ３４６を介してアド
レスバス３４２へ出力される。

【0022】ここで、コマンド／バイトイネーブル信号３６
３、デコーダ３６２を介してライト信号３５４が作成さ
れ、アドレスカウンタ３２７及び３４９へ入力される。
また、ＰＣＩバス３１７、ターゲットコントローラ３６
１、アドレスバス３５８、アドレスデコーダ３５６によ
り、レジスタ選択信号３４１（ＰＣＳ（１：０））・３
３１（ＰＣＳ（０５：０２））・３６５（ＰＣＳ（１
５：１２））が作成されるが、選択信号３３９（ＰＣＳ
０）・３３１（ＰＣＳ（０５：０２））がＨｉｇｈのと
きはＡＮＤ回路３３５、ＯＲ回路３３３、データバス３
２９を介して、データバス３５７が選択され、アドレス
カウンタ３２７に入力され、転送元アドレスが設定され
る。

【0023】さらに、選択信号３４０（ＰＣＳｌ）・３６５
（ＰＣＳ（１５：１２））がＨｉｇｈのときはＡＮＤ回
路３５０、ＯＲ回路３５２、データバス３５３を介し
て、データバス３５７が選択され、アドレスカウンタ３
４９に入力され、転送先アドレスが設定される。

【0024】同様にして、ＰＤＬ内のＣＰＵ１０８により転
送先アドレス及び転送元アドレスを設定する場合は、Ｃ
ＰＵ１０８からライト信号３４５がアドレスカウンタ３
２７及び３４９へ入力される。また、アドレスバス３４
２、双方向バッファ３４６、アドレスデコーダ３４８に
より、レジスタ選択信号３３８（ＬＣＳ（１：０））・
３３２（ＬＣＳ（０５：０２））・３６４（ＬＣＳ（１
５：１２））が作成されるが、選択信号３３６（ＬＣＳ
０）・３３２（ＬＣＳ（０５：０２））がＨｉｇｈのと
きはＡＮＤ回路３３４、ＯＲ回路３３３、データバス３
２９を介して、ＰＤＬ内のデータバス３０７が選択さ
れ、アドレスカウンタ３２７に入力され、転送元アドレ
スが設定される。

【0025】さらに、選択信号３３７（ＬＣＳｌ）・３６４
（ＬＣＳ（１６：１２））がＴｒｕｅのときはＡＮＤ回
路３５１、ＯＲ回路３５２、データバス３５３を介し
て、ＰＤＬ内のデータバス３０７が選択され、アドレス
カウンタ３４９に入力され、転送先アドレスが設定され
る。

【0026】ここで、ＤＭＡコントローラ３２６は、エンジ
ンＣＰＵ２０２またはＰＤＬＣＰＵ１０８により、それ
ぞれ、データバス３５７、３０７を介して、３０８・３
１１のうち、どちらのＦＩＦＯを使用してＤＭＡ転送を
起動するかが設定されると同時に、ＦＩＦＯ３０８また
は３１１から入力されるＲＥＱｌ信号（３１０）または
ＲＥＱ２信号（３１３）がＴｒｕｅになると、ＤＭＡ
ＲＥＱ信号３２４をＴｒｕｅにして出力する。

【0027】ＰＤＬバスアービタ回路３２１は、ＤＭＡ Ｒ
ＥＱ信号３２４がＴｒｕｅになるとＣＰＵ１０８から入
力されるコントロール信号３１９の状態により、バスマ
スタになることをコントロール信号３２０を介してＣＰ
Ｕ１０８へ通知し、ＤＯＣ信号３０１、ＡＤＲＯＣ信号
３３１をＴｒｕｅにして、双方向バッファ３０５、３４
６を制御すると同時に、ワード単位でデータを転送する
たびにＤＭＡ ＡＣＫ信号３２５をＴｒｕｅにして、Ｄ
ＭＡコントローラ３２６へ出力する。

【0028】ＤＭＡコントローラ３２６は、Ｔｒｕｅになっ
たＤＭＡ ＡＣＫ信号３２５を受け取ると、ＡＣＫｌ信
号（３０９）またはＡＣＫ２信号（３１２）をＨｉｇｈ
にしてＦＩＦＯ３０８または３１１へ出力すると同時
に、アドレスカウンタ３２７、３４９へも出力して、ア
ドレスカウンタ３２７及び３４９をカウントアップさせ
る。

【0029】ここで、エンジンＣＰＵ２０２はＡＤバス３１
７、ターゲットコントローラ３６１、アドレスバス３５
８を介して、コンフィグレーションレジスタ３５９の値
をデータバス３６４、ターゲットコントローラ３６１、
ＡＤバス３１７を介して読み出し、どのＰＤＬボードが
接続されているかを判断することができる。

【0030】ＰＤＬ内のＲＡＭｌ０６からエンジン本体内の
ＲＡＭ２０４ヘビットマップデータを転送する場合も、
コマンドデータ同様、ＰＤＬデータバス３０３、双方向
バッファ３０５、データバス３０７、ＦＩＦＯ３１１、
マスターコントローラ３１６を経由してＰＣＩバス３１
７に出力され、ＲＡＭ２０４に転送される。

【0031】ここで、ビットマップデータを転送する場合は
図３、図４に示すとうり、描画データのある矩形領域の
転送元先頭アドレス（ＳＡ）、転送元矩形領域の幅
（Ｗ）、転送元矩形領域のライン数（Ｌ）、転送元有効
印字幅（ＹＷ）、並びに転送先先頭アドレス（ＳＡ）、
転送先矩形領域の幅（Ｗ）、転送先矩形領域のライン数
（Ｌ）、転送先有効印字幅（ＹＷ）を設定する。これら
の値はアドレスカウンタ３２７、３４９に設定される
が、詳細な設定方法は、図５を用いて説明する。

【0032】図５はアドレスカウンタ３２７、３４９の内部
を示した図であり、４０１はデータバス３２９または３
５３が接続されるデータバスであり、４０２は３３２Ｌ
ＣＳ（０５：０２）または３６４ＬＣＳ（１５：１２）
が接続される選択信号であり、４０３は３３１ＰＣＳ
（０５：０２）または３６５ＰＣＳ（１５：１２）が接
続される選択信号であり、４０４はＰＤＬ内のライト信
号３４５が接続されるライト信号であり、４０５はＰＣ
Ｉ側のライト信号３５４が接続されるライト信号であ
り、４０６は３０９ＡＣＫｌ・３１２ＡＣＫ２をＯＲ回
路３５５によりＯＲした信号であり、４４２はアドレス
バス３２８または３６６に接続されたアドレスバスであ
る。

【0033】ここで以下に、エンジン本体から各値をセット
する場合について述べる。先頭アドレス（ＳＡ）を設定
するときは、４０３の中のＰＣＳ２と４０５のライト信
号がＴｒｕｅになり、ＯＲ回路４０７、ＮＡＮＤ回路４
１２を介して４１６がＴｒｕｅになり、その時に入力さ
れるデータ４０１の値がレジスタにセットされる。同様
にして、有効印字幅（ＹＷ）、矩形領域の幅（ｗ）、矩
形領域のライン数（Ｌ）をセットする場合はそれぞれ、
ＰＣＳ３、ＰＣＳ４、ＰＣＳ５及び４０５のライト信号
がＴｒｕｅになり、ＮＡＮＤ回路４１３から４１５の出
力信号である４１７から４１９のいずれかがＴｒｕｅと
なり、そのときのデータバス４０１の値がレジスタ４２
０に設定される。

【0034】矩形領域の幅（Ｗ）、矩形領域の先頭アドレス
（ＳＡ）、有効印字幅（ＹＷ）、矩形領域のライン数
（Ｌ）から計算された矩形領域の最終アドレス（ＳＡ＋
（Ｌ−１）＊ＹＷ＋Ｗ）、はそれぞれ４２１、４２２、
４２３、４２５に出力される。セレクタ４３０には、有
効印字幅（ＹＷ）４２３とゼロデータ４２４が入力され
るが、選択信号４３５が当初Ｌｏｗであるため、ゼロデ
ータ４２４が選択されて４３２に出力され、加算器４３
３に入力される。ラッチ回路４３６の出力である４３１
も最初はゼロであるため、加算器４３３の出力４３４も
ゼロとなる。加算器４３７の入力には、矩形領域の先頭
アドレス（ＳＡ）４２２とゼロが入力され、４３８には
先頭アドレス（ＳＡ）が出力され、加算器４３９とカウ
ンタ４４０に入力される。加算器４３９には矩形領域の
幅（Ｗ）４２１も入力されるため、（ＳＡ＋Ｗ）の値が
４４１へ出力され、比較器４４３へ入力される。

【0035】一方、カウンタ４４０には先頭アドレス（Ｓ
Ａ）が入力されると、Ｌｏａｄ信号４２７、ＯＲ回路４
２８、出力信号４２９を介してＬｏａｄ信号が入力さ
れ、先頭アドレス（ＳＡ）が設定され、アドレス信号４
４２に（ＳＡ）の値が設定される。そして、ＤＭＡ転送
が起動されると、ＥＮ信号４２６がＨｉｇｈになり、Ｊ
Ｋフリップフロップ４４６の出力４４７はＨｉｇｈにな
り、カウンタ４４０がカウントイネーブルになると同時
に、ラッチ回路４３６のクリアが解除される。

【0036】この状態でデータ転送されると、データ転送の
たびにＡＣＫ信号４０６はＨｉｇｈとなり、カウンタ４
４０はカウントアップし、アドレス信号４４２がアップ
する。そして、アドレス信号４４２の値が（ＳＡ＋Ｗ）
になると４４１の値と等しくなり、比較器４４３の出力
がＨｉｇｈになり、ＡＮＤ回路４４９に入力され、ＡＮ
Ｄ回路４４９の出力４３５もＨｉｇｈになり、１ライン
日の転送が終了する。

【0037】信号４３５がＨｉｇｈになると、セレクタ４３
０は有効印字幅（ＹＷ）４２３を選択し、出力４３２は
（ＹＷ）となるが、４３１がゼロであるため、加算器４
３３の出力４３４は（ＹＷ）となり、ラッチ回路４３６
の出力４３１も（ＹＷ）の値に保持される。そして、加
算器４３７の出力４３８は（ＳＡ＋ＹＷ）となり、信号
４３５、ＯＲ回路４２８を介してＬｏａｄ信号４２９が
Ｈｉｇｈとなり、カウンタ４４０に（ＳＡ＋ＹＷ）の値
がセットされ、アドレス４４２は（ＳＡ＋ＹＷ）の値を
出力する。

【0038】一方、加算器４３９には矩形領域の幅（Ｗ）４
２１も入力されるため、（ＳＡ＋ＹＷ＋Ｗ）の値が４４
１へ出力され、比較器４４３へ入力される。データ転送
が生じると、ＡＣＫ信号４０６はＨｉｇｈとなり、カウ
ンタ４４０はカウントアップし、アドレス信号４４２が
アップする。アドレス信号４４２の値が（ＳＡ＋ＹＷ＋
Ｗ）になると４４１の値と等しくなり、比較器４４３の
出力がＨｉｇｈになり、ＡＮＤ回路４４９に入力され、
ＡＮＤ回路４４９の出力４３５もＨｉｇｈになり、２ラ
イン日の転送が終了する。

【0039】同様にして、（Ｌ−１）ライン日の転送が終了
すると、カウンタ４４０は４３８の値（ＳＡ＋（Ｌ−
１）＊ＹＷ）にセットされ、カウントアップするが、４
４０の出力が（ＳＡ＋（Ｌ−１）＊ＹＷ＋Ｗ）になる
と、比較器４４４の入力４２５の値と等しくなり、比較
器４４４の出力４４５はＨｉｇｈになり、ＪＫフリップ
フロツプ４４６がリセットされて、出力４４７はＬｏｗ
となり、カウンタ４４０はカウントデイセーブルになる
と同時にラッチ回路４３６もクリアされ、最終Ｌライン
日の転送が終了する。

【0040】以上の説明では、描画データのある矩形領域の
転送元先頭アドレス（ＳＡ）、転送元矩形領域の幅
（Ｗ）、転送元矩形領域のライン数（Ｌ）、転送元有効
印字幅（ＹＷ）、並びに転送先矩形領域の幅（Ｗ）、転
送先矩形領域のライン数（Ｌ）、転送先有効印字幅（Ｙ
Ｗ）をエンジン本体側から設定する場合について述べた
が、ＰＤＬ内から設定する場合はデータバス４０１、選
択信号ＬＣＳ（１：０）３３８、ＬＣＳ（５：２）４０
２、及びライト信号４０４がＨｉｇｈとなり、上記各値
を設定しデータ転送を行なう。

【0041】以上説明したように、描画データのある矩形領
域のみ、上記設定を行ないＲＡＭ１０６からＲＡＭ２０
４ヘデータ転送するが、描画データがない領域は上記設
定は行なわず、ゼロデータのＤＭＡ転送を省きデータ転
送量を削減する。ただし、ＲＡＭ２０４からプリンタＩ
／Ｆ２０５を介して、プリンタ２０６ヘデータを読み出
す場合は、データを読み出した後ゼロクリアするものと
する。

【0042】（実施例２）図６に実施例２を示す。図６はＤ
ＭＡ転送チヤネルを２個設けた場合であり、図２におい
てＤＭＡ転送を制御するＦＩＦＯ３０８・３１１を１つ
にまとめ、それらＤＭＡ転送チヤネルを５０２、５０５
として２個設けた場合を示したブロック図である。ここ
で、図６では図２と変わらないブロックには、同じ番号
をつけている。

【0043】図６において、ＰＤＬのＲＡＭ１０６からエン
ジン本体内のＲＡＭ２０４ヘコマンドデータを転送する
場合はＰＤＬデータ３０３から双方向バッファ３０５を
介して、データの並びがそのままのデータバス３０７を
介して、一旦５０２内のＦＩＦＯに格納され、データバ
ス５１０を介してセレクタ５０８に入力される。また、
ＲＡＭ２０４への転送先アドレスは、エンジンＣＰＵ２
０２がＰＣＩバス３１７、ターゲットコントローラ３６
１、データバス３５７を介して３２６内のアドレスカウ
ンタ３２７に設定され、更にアドレスバス３２８を通し
てマスターコントローラ３１６に入力され、ＡＤバス３
１７より出力される。ところで、ＤＭＡコントローラ３
２６は当初ＳＥＬｎｌ／２信号をＬｏｗとして出力する
ため、セレクタ５０８によりデータバス５１０が選択さ
れ、マスターコントローラ３１６を介してＡＤバス３１
７に出力される。

【0044】エンジンのステータスデータはＲＡＭ２０４か
らＰＣＩバス３１７、マスターコントローラ３１６、デ
ータバス５０９、ＦＩＦＯ５０２、セレクタ５０１、双
方向バッファ３０５を介してＰＤＬデータバス３０３へ
出力され、ＲＡＭ１０６に格納される。この場合も、デ
ータの並びは変わらずに転送される。

【0045】一方、ＰＤＬのＲＡＭｌ０６からエンジン内の
ＲＡＭ２０４へ描画データを転送する際、エンジンＣＰ
Ｕ２０２がコンフィグレーションレジスタ３５９の値に
より、図７・図８に示すようにＰＤＬ内のビットマップ
データとエンジン内のデータの並びが異なると判断した
場合は、エンジンＣＰＵ２０２はＡＤバス３１７、ター
ゲットコントローラ３６１、データバス３５７を介して
ＤＭＡコントローラ３２６に転送チヤネル２を使用する
ように設定し、ＳＥＬｎｌ／２信号をＨｉｇｈにセット
する。これにより、ＲＡＭ１０６からのビットマップデ
ータはＰＤＬデータバス３０３、双方向バッファ３０
５、データバス３０７、ＦＩＦＯ５０５を介して、デー
タの並びが逆のデータバス５１１（ＰＤＬデータのＬＳ
Ｂ／ＭＳＢをエンジン本体のデータＭＳＢ／ＬＳＢへ接
続）が選択され、マスターコントローラ３１６を介して
ＡＤバス３１７へ出力され、ＲＡＭ２０４へＤＭＡ転送
される。

【0046】また、ＰＤＬのＲＡＭ１０６からエンジン内の
ＲＡＭ２０４へ描画データを転送する際、エンジンＣＰ
Ｕ２０２がコンフィグレーションレジスタ３５９の値に
より、ＰＤＬ内のビットマップデータとエンジン内のデ
ータの並びが同じと判断した場合は、エンジンＣＰＵ２
０２はＡＤバス３１７、ターゲットコントローラ３６
１、データバス３５７を介してＤＭＡコントローラ３２
６に転送チヤネル１を使用するように設定し、ＳＥＬｎ
ｌ／２信号をＬｏｗにセットする。

【0047】これにより、ＲＡＭ１０６からのビットマップ
データはＰＤＬデータバス３０３、双方向バッファ３０
５、データバス３０７、ＦＩＦＯ４０２を介して、デー
タの並びがそのままのデータバス５１０が選択され、マ
スターコントローラ３１６を介してＡＤバス３１７へ出
力され、ＲＡＭ２０４へＤＭＡ転送される。

【0048】図６において、Ｒ／Ｗ ＲＥＱｌ信号５０４、
Ｒ／Ｗ ＲＥＱ２信号５０７、Ｒ／Ｗ ＡＣＫｌ信号５
０３、Ｒ／Ｗ ＡＣＫ２信号５０６は、それぞれリード
及びライトの２本の信号であり、エンジン本体内のＲＡ
Ｍ２０４からＰＤＬ内ＲＡＭ１０６へ転送する場合は各
リード信号がＴｒｕｅになり、ＰＤＬ内ＲＡＭ１０６か
らエンジン本体内のＲＡＭ２０４へ転送する場合は各ラ
イト信号がＴｒｕｅになる。

【0049】（実施例３）図９に実施例３を示す。図９は実
施例２を示す図６の一部を変更したものであり、転送サ
イズをカウントするカウンタ４５０を新たに設けたもの
である。カウンタ４５０は、データ転送毎にＨｉｇｈに
なるＡＣＫ信号４０６をカウントして４５１へ出力し、
４５１の値がレジスタ４５２の出力値（Ｌ＊Ｗ−１）と
等しくなると、比較器４４４の出力４４５がＨｉｇｈと
なり、ＪＫフリップフロツプ４４６の出力４４７がＬｏ
ｗとなり、カウンタ４４０はカウントデイセーブルとな
り、データ転送が終了する。このとき、カウンタ４５０
のクリア入力は４４７によりＬｏｗとなるため、カウン
タ出力４５１はゼロに初期化される。

【0050】

【発明の効果】以上説明したように本発明によれば、Ｐ
ＤＬボード内のＲＡＭからエンジン本体内のＲＡＭヘビ
ットマップデータを転送する場合、描画データのない領
域はデータ転送せず、描画データのある矩形領域のみＤ
ＭＡ転送するため、ビットマップデータの転送サイズを
削減することができ、データ転送によるパフォーマンス
の低下を避けることができる。

【図面の簡単な説明】

【図１】図１はプリンタ制御装置のブロック図である。

【図２】図２は本発明の実施例１を示すＰＣＩコントロ
ーラ内のブロック図である。

【図３】図３はＰＤＬメモリ内印字データを示す図であ
る。

【図４】図４は工ンジン本体メモリ内印字データを示す
図である。

【図５】図５はアドレスカウンタ内の詳細を示すブロッ
ク図である。

【図６】図６は本発明の実施例２を示すＰＣＩコントロ
ーラ内のブロック図である。

【図７】図７はＰＤＬメモリ内印字データの並びを示す
図である。

【図８】図８は工ンジン本体メモリ内印字データの並び
を示す図である。

【図９】図９は本発明の実施例３を示すアドレスカウン
タ内の詳細を示すブロック図である。

【図１０】図１０は従来の実施例におけるＰＤＬメモリ
内・印字データを示す図である。

【図１１】図１１は従来の実施例におけるエンジン本体
メモリ内・印字データを示す図である。

【符号の説明】

１：ＰＤＬコントローラ部 ２：プリンタエンジン部 ３：ＰＣＩバス １０１：表示パネル １０２：パネルＩ／Ｆ ｌ０３：ホストＩ／Ｆ ｌ０４：外部機器 １０５：画像データ発生部 １０６：ＰＤＬ内ＲＡＭ ｌ０７：ＰＤＬ内ＲＯＭ ｌ０８：ＰＤＬ内ＣＰＵ １０９：ＰＤＬ内ＰＣＩ Ｉ／Ｆ ｌｌ０：ＰＤＬ内バス ２０１：エンジン本体内ＰＣＩ Ｉ／Ｆ ２０２：エンジン本体内ＣＰＵ ２０３：エンジン本体内ＲＯＭ ２０４：エンジン本体内ＲＡＭ ２０５：プリンタＩ／Ｆ ２０６：プリンタ ３０１：データ出力コントロール信号 ３０２：ＰＤＬ内リード信号 ３０３：ＰＤＬ内データバス ３０４：ＮＯＲ回路 ３０５：双方向バッファ ３０６：データバス ３０７：データバス ３０８：ＦＩＦＯ ３０９：ＡＣＫｌ信号 ３１０：ＲＥＱｌ信号 ３１１：ＦＩＦＯ ３１２：ＡＣＫ２信号 ３１３：ＲＥＱ２信号 ３１４：データバス ３１５：データバス ３１６：マスターコントローラ ３１７：ＰＣＩ ＡＤバス ３１８：ＰＣＩバスコントロール信号 ３１９：ＣＰＵコントロール信号 ３２０：バスコントロール信号 ３２１：ＰＤＬバスアーピター回路 ３２２：アドレス出力コントロール信号 ３２４：ＤＭＡＲＥＱ信号 ３２５：ＤＭＡＡＣＫ信号 ３２６：ＤＭＡコントローラ ３２７：アドレスカウンタ ３２８：アドレスバス ３２９：データバス ３３１：アドレスカウンタ３２７内を選択するためのＰ
ＣＩ側選択信号 ３３２：アドレスカウンタ３２７内を選択するためのＰ
ＤＬ側選択信号 ３３３：ＯＲ回路 ３３４：ＡＮＤ回路 ３３５：ＡＮＤ回路 ３３６：データバス３０７を選択するためのＰＤＬ側選
択信号 ３３７：データバス３０７を選択するためのＰＤＬ側選
択信号 ３３８：データバス３０７を選択するためのＰＤＬ側選
択信号 ３３９：データバス３５７を選択するためのＰＣＩ側選
択信号 ３４０：データバス３５７を選択するためのＰＣＩ側選
択信号 ３４１：データバス３５７を選択するためのＰＣＩ側選
択信号 ３４２：ＰＤＬ内アドレスバス ３４３：ＰＤＬ内リード信号 ３４５：ＰＤＬ内ライト信号 ３４６：双方向バッファ ３４７：ＮＯＲ回路 ３４８：アドレスデコーダ ３４９：アドレスカウンタ ３５０：ＡＮＤ回路 ３５１：ＡＮＤ回路 ３５２：ＯＲ回路 ３５３：データバス ３５４：ＰＣＩ側ライト信号 ３５５：ＯＲ回路 ３５６：アドレスデコーダ ３５７：データバス ３５８：アドレスバス ３５９：コンフィグレーションレジスタ ３６０：コンフィグレーションレジスタ選択信号 ３６１：ターゲットコントローラ ３６２：ＰＣＩ側デコーダ ３６３：ＰＣＩコマンド／バイトイネーブル信号 ３６４：アドレスカウンタ３４９内を選択するためのＰ
ＤＬ側選択信号 ３６６：データバス ４０１：データバス ４０２：ＰＤＬ側選択信号 ４０３：ＰＣＩ側選択信号 ４０４：ＰＤＬ側ライト信号 ４０５：ＰＣＩ側ライト信号 ４０６：ＡＣＫ信号 ４０７：ＯＲ回路 ４０８：ＯＲ回路 ４０９：ＯＲ回路 ４１０：ＯＲ回路 ４１１：ＯＲ回路 ４１２：ＮＡＮＤ回路 ４１３：ＮＡＮＤ回蕗 ４１４：ＮＡＮＤ回路 ４１５：ＮＡＮＤ回路 ４１６：先頭アドレスライト信号 ４１７：有効印字領域幅ライト信号 ４１８：矩形領域幅ライト信号 ４１９：矩形領域ライン数ライト信号 ４２０：レジスタ ４２１：矩形領域幅を示す信号線 ４２２：先頭アドレスを示す信号線 ４２３：有効印字領域幅を示す信号線 ４２４：ゼロデータ ４２５：矩形領域最終アドレスを示す信号線 ４２６：ＤＭＡ転送開始を示すイネーブル信号 ４２７：アドレスカウンタにアドレスをセットするため
のロード信号 ４２８：ＯＲ回路 ４２９：アドレスカウンタにアドレスをセットするため
のロード信号 ４３０：セレクタ ４３１：ラッチ回路出力信号 ４３２：セレクタ出力信号 ４３３：加算器 ４３４：加算器出力信号 ４３５：ラッチ信号（選択信号） ４３６：ラッチ回路 ４３７：加算器 ４３８：加算器出力信号 ４３９：加算器 ４４０：カウンタ ４４１：加算器出力信号 ４４２：アドレスカウンタ出力信号 ４４３：比較器 ４４４：比較器 ４４５：比較器出力信号 ４４６：ＪＫフリップフロップ ４４７：ＪＫフリップフロップ出力信号 ４４８：比較器出力信号 ４４９：ＡＮＤ回路 ４５０：転送カウンタ ４５１：転送カウンタ出力信号 ４５２：転送サイズを示す信号線 ５０１：セレクタ ５０２：ＦＩＦＯ１ ５０３：Ｒ／Ｗ ＡＣＫｌ信号 ５０４：Ｒ／Ｗ ＲＥＱｌ信号 ５０５：ＦＩＦＯ２ ５０６：Ｒ／Ｗ ＡＣＫ２信号 ５０７：Ｒ／Ｗ ＲＥＱ２信号 ５０８：セレクタ ５０９：データバス ５１０：データバス ５１１：データバス ５１２：セレクタ選択信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＰＤＬボードとエンジン本体とを繋ぐイン
   ターフェースがパラレルのデータバスであり、上記デー
   タバスを介して画像データ及びコマンド／ステータスデ
   ータをＤＭＡ転送するＤＭＡ制御装置において、ＰＤＬ
   内で展開した描画データを任意の矩形領域毎にデータ転
   送する際、矩形領域内に描画データがあるかないかを判
   断し、描画データがない場合はエンジン本体ヘデータ転
   送しないことを特徴とするＤＭＡ制御装置。
2. 【請求項２】請求項１記載のＤＭＡ制御装置において、
   描画データがある矩形領域内では、ＰＤＬ内ＲＡＭの矩
   形領域先頭アドレス、有効印字領域幅、矩形領域の幅、
   矩形領域のライン数あるいは転送サイズ、及びエンジン
   本体内ＲＡＭの矩形領域先頭アドレス、有効印字領域
   幅、矩形領域の幅、矩形領域のライン数あるいは転送サ
   イズを設定し、ＤＭＡ転送するが、描画データがない矩
   形領域では上記設定を行なわず、次の印字データのある
   矩形領域のＤＭＡ転送の設定に移ることを特徴とするＤ
   ＭＡ制御装置。
3. 【請求項３】請求項１記載のＤＭＡ制御装置において、
   描画データがある矩形領域のＰＤＬ内及びエンジン本体
   内の矩形領域先頭アドレス、有効印字領域幅、矩形領域
   の幅、矩形領域のライン数あるいは転送サイズの設定を
   ＰＤＬ及びエンジン本体の両者から設定できることを特
   徴とするＤＭＡ制御装置。
4. 【請求項４】ＰＤＬボードとエンジン本体とを繋ぐデー
   タバスを介して描画データをＤＭＡ転送するＤＭＡ制御
   方法において、ＰＤＬボード内で展開した描画データを
   任意の矩形領域毎にデータ転送する際、矩形領域内に描
   画データがあるかないかを判断し、描画データがない場
   合はエンジン本体ヘデータ転送しないことを特徴とする
   ＤＭＡ制御方法。
5. 【請求項５】請求項４記載のＤＭＡ制御方法において、
   描画データがある矩形領域内では、ＰＤＬボード内ＲＡ
   Ｍの矩形領域先頭アドレス、有効印字領域幅、矩形領域
   の幅、矩形領域のライン数あるいは転送サイズ、及びエ
   ンジン本体内ＲＡＭの矩形領域先頭アドレス、有効印字
   領域幅、矩形領域の幅、矩形領域のライン数あるいは転
   送サイズを設定し、ＤＭＡ転送するが、描画データがな
   い矩形領域では上記設定を行なわず、次の描画データの
   ある矩形領域のＤＭＡ転送の設定に移ることを特徴とす
   るＤＭＡ制御方法。
6. 【請求項６】請求項４記載のＤＭＡ制御方法において、
   描画データがある矩形領域のＰＤＬ内ボード及びエンジ
   ン本体内の矩形領域先頭アドレス、有効印字領域幅、矩
   形領域の幅、矩形領域のライン数あるいは転送サイズの
   設定をＰＤＬボード及びエンジン本体の両者から設定で
   きることを特徴とするＤＭＡ制御方法。