JP3159855B2 - 印刷装置における画像メモリのアクセス回路及び印刷装置 - Google Patents
印刷装置における画像メモリのアクセス回路及び印刷装置Info
- Publication number
- JP3159855B2 JP3159855B2 JP32802893A JP32802893A JP3159855B2 JP 3159855 B2 JP3159855 B2 JP 3159855B2 JP 32802893 A JP32802893 A JP 32802893A JP 32802893 A JP32802893 A JP 32802893A JP 3159855 B2 JP3159855 B2 JP 3159855B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- image memory
- video
- signal
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Record Information Processing For Printing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は印刷装置における画像メ
モリのアクセス回路及び印刷装置に関するものである。
モリのアクセス回路及び印刷装置に関するものである。
【０００２】
【従来の技術】一般に、ページプリンタに代表される印
刷装置では、上位装置から送られてきた印刷データに基
づいてビットマップメモリに文字パターンを展開した
り、線画を描画し、しかる後、そのビットマップメモリ
に展開されたビットイメージを読出してはプリンタエン
ジン部へビデオ信号として出力する処理を行なう。
刷装置では、上位装置から送られてきた印刷データに基
づいてビットマップメモリに文字パターンを展開した
り、線画を描画し、しかる後、そのビットマップメモリ
に展開されたビットイメージを読出してはプリンタエン
ジン部へビデオ信号として出力する処理を行なう。
【０００３】通常、ビットマップメモリは１ページ分の
容量か、１ページ分の数分の１の容量を有するが、描画
する側（ＣＰＵ等）のメモリアクセスと、ビットイメー
ジの読出し側（プリンタエンジンへビデオ信号を出力す
る側）の間では、ビットマップメモリに対する調停が行
なわれ、一方がアクセス中であれば、もう一方はアクセ
スが終了した後にアクセス可能となる。
容量か、１ページ分の数分の１の容量を有するが、描画
する側（ＣＰＵ等）のメモリアクセスと、ビットイメー
ジの読出し側（プリンタエンジンへビデオ信号を出力す
る側）の間では、ビットマップメモリに対する調停が行
なわれ、一方がアクセス中であれば、もう一方はアクセ
スが終了した後にアクセス可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来技術において、ＣＰＵのアクセスが連続であった場
合、ビットイメージ読み出しアクセス側が待たされる為
に、所定期間にメモリへのアクセスが終了しないとオー
バランが発生する欠点があった。特に、画像記録を行う
ために、そのビットイメージデータの転送に間に合わな
くなると、正常な印刷を行なえない場合には、重大な問
題になる。
従来技術において、ＣＰＵのアクセスが連続であった場
合、ビットイメージ読み出しアクセス側が待たされる為
に、所定期間にメモリへのアクセスが終了しないとオー
バランが発生する欠点があった。特に、画像記録を行う
ために、そのビットイメージデータの転送に間に合わな
くなると、正常な印刷を行なえない場合には、重大な問
題になる。
【０００５】
【課題を解決するための手段】本発明はかかる問題点に
鑑みなされたものであり、ＣＰＵによる画像メモリへの
アクセスが連続アクセスである場合には、印刷出力する
ための画像メモリに対する読み込みを行う側の優先順位
を優先させ、もってオーバーランの発生を防ぎ正常な印
刷を行うことを可能ならしめる印刷装置における画像メ
モリのアクセス回路及び印刷装置を提供しようとするも
のである。
鑑みなされたものであり、ＣＰＵによる画像メモリへの
アクセスが連続アクセスである場合には、印刷出力する
ための画像メモリに対する読み込みを行う側の優先順位
を優先させ、もってオーバーランの発生を防ぎ正常な印
刷を行うことを可能ならしめる印刷装置における画像メ
モリのアクセス回路及び印刷装置を提供しようとするも
のである。
【０００６】この課題を解決するため、例えば本発明の
印刷装置における画像メモリのアクセス回路は以下の構
成を備える。すなわち、イメージデータを格納する画像
メモリと、ビデオ転送要求信号を真にすることにより画
像メモリへのアクセス権を獲得し、画像メモリからイメ
ージデータを読み込み、ビデオ信号に変換し、プリンタ
エンジンに転送するビデオ転送手段と、ＣＰＵの前記画
像メモリへのアクセスの種類が連続アクセスであり、当
該連続アクセスの最中に、前記ビデオ転送手段からのビ
デオ転送要求信号が真になった場合には、ＣＰＵを待機
状態にさせるためにＣＰＵウエイト信号を真にし、前記
画像メモリからイメージデータをビデオ転送手段が取り
込み、ビデオ要求信号が偽となった場合、ＣＰＵを待機
状態から開放しＣＰＵの画像メモリへの連続アクセスを
再開させるためにＣＰＵウエイト信号を偽とすることを
特徴とする。
印刷装置における画像メモリのアクセス回路は以下の構
成を備える。すなわち、イメージデータを格納する画像
メモリと、ビデオ転送要求信号を真にすることにより画
像メモリへのアクセス権を獲得し、画像メモリからイメ
ージデータを読み込み、ビデオ信号に変換し、プリンタ
エンジンに転送するビデオ転送手段と、ＣＰＵの前記画
像メモリへのアクセスの種類が連続アクセスであり、当
該連続アクセスの最中に、前記ビデオ転送手段からのビ
デオ転送要求信号が真になった場合には、ＣＰＵを待機
状態にさせるためにＣＰＵウエイト信号を真にし、前記
画像メモリからイメージデータをビデオ転送手段が取り
込み、ビデオ要求信号が偽となった場合、ＣＰＵを待機
状態から開放しＣＰＵの画像メモリへの連続アクセスを
再開させるためにＣＰＵウエイト信号を偽とすることを
特徴とする。
【０００７】
【実施例】以下、添付図面に従って本発明に係る実施例
を詳細に説明する。
を詳細に説明する。
【０００８】図２は本発明の一実施例のメモリリード／
ライト回路を有する出力装置全体の概略構成を示す。
ライト回路を有する出力装置全体の概略構成を示す。
【０００９】図２において、１００は装置全体の制御を
行うＣＰＵ（中央演算装置）であり、１０３はＣＰＵ１
００の制御プログラムやフォントデータ等が内蔵されて
いるＲＯＭである。１０１はデータメモリである画像メ
モリ４のリード／ライトを制御するメモリリード／ライ
ト回路（メモリアクセス回路に相当する）、１０４は例
えば印刷データ等を入力するデータ入力部、１０５はデ
ータ入力部から入力されたデータの可視表示（または記
録）出力を行うデータ出力部である。データ出力部１０
５としては、レーザビームプリンタ等のプリンタエンジ
ン部が適用される。また、１０６はＣＰＵ１００が動作
中にワークエリアとして使用したり、データ入力部１０
４から入力したデータを一時的に記憶するバッファ領域
を備えるＲＡＭである。
行うＣＰＵ（中央演算装置）であり、１０３はＣＰＵ１
００の制御プログラムやフォントデータ等が内蔵されて
いるＲＯＭである。１０１はデータメモリである画像メ
モリ４のリード／ライトを制御するメモリリード／ライ
ト回路（メモリアクセス回路に相当する）、１０４は例
えば印刷データ等を入力するデータ入力部、１０５はデ
ータ入力部から入力されたデータの可視表示（または記
録）出力を行うデータ出力部である。データ出力部１０
５としては、レーザビームプリンタ等のプリンタエンジ
ン部が適用される。また、１０６はＣＰＵ１００が動作
中にワークエリアとして使用したり、データ入力部１０
４から入力したデータを一時的に記憶するバッファ領域
を備えるＲＡＭである。
【００１０】実施例のデータ出力部（プリンタエンジ
ン）１０５の構成とその動作を図５を用いて説明する。
尚、本実施例のレーザビームプリンタはホストコンピュ
ータから文字パターンの登録や定着書式（フォームデー
タ）などの登録が行える。
ン）１０５の構成とその動作を図５を用いて説明する。
尚、本実施例のレーザビームプリンタはホストコンピュ
ータから文字パターンの登録や定着書式（フォームデー
タ）などの登録が行える。
【００１１】同図において、７４０はＬＢＰ本体であ
り、外部に接続されているホストコンピュータから供給
される文字情報（文字コード）やフォーム情報あるいは
マクロ命令などを入力して記憶するとともに、それらの
情報に従って対応する文字パターンやフォームパターン
などを作成し、記録媒体である記録紙上に像を形成す
る。７００は操作のためのスイッチおよびＬＣＤ表示器
などが配されている操作パネル、７０１はＬＢＰ７４０
全体に制御およびホストコンピュータから供給される文
字情報などを解析するプリンター制御ユニットであり、
図１に示した各回路構成を含んでいる。この制御ユニッ
ト７０１は、主に文字情報を対応する文字パターンをビ
デオ信号に変換してレーザドライバ７０２に出力もので
あり、図２に示したＣＰＵ１００をはじめるとする各ユ
ニットを含んでいる。
り、外部に接続されているホストコンピュータから供給
される文字情報（文字コード）やフォーム情報あるいは
マクロ命令などを入力して記憶するとともに、それらの
情報に従って対応する文字パターンやフォームパターン
などを作成し、記録媒体である記録紙上に像を形成す
る。７００は操作のためのスイッチおよびＬＣＤ表示器
などが配されている操作パネル、７０１はＬＢＰ７４０
全体に制御およびホストコンピュータから供給される文
字情報などを解析するプリンター制御ユニットであり、
図１に示した各回路構成を含んでいる。この制御ユニッ
ト７０１は、主に文字情報を対応する文字パターンをビ
デオ信号に変換してレーザドライバ７０２に出力もので
あり、図２に示したＣＰＵ１００をはじめるとする各ユ
ニットを含んでいる。
【００１２】レーザドライバ７０２は半導体レーザ７０
３を駆動するための回路であり、入力されたビデオ信号
に応じて半導体レーザ７０３から発射されるレーザ光７
０４をオンオフ切り替えする。レーザ光７０４は回転多
面鏡７０５で左右方向に振られ静電ドラム７０６上を走
査する。これにより、静電ドラム７０６上には文字パタ
ーン等の静電潜像が形成される。この潜像は、静電ドラ
ム７０６周囲の現像ユニット７０７により現像された
後、記録紙に転写される。この記録紙にはカットシート
を用い、カットシート記録紙はＬＢＰ７４０に装着した
着脱自在の用紙カセット７０８に収納され、給紙ローラ
７０９および配送ローラ７１０と７１１とにより装置内
に取り込まれて、静電ドラム７０６に供給される。そし
て、現像器７０７によって静電ドラム７０６上に付着さ
れたトナー像は、搬送されてきた記録紙に転写される。
その後、記録紙は定着器７１２方向に搬送され、トナー
が定着され、最終的に排出ローラ７１３によって外部に
排出される。
３を駆動するための回路であり、入力されたビデオ信号
に応じて半導体レーザ７０３から発射されるレーザ光７
０４をオンオフ切り替えする。レーザ光７０４は回転多
面鏡７０５で左右方向に振られ静電ドラム７０６上を走
査する。これにより、静電ドラム７０６上には文字パタ
ーン等の静電潜像が形成される。この潜像は、静電ドラ
ム７０６周囲の現像ユニット７０７により現像された
後、記録紙に転写される。この記録紙にはカットシート
を用い、カットシート記録紙はＬＢＰ７４０に装着した
着脱自在の用紙カセット７０８に収納され、給紙ローラ
７０９および配送ローラ７１０と７１１とにより装置内
に取り込まれて、静電ドラム７０６に供給される。そし
て、現像器７０７によって静電ドラム７０６上に付着さ
れたトナー像は、搬送されてきた記録紙に転写される。
その後、記録紙は定着器７１２方向に搬送され、トナー
が定着され、最終的に排出ローラ７１３によって外部に
排出される。
【００１３】次に、実施例におけるメモリリード／ライ
ト回路１０１の構成及びその動作を説明する 図１は実施例のメモリリード／ライト回路１０１の回路
構成を示している。
ト回路１０１の構成及びその動作を説明する 図１は実施例のメモリリード／ライト回路１０１の回路
構成を示している。
【００１４】図１において、１はＣＰＵ１００からのＣ
ＰＵ要求信号２と、ビデオ転送要求信号２０、ＣＰＵ連
続信号３との間で画像メモリ４へのアクセスを調停する
バス調停部であり、ＣＰＵ１００が画像メモリ４へのア
クセス権を獲得すると、バッファ１８のイネーブル信号
１１を真（レベルＬｏｗ）にし、ＣＰＵウエイト信号５
を発生させない。また、ビデオ転送要求信号４にてビデ
オ転送側が画像メモリ４へのアクセス権を獲得すると、
画像メモリ２０に対し、読み込み動作を開始する。この
とき、ＣＰＵ１００がＣＰＵ要求信号２を真にしていれ
ばＣＰＵウエイト信号５を発生する。尚、ＣＰＵ要求信
号２は、ＣＰＵから出力されるアドレスをデコードした
信号であり、ＣＰＵ連続信号とは、ＣＰＵ内部にキャッ
シュメモリを持つ場合においては、キャッシュメモリの
一ライン分、例えば４ワードをＦｉｌｌする為に、連続
に最大４回アクセスするものがあり、このアクセスする
信号を用いた。
ＰＵ要求信号２と、ビデオ転送要求信号２０、ＣＰＵ連
続信号３との間で画像メモリ４へのアクセスを調停する
バス調停部であり、ＣＰＵ１００が画像メモリ４へのア
クセス権を獲得すると、バッファ１８のイネーブル信号
１１を真（レベルＬｏｗ）にし、ＣＰＵウエイト信号５
を発生させない。また、ビデオ転送要求信号４にてビデ
オ転送側が画像メモリ４へのアクセス権を獲得すると、
画像メモリ２０に対し、読み込み動作を開始する。この
とき、ＣＰＵ１００がＣＰＵ要求信号２を真にしていれ
ばＣＰＵウエイト信号５を発生する。尚、ＣＰＵ要求信
号２は、ＣＰＵから出力されるアドレスをデコードした
信号であり、ＣＰＵ連続信号とは、ＣＰＵ内部にキャッ
シュメモリを持つ場合においては、キャッシュメモリの
一ライン分、例えば４ワードをＦｉｌｌする為に、連続
に最大４回アクセスするものがあり、このアクセスする
信号を用いた。
【００１５】画像メモリ４へのアドレス１４は、ＣＰＵ
１００からのアドレス８、ビデオ転送アドレス９をアド
レスセレクタ１３により、セレクト信号１２にて切換
え、アドレスセレクト信号１２がレベルＬｏｗの時ビデ
オ転送側を、レベルＨｉｇｈの時ＣＰＵ１００のアドレ
スを選択する。ビデオ転送要求信号２０により、ビデオ
転送側が画像メモリ４へのアクセス権を獲得し、画像メ
モリ４への読み込み動作を開始した後、データバス１６
を介して画像メモリ４からのデータがビデオ変換部１５
内にとりこまれ、ビデオ信号１７として出力されてい
く。ビデオ転送を待機状態にするビデオウエイト信号１
９により、ＣＰＵ１００が画像メモリ４をアクセス中は
ビデオ転送は待機状態となる。１０は画像メモリ４への
リード／ライトを指示するＲ／Ｗ信号である。尚、ビデ
オ変換部１５は、エンジンから出力される公知のＢＤ
（ビームディテクト）信号を受信すると、ビデオ転送要
求信号を発生する。
１００からのアドレス８、ビデオ転送アドレス９をアド
レスセレクタ１３により、セレクト信号１２にて切換
え、アドレスセレクト信号１２がレベルＬｏｗの時ビデ
オ転送側を、レベルＨｉｇｈの時ＣＰＵ１００のアドレ
スを選択する。ビデオ転送要求信号２０により、ビデオ
転送側が画像メモリ４へのアクセス権を獲得し、画像メ
モリ４への読み込み動作を開始した後、データバス１６
を介して画像メモリ４からのデータがビデオ変換部１５
内にとりこまれ、ビデオ信号１７として出力されてい
く。ビデオ転送を待機状態にするビデオウエイト信号１
９により、ＣＰＵ１００が画像メモリ４をアクセス中は
ビデオ転送は待機状態となる。１０は画像メモリ４への
リード／ライトを指示するＲ／Ｗ信号である。尚、ビデ
オ変換部１５は、エンジンから出力される公知のＢＤ
（ビームディテクト）信号を受信すると、ビデオ転送要
求信号を発生する。
【００１６】次に、図３，図４を参照して、本実施例の
動作説明を行う。
動作説明を行う。
【００１７】図３は、ＣＰＵ要求信号２とビデオ転送要
求信号２０の間にて要求が重なって発生した時のタイミ
ングであり、図４はＣＰＵ１００が連続にて画像メモリ
４をアクセスした時、つまりＣＰＵ連続信号３が発生し
た時にビデオ転送要求信号２０が発生した時のタイミン
グを示す。
求信号２０の間にて要求が重なって発生した時のタイミ
ングであり、図４はＣＰＵ１００が連続にて画像メモリ
４をアクセスした時、つまりＣＰＵ連続信号３が発生し
た時にビデオ転送要求信号２０が発生した時のタイミン
グを示す。
【００１８】ビデオ転送要求信号２０が真（レベルＬｏ
ｗ）になると（タイミングＴ１０）、バス調停部１はこ
れをうけてＣＰＵ１００からの要求は受けつけない。つ
まり、ＣＰＵ要求信号２が真（レベルＬｏｗ）になる
と、ＣＰＵ１００に対して待機状態にするＣＰＵウエイ
ト信号５を真（レベルＬｏｗ）にする（タイミングＴ１
１）。ただし、ＣＰＵ１００が画像メモリ４ではなく、
ＲＡＭ１０６をアクセスする場合には、ＣＰＵ要求信号
２が真（レベルＬｏｗ）にならないため、ＣＰＵウェイ
ト信号５は発生しない。
ｗ）になると（タイミングＴ１０）、バス調停部１はこ
れをうけてＣＰＵ１００からの要求は受けつけない。つ
まり、ＣＰＵ要求信号２が真（レベルＬｏｗ）になる
と、ＣＰＵ１００に対して待機状態にするＣＰＵウエイ
ト信号５を真（レベルＬｏｗ）にする（タイミングＴ１
１）。ただし、ＣＰＵ１００が画像メモリ４ではなく、
ＲＡＭ１０６をアクセスする場合には、ＣＰＵ要求信号
２が真（レベルＬｏｗ）にならないため、ＣＰＵウェイ
ト信号５は発生しない。
【００１９】さて、かかる状態において、画像メモリ４
に対しては、ビデオ転送アドレス１２が画像メモリ４の
アドレス１４として供給される。ビデオ変換部１５に画
像メモリ４の出力データ１６がとりこまれると、ビデオ
転送要求信号２０は偽（レベルＨｉｇｈ）になり、転送
要求を終了する（タイミングＴ１２）とともに、ＣＰＵ
要求信号２が真である為、アドレスセレクト信号１２を
レベルＨｉｇｈにし、ＣＰＵ１００のアドレスバス８を
選択し、画像メモリ４へ供給する。また、同時に、バッ
ファイネーブル信号１１がレベルＬｏｗとなり、バッフ
ァ１８がイネーブルとなり（タイミングＴ１３）、画像
メモリ４に対してＣＰＵ１００がアクセス可能となる。
その後、バス調停部１は、ＣＰＵウエイト信号５をレベ
ルＨｉｇｈにして、ＣＰＵ１００を待機状態から解放す
る（タイミングＴ１４）。ＣＰＵ１００はこれをうけて
画像メモリ４に対するアクセスを終了する為、ＣＰＵ要
求信号２を偽にし（レベルＨｉｇｈ）終了する（タイミ
ングＴ１５）。
に対しては、ビデオ転送アドレス１２が画像メモリ４の
アドレス１４として供給される。ビデオ変換部１５に画
像メモリ４の出力データ１６がとりこまれると、ビデオ
転送要求信号２０は偽（レベルＨｉｇｈ）になり、転送
要求を終了する（タイミングＴ１２）とともに、ＣＰＵ
要求信号２が真である為、アドレスセレクト信号１２を
レベルＨｉｇｈにし、ＣＰＵ１００のアドレスバス８を
選択し、画像メモリ４へ供給する。また、同時に、バッ
ファイネーブル信号１１がレベルＬｏｗとなり、バッフ
ァ１８がイネーブルとなり（タイミングＴ１３）、画像
メモリ４に対してＣＰＵ１００がアクセス可能となる。
その後、バス調停部１は、ＣＰＵウエイト信号５をレベ
ルＨｉｇｈにして、ＣＰＵ１００を待機状態から解放す
る（タイミングＴ１４）。ＣＰＵ１００はこれをうけて
画像メモリ４に対するアクセスを終了する為、ＣＰＵ要
求信号２を偽にし（レベルＨｉｇｈ）終了する（タイミ
ングＴ１５）。
【００２０】以上は、ビデオ転送要求信号２０がＣＰＵ
要求信号２より早く発生した場合の説明である。次に、
ＣＰＵ要求信号２がビデオ転送要求信号２０よりも早く
発生した場合を説明する。
要求信号２より早く発生した場合の説明である。次に、
ＣＰＵ要求信号２がビデオ転送要求信号２０よりも早く
発生した場合を説明する。
【００２１】この場合、ビデオ転送要求信号２０が真
（レベルｌｏｗ）になった際、ＣＰＵ１００の画像メモ
リ４へのアクセスが既に開始されている為、ビデオウェ
イト信号１９を真（レベルｌｏｗ）にし、ビデオ転送部
を待機状態にする（タイミングＴ１７）。ＣＰＵ１００
の画像メモリへのアクセスが終了すると、ビデオウェイ
ト信号１９を偽（レベルｈｉｇｈ）にして、ビデオ転送
部を待機状態から解放する。
（レベルｌｏｗ）になった際、ＣＰＵ１００の画像メモ
リ４へのアクセスが既に開始されている為、ビデオウェ
イト信号１９を真（レベルｌｏｗ）にし、ビデオ転送部
を待機状態にする（タイミングＴ１７）。ＣＰＵ１００
の画像メモリへのアクセスが終了すると、ビデオウェイ
ト信号１９を偽（レベルｈｉｇｈ）にして、ビデオ転送
部を待機状態から解放する。
【００２２】次に、図４を参照しながら、ＣＰＵ１００
の画像メモリ４への連続アクセス時におけるビデオ転送
を説明する。
の画像メモリ４への連続アクセス時におけるビデオ転送
を説明する。
【００２３】ＣＰＵ１００は、ＣＰＵ要求信号２とＣＰ
Ｕ連続信号３を真（レベルＬｏｗ）にする（タイミング
Ｔ２０）。最初の画像メモリ４へのアクセスの終了がタ
イミングＴ２１で完了する。ビデオ転送要求信号２０が
発生（レベルＬｏｗ）した場合においても、ＣＰＵ１０
０がアクセス中である為、ビデオウエイト信号１９が真
（レベルＬｏｗ）になり、待機状態となる（タイミング
Ｔ２２）。次に、ＣＰＵ１００が画像メモリ４へのアク
セスが終了すると、バス調停部１は、ＣＰＵ１００に対
しＣＰＵウエイト信号５を真（レベルＬｏｗ）にし、Ｃ
ＰＵ１００を待機状態にし、アドレスセレクト信号１２
をレベルＬｏｗにすることにより、画像メモリ４へのア
ドレスをビデオ転送アドレス９に切換え、ビデオウエイ
ト信号１９を偽（レベルＨｉｇｈ）にする（タイミング
Ｔ２３）。この後、ビデオ転送アドレスによりアクセス
された画像メモリ４からのデータをビデオ変換部が取り
こむと、ビデオ要求信号２０は偽となりと同時に、ＣＰ
Ｕウエイト信号５が偽となり、ＣＰＵ１００は待機状態
から解放され、アドレスセレクト信号１２はレベルＨｉ
ｇｈとなり、ＣＰＵ１００のアドレスバス８を選択し、
ＣＰＵ１００の画像メモリ４へのアクセスが再度開始さ
れる。ＣＰＵ１００は連続にタイミングＴ２５，Ｔ２
６，画像メモリ４にアクセスしていく。
Ｕ連続信号３を真（レベルＬｏｗ）にする（タイミング
Ｔ２０）。最初の画像メモリ４へのアクセスの終了がタ
イミングＴ２１で完了する。ビデオ転送要求信号２０が
発生（レベルＬｏｗ）した場合においても、ＣＰＵ１０
０がアクセス中である為、ビデオウエイト信号１９が真
（レベルＬｏｗ）になり、待機状態となる（タイミング
Ｔ２２）。次に、ＣＰＵ１００が画像メモリ４へのアク
セスが終了すると、バス調停部１は、ＣＰＵ１００に対
しＣＰＵウエイト信号５を真（レベルＬｏｗ）にし、Ｃ
ＰＵ１００を待機状態にし、アドレスセレクト信号１２
をレベルＬｏｗにすることにより、画像メモリ４へのア
ドレスをビデオ転送アドレス９に切換え、ビデオウエイ
ト信号１９を偽（レベルＨｉｇｈ）にする（タイミング
Ｔ２３）。この後、ビデオ転送アドレスによりアクセス
された画像メモリ４からのデータをビデオ変換部が取り
こむと、ビデオ要求信号２０は偽となりと同時に、ＣＰ
Ｕウエイト信号５が偽となり、ＣＰＵ１００は待機状態
から解放され、アドレスセレクト信号１２はレベルＨｉ
ｇｈとなり、ＣＰＵ１００のアドレスバス８を選択し、
ＣＰＵ１００の画像メモリ４へのアクセスが再度開始さ
れる。ＣＰＵ１００は連続にタイミングＴ２５，Ｔ２
６，画像メモリ４にアクセスしていく。
【００２４】以上説明したように本実施例によれば、Ｃ
ＰＵの連続の画像メモリをアクセス中にビデオ転送が発
生した際、ビデオ転送のＲＡＭへのアクセスを実行し、
ＣＰＵの連続のアクセス中においても、ＣＰＵを待機状
態にすることにより、高速のビデオ転送を実行できる。
ＰＵの連続の画像メモリをアクセス中にビデオ転送が発
生した際、ビデオ転送のＲＡＭへのアクセスを実行し、
ＣＰＵの連続のアクセス中においても、ＣＰＵを待機状
態にすることにより、高速のビデオ転送を実行できる。
【００２５】尚、上記説明におけるビデオ転送におい
て、連続にて画像メモリをアクセスし、読み込んだデー
タを例えばＦＩＦＯ等に格納し、その後、ビデオ変換し
てもかまわない。但し、ビデオ転送時の連続アクセス
中、ＣＰＵのアクセスは待機状態になることは言うまで
もない。
て、連続にて画像メモリをアクセスし、読み込んだデー
タを例えばＦＩＦＯ等に格納し、その後、ビデオ変換し
てもかまわない。但し、ビデオ転送時の連続アクセス
中、ＣＰＵのアクセスは待機状態になることは言うまで
もない。
【００２６】ビデオ転送要求、ＣＰＵ要求が同時の発生
した時はどちらか優先順位の高い方となるが、ここでは
ビデオ転送要求が高い優先順位をもつことは言うまでも
ない。
した時はどちらか優先順位の高い方となるが、ここでは
ビデオ転送要求が高い優先順位をもつことは言うまでも
ない。
【００２７】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＰＵによる画像メモリへのアクセスが連続アクセスであ
る場合には、印刷出力するための画像メモリに対する読
み込みを行う側の優先順位を優先させ、もってオーバー
ランの発生を防ぎ正常な印刷を行うことが可能になる。
ＰＵによる画像メモリへのアクセスが連続アクセスであ
る場合には、印刷出力するための画像メモリに対する読
み込みを行う側の優先順位を優先させ、もってオーバー
ランの発生を防ぎ正常な印刷を行うことが可能になる。
【００２８】
【図１】実施例におけるメモリリード／ライト回路の回
路構成を示すブロック図である。
路構成を示すブロック図である。
【図２】実施例における印刷装置のブロック構成図であ
る。
る。
【図３】実施例におけるＣＰＵ及びビデオ転送部が各々
アクセスした時のタイミングチャートである。
アクセスした時のタイミングチャートである。
【図４】実施例におけるＣＰＵ及びビデオ転送部が各々
アクセスした時のタイミングチャートである。
アクセスした時のタイミングチャートである。
【図５】実施例の印刷装置の構造断面図である。
１ バス調停部 ２ ＣＰＵ要求信号 ３ ＣＰＵ連続信号 ４ 画像メモリ ５ ＣＰＵウエイト信号 １２ アドレスセレクタ １３ アドレスセレクタ １５ ビデオ変換部 １８ バッファ １９ ビデオウエイト信号 ２０ ビデオ転送要求信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 5/30 G06F 3/12 G06F 12/00 580
Claims (2)
- 【請求項１】 イメージデータを格納する画像メモリ
と、 ビデオ転送要求信号を真にすることにより画像メモリへ
のアクセス権を獲得し、画像メモリからイメージデータ
を読み込み、ビデオ信号に変換し、プリンタエンジンに
転送するビデオ転送手段と、 ＣＰＵの前記画像メモリへのアクセスの種類が連続アク
セスであり、当該連続アクセスの最中に、前記ビデオ転
送手段からのビデオ転送要求信号が真になった場合に
は、ＣＰＵを待機状態にさせるためにＣＰＵウエイト信
号を真にし、前記画像メモリからイメージデータをビデ
オ転送手段が取り込み、ビデオ要求信号が偽となった場
合、ＣＰＵを待機状態から開放しＣＰＵの画像メモリへ
の連続アクセスを再開させるためにＣＰＵウエイト信号
を偽とすることを特徴とする印刷装置における画像メモ
リのアクセス回路。 - 【請求項２】 イメージデータを格納する画像メモリ
と、 ビデオ信号に基づきプリントを行うプリンタエンジン
と、 ビデオ転送要求信号を真にすることにより画像メモリへ
のアクセス権を獲得し、画像メモリからイメージデータ
を読み込み、ビデオ信号に変換し、プリンタエンジンに
転送するビデオ転送手段と、 ＣＰＵの前記画像メモリへのアクセスの種類が連続アク
セスであり、当該連続アクセスの最中に、前記ビデオ転
送手段からのビデオ転送要求信号が真になった場合に
は、ＣＰＵを待機状態にさせるためにＣＰＵウエイト信
号を真にし、前記画像メモリからイメージデータをビデ
オ転送手段が取り込み、ビデオ要求信号が偽となった場
合、ＣＰＵを待機状態から開放しＣＰＵの画像メモリへ
の連続アクセスを再開させるためにＣＰＵウエイト信号
を偽とすることを特徴とする印刷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32802893A JP3159855B2 (ja) | 1993-12-24 | 1993-12-24 | 印刷装置における画像メモリのアクセス回路及び印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32802893A JP3159855B2 (ja) | 1993-12-24 | 1993-12-24 | 印刷装置における画像メモリのアクセス回路及び印刷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07178973A JPH07178973A (ja) | 1995-07-18 |
| JP3159855B2 true JP3159855B2 (ja) | 2001-04-23 |
Family
ID=18205716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32802893A Expired - Fee Related JP3159855B2 (ja) | 1993-12-24 | 1993-12-24 | 印刷装置における画像メモリのアクセス回路及び印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159855B2 (ja) |
-
1993
- 1993-12-24 JP JP32802893A patent/JP3159855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07178973A (ja) | 1995-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8180993B2 (en) | Information processing apparatus and control method thereof | |
| JP2958229B2 (ja) | 印刷装置及びその制御方法 | |
| JP3159855B2 (ja) | 印刷装置における画像メモリのアクセス回路及び印刷装置 | |
| JP3466803B2 (ja) | レーザビームプリンタと印刷制御方法及びその装置 | |
| JP2962930B2 (ja) | 画像形成装置及び該装置における制御プログラムの処理方法 | |
| JP3083251B2 (ja) | ページプリンタ | |
| JP3518833B2 (ja) | 情報処理装置及び画像形成装置 | |
| JP2000155738A (ja) | データ処理装置 | |
| JP2000020452A (ja) | メモリアクセス制御装置および印刷制御装置およびメモリアクセス制御装置のメモリアクセス方法および印刷制御装置のメモリアクセス方法 | |
| JP3167062B2 (ja) | 画像記録装置 | |
| JP3377292B2 (ja) | 印字装置 | |
| JP3193551B2 (ja) | 印刷装置 | |
| JPS60160264A (ja) | ビツトマツプメモリの制御方式 | |
| JP3272890B2 (ja) | メモリアクセス制御回路及び出力装置 | |
| JP3001081B2 (ja) | プリンタ | |
| JPH106577A (ja) | 画像メモリのアクセス回路及びそれを用いた印刷装置 | |
| JPH0971012A (ja) | 画像処理装置及びその方法 | |
| JPH09284465A (ja) | 印刷装置及びその制御方法 | |
| JP2001239707A (ja) | プリンタ制御装置及びそのデータ転送方法 | |
| JPH04299439A (ja) | メモリアクセス制御回路 | |
| JPH08152978A (ja) | プリンタエンジンの制御装置 | |
| JPH01206443A (ja) | メモリアクセス回路並びに該回路を備える出力装置 | |
| JPH09274545A (ja) | 印刷制御装置及び印刷制御方法及び制御プログラムを記憶した記憶媒体 | |
| JPH11296438A (ja) | メモリ制御装置及び方法 | |
| JPH0615882A (ja) | 記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |