JPH08152978A - プリンタエンジンの制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 プリンタのエンジン部がコントローラ部を制
約しないようにする。 【構成】 エンジン制御部１０によりレジスタ１には任
意の値を設定することができる。一方、メモリ１２はバ
ーストＤＭＡ２回分の容量を持ち、データ読み出し部３
が出力するタイミング信号に同期して読み出され、シフ
トレジスタ１３を介して１ビットずつ印字ヘッド２０に
供給される。このタイミング信号はカウンタ２がレジス
タ値に応じた時間を計測した後に出力される。読み出し
により、メモリ１２に格納されているデータがバースト
ＤＭＡ１回分以下になると、エンジン部２００はコント
ローラ部１００に対して次のデータの転送要求を出す。
コントローラ部１００がデータ転送を完了するまでの時
間はコントローラ部１００の能力によって異なる。従っ
て、レジスタ１に設定する値はデータ読み出し部３のタ
イミング信号の発生がデータ転送の完了時期に一致する
ように決められる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば１ライン毎の印
字データを受信しつつ印字動作を行なうプリンタエンジ
ンの制御装置に関するものである。

【０００２】

【従来の技術】一般に、プリンタは、印字ヘッド等を駆
動するエンジン部と、当該エンジン部を制御するコント
ローラ部から成る。エンジン部は、ＦＩＦＯメモリを備
えており、これにコントローラ部から所定量ずつ転送さ
れたデータを書き込む。そして、ＦＩＦＯメモリからシ
フトレジスタに読み出したデータを１ビットずつシフト
出力して印字ヘッドに供給し、印字動作を行なっていた
（例えば、沖電気研究開発Vol.55,No.3,第21〜26ペー
ジ, 第45〜52ページ参照）。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。 エンジン部による１ラインの印字動作において、主走
査の開始時にＤＭＡ要求信号を発生してから、ＤＭＡに
より転送されるデータを印字に使用するまでの時間は予
め決められた固定値であった。このため、コントローラ
部を設計する際は、ＤＭＡ応答時間がこの印字開始時間
よりも短くなるように設計しなければならない。従っ
て、これがコントローラ部における回路構成上の制約と
なっていた。 プリンタの印字の余白部となるブランクラインにおい
ては、例えば１ライン当り２５６０ドットの場合に対し
て２５６０／８＝３２０バイトのＲＡＭ容量の記憶領域
にすべてのビットを“０”としたデータを作成しておか
なければならない。即ち、コントローラ部において、印
字データの作成上の無駄があった。 以上のように、エンジン部がその動作を円滑に行なうた
めにコントローラ部に対して制約を与えていた。

【０００４】

【課題を解決するための手段】本発明のプリンタエンジ
ンの制御装置は、上述した課題を解決するため、上位装
置から所定量ずつのデータの転送を受け、転送されたデ
ータを一旦所定のメモリに書き込み、当該メモリから読
み出したデータを印字するプリンタにおいて、以下の点
を特徴とするものである。 （１） 上位コントローラ装置に対するデータ転送要求の開始
から転送データの読み出しを開始するまでの時間に応じ
た値を設定するレジスタを備える。 当該レジスタに格納された値に応じた時間の計測を行
なうカウンタを備える。 当該カウンタにより計測される時間が経過した後、メ
モリからのデータの読み出しを開始するデータ読み出し
部を備える。

【０００５】（２） 上位コントローラ装置においてエンジン部からのデー
タ転送要求時に転送すべきデータがブランクか否かを判
定するデータ判定部を備える。 当該データ判定部により転送すべきデータがブランク
であると判定されたとき、データ転送を停止する転送停
止部を備える。 当該転送停止部によりデータ転送が停止されている
間、メモリから読み出されるデータをマスクし、ブラン
クとするマスク部をエンジン部に備える。

【０００６】

【作用】

（１）エンジン制御部によりレジスタには任意の値を設
定することができる。一方、メモリには印字ヘッドに供
給されるデータが格納される。メモリはバーストＤＭＡ
２回分の容量を持ち、データ読み出し部が出力するタイ
ミング信号に同期して読み出され、シフトレジスタを介
して１ビットずつ印字ヘッドに供給される。このタイミ
ング信号はカウンタがレジスタ値に応じた時間を計測し
た後に出力される。データ読み出し部による読み出しに
より、メモリに格納されているデータがバーストＤＭＡ
１回分以下になると、エンジン部はコントローラ部に対
して次のデータのバーストＤＭＡ転送要求を出す。コン
トローラ部がデータ転送を完了するまでの時間はコント
ローラ部の能力によって異なる。従って、レジスタに設
定する値はデータ読み出し部のタイミング信号の発生が
データ転送の完了時期になるべく接近するように決めら
れる。この結果、メモリの読み出しエラーが生じること
がなく、メモリにデータが重ねて書き込まれることもな
いようにできる。

【０００７】（２）エンジン部からデータ転送要求があ
ると、コントローラ部のデータ判定部はビットマップメ
モリ内の該当するデータを調べ、すべてのビットが
“０”であるとして登録されているか否かを判定する。
通常印字データには通常１ライン全体が空白となるブラ
ンクデータが多く含まれている。このようなデータに対
して、コントローラはビットマップメモリに１ライン分
の“０”データを格納することはせずに、その印字ライ
ンがブランクラインであるとして記憶する。これにより
ビットマップメモリ容量の節減ができる。このようなブ
ランクデータを検出すると、転送停止部はＤＭＡ制御部
のデータ転送動作を停止させる。即ち、転送停止部はＤ
ＭＡ制御部がエンジン部に対して転送応答信号を出力し
ないようにする。一方、印字１ラインの印字処理開始時
にマスク部はメモリからの出力に“０”のマスクをかけ
る。このマスクはコントローラ部からエンジン部に送ら
れる転送応答信号によって解除される。従って、転送応
答信号が送られてこない限り、印字ヘッドには“０”が
供給され続け、印字はされず、ブランクデータが印字さ
れた場合と同様となる。この結果、ＤＭＡ制御部による
データ転送を伴なわずに印字動作を行なうことができ、
この間にＤＭＡ制御部はプリンタ以外の他のデータ転送
を行なうことが可能となり、あるいは、印字データのＤ
ＭＡ転送によるコントローラＣＰＵデータバスの占有が
なくなるので、この間ＣＰＵは印字データの展開処理等
を実行することができるため、システム全体のデータ処
理能力が向上する。一方、ＤＭＡ制御部がデータ転送を
行なう場合はＤＭＡ許可信号がエンジン部に入力される
ことによりマスク部のマスクが解除され、データ転送に
よりメモリに格納されたデータがマスク部を通過して印
字ヘッドに供給される。これにより、ブランクデータ以
外の通常の印字データの印字が行なわれる。

【０００８】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 （第１実施例）図１は、本発明のプリンタエンジンの制
御装置の一実施例のブロック図である。図示の装置は、
レジスタ１、カウンタ２、データ読み出し部３、データ
判定部４、転送停止部５、マスク部６を備えている。レ
ジスタ１は、ラッチ回路等から成り、上位装置に対する
データ転送要求の開始から転送データの読み出しを開始
するまでの時間に応じた値を格納する。このレジスタ１
の値は、エンジン制御部１０により設定される。カウン
タ２は、所定の周期で入力されるクロック信号を計数
し、レジスタ１に格納された値に応じた時間の計測を行
なう。

【０００９】データ読み出し部３は、カウンタ２により
計測される時間が経過した後、メモリ１２からのデータ
の読み出しを開始するためのタイミング信号を出力す
る。データ判定部４は、１ライン印字処理の開始時、エ
ンジン部からのデータ転送要求時に転送すべきデータが
すべて“０”であるとして登録されたブランクラインか
否かを判定する。即ち、エンジン部２００からデータ転
送要求信号を入力すると、データ判定部４はこの信号を
保留し、ＤＭＡ制御部２２には伝えない。そして、その
印字ラインにおいて印字すべきデータがすべて“０”で
あるとして登録されたものであるか否かを判定する。１
ラインのすべてのドットが“０”となるべきデータであ
ると判定されたときは、その旨が転送停止部５に通知さ
れる。転送停止部５は、当該データ判定部４により転送
すべきデータがブランクであると判定されたとき、デー
タ転送を停止する。即ち、ビットマップメモリ１２上の
次の印字ラインにおいて転送するデータのアドレスを１
ライン分先に進める。この処理のみで、データ転送は行
なわい。即ち、ＤＭＡ制御部２２には要求信号が伝えら
れず、従って、エンジン部２００に対するＤＭＡ応答信
号は出力されない。

【００１０】マスク部６は、転送停止部５によりデータ
転送が停止されている間、メモリ１２から読み出される
データの各ビットを“０”にマスクし、強制的にブラン
クデータとする。このマスクは、コントローラ部１００
からＤＭＡ応答信号がエンジン制御部１０に入力された
場合にはマスク部６に対して指令信号が出力されて解除
される。ラッチ回路１１は、ＤＭＡデータを一時的に格
納しておくためのものである。メモリ１２は、バースト
ＤＭＡ転送されるデータを格納する。このメモリ１２
は、例えばＦＩＦＯ（First In First Out）式のもので
ある。このメモリ１２は、１６ワードバーストＤＭＡに
対応するため、３２ワードのデータ容量を備えている。
尚、このメモリ１２は、ＦＩＦＯ式のものに限らず、シ
ングルポートのＲＡＭを用いて時分割で各アドレスに対
し書き込み及び読み出しする回路構成としてもよい。シ
フトレジスタ１３は、メモリ１２から読み出したデータ
をパラレルにロードして、印字ヘッド２０へシフト出力
する。

【００１１】図２〜図４は、図１におけるレジスタ１及
びカウンタ２の周辺回路、即ちエンジン部２００のタイ
ミング発生回路の詳細を示す。カウンタ２ａ，２ｂは、
図１のカウンタ２に相当するものである。これらのカウ
ンタ２ａ，２ｂは、レジスタ１のカウント値をロードす
るため、ロード入力ＬＤ、カウント値のデータ入力Ｄ、
リセット入力Ｒ、カウントイネーブル入力ＥＴ、キャリ
ー出力ＣＹをそれぞれ備えている。双方のリセット入力
Ｒには、ノア回路１２１、アンド回路１２５が接続され
ており、カウンタ２ｂのキャリー出力ＣＹ等によって制
御される他に、印字開始指令信号ＳＴＡＲＴ−Ｐが入力
される。また、カウンタ２のイネーブル入力ＥＴを制御
するため、図２及び図３に示すように、Ｊ−Ｋフリップ
フロップ回路１１３〜１１７、オア回路１１８、アンド
回路１１９、ナンド回路１２０、インバータ回路１２２
を備えている。これにより、カウンタ２ａは、主走査同
期信号ＬＳＹＮＣ−Ｎの発生タイミングの作成のほか、
メモリ１２の読み出しの開始タイミング、印字ヘッド２
０のドット数に対応する転送ドット数の計数などを兼用
して行なう。

【００１２】図４に示すレジスタ回路１２３には、エン
ジン制御部１０により印字ヘッド２０のドット数に対応
した計数比較値が格納される。コンパレータ回路１２４
は、ゲート入力Ｇを備えており、レジスタ回路１２３
と、カウンタ２ａ，２ｂの出力値とを比較してカウンタ
２ａ，２ｂのカウント停止指令信号ＥＮＤ−Ｐを出力す
る。図３に示すＪ−Ｋフリップフロップ回路１１７は、
エンジン制御部１０による１ライン分の印字開始指令信
号の発生からコントローラ部１００によるＤＭＡ応答信
号の出力開始までの期間、印字ヘッド２０の転送データ
をマスクするマスク信号ＭＡＳＫ−Ｐを発生する。

【００１３】図５は、メモリ書き込み回路を示す。コン
トローラ部１００からのビデオＤＭＡ用信号ＤＭＡＡＣ
Ｋ−Ｎ，ＲＤ−Ｎ，ＣＡＳ−ＮからＤＭＡデータをラッ
チするためのトリガ信号ＤＡＴＡＬＡＴＣＨ、メモリ１
２のデータ書き込み指令信号ＦＩＦＯＷＲ−Ｎを発生す
る。このため、セット信号入力Ｓを備えたフリップフロ
ップ回路１３１、ナンド回路１３２、オア回路１３３、
インバータ回路１３４、１３５を備えている。図６は、
図１におけるメモリ１２の周辺回路を示す。メモリ１
２、シフトレジスタ１３及びマスク部６は、図２〜図３
の回路により出力される各信号により制御されるため、
これらの信号がインバータ１４、アンド回路１７、１
８、ノア回路１９を介してリセット端子ＲＳ及びシフト
・ロード端子Ｓ／Ｌ等に接続されている。

【００１４】図７は、ＦＩＦＯメモリの内部構成を示
す。尚、図中の信号は、すべてロウアクティブである。
ＦＩＦＯメモリ３００は、バーストＤＭＡ転送によりコ
ントローラ部１００から送られるデータを格納する。メ
モリセルの容量は１６ビット×３２ワード＝５１２ビッ
トであり、データの入力と出力とを非同期・独立に行な
うため、１６ビットの入力端子と出力端子を備えてい
る。ライトポインタ３０１は、ＦＩＦＯメモリ３００へ
のデータの書き込みごとにメモリセルアレイの書き込み
アドレスを更新する。リードポインタ３０２は、ＦＩＦ
Ｏメモリ３００からのデータの読み出しごとにメモリセ
ルアレイの読み出しアドレスを更新する。書き込み制御
部３０３は、ロウアクティブの書き込み指令信号Ｗの入
力に対し、ライトポインタ３０１への制御信号を発生す
る。

【００１５】読み出し制御部３０４は、ロウアクティブ
の読み出し指令信号Ｒの入力に対し、リードポインタ３
０２への制御信号を発生する。リセット部３０５は、リ
セット信号ＲＳの入力によりライトポインタ３０１、リ
ードポインタ３０２を初期化する。フラグ出力部３０６
は、ライトポインタ３０１とリードポインタ３０２との
位置関係から、ＦＩＦＯメモリ３００に格納されている
データの残量を検出し、ハーフフル信号ＨＦを出力す
る。ハーフフル信号ＨＦは、ＦＩＦＯメモリ３００に格
納されているデータの残量が１６ワードを超過している
ことを示す。本実施例では、このようなＦＩＦＯメモリ
３００をメモリ１２として使用するが、他の方式のメモ
リを使用しても差し支えない。

【００１６】図８は、ＦＩＦＯメモリのハーフフル信号
の変化を示すタイムチャートである。ライト信号Ｗによ
り格納データが１６ワードを超過すると、ハーフフル信
号（ロウアクティブ）ＨＦはロウレベルとなる。そし
て、リード信号Ｒによりデータを読み出し、格納データ
が１６ワード又はそれ以下となると、ハーフフル信号Ｈ
Ｆはハイレベルとなる。図９は、プリンタの全体構成を
示すブロック図である。図中破線によって囲まれた部分
は、プリンタのエンジン部２００の全体構成を示す。こ
のエンジン部２００には、コントローラ部１００が接続
されており、コントローラ部１００は外部インタフェー
スを介して上位装置である図示しないパーソナルコンピ
ュータに接続されている。エンジン部２００には、制御
基板２０１が備えられている。制御基板２０１は、コン
トローラ部１００と１６ビットのデータバス、コマンド
インタフェース等を介して接続されている。コントロー
ラ部１００には、図示しないＲＯＭ、ＲＡＭ等が備えら
れており、エンジン部２００に接続されているデータバ
スに共通に接続されている。

【００１７】コントローラ部１００のＣＰＵ２１により
ビットマップデータに展開された印字データは、図１に
示すコントローラ部１００のビットマップメモリ２３に
格納される。プリンタのエンジン部２００が印字動作す
るとき、ビットマップメモリ２３に格納されているビッ
トマップデータは、１６ワード分を一括してバーストＤ
ＭＡによりエンジン部２００に転送される。バーストＤ
ＭＡにより転送された印字データはプリンタのエンジン
部２００に備えられたメモリ１２に格納される。プリン
タの印字中において、エンジン部２００ではメモリ１２
から１ワードのデータを読み出し、１６ビットのシフト
レジスタ１３にパラレルロードする。ロードされたデー
タは１ビットずつシフト出力され、シリアルデータとし
て印字ヘッド２０へ送られ、感光ドラムを露光するため
のデータとなる。

【００１８】エンジン部２００のメモリ１２の容量は、
３２ワードであり、格納されているデータの残量が１６
ワード以下となると、コントローラ部１００に対してＤ
ＭＡ要求信号を出力する。コントローラ部１００がこの
ＤＭＡ要求信号を受け付けると、ＤＭＡ応答がなされ、
１６ワードのバーストＤＭＡデータ転送が行なわれる。
このようにして、１ラインの印字の実行中にメモリ１２
のデータ残量が“０”となることがないようにＤＭＡ要
求信号は制御される。また、ＥＥＰＲＯＭ２０３には、
エンジン部２００における総印字枚数が格納され、定着
器２０４の寿命情報等の定期保守情報として使用され
る。

【００１９】図１０は、コントローラ部１００、エンジ
ン部２００間のインタフェースを示す。レディ信号ＰＲ
ＤＹ−Ｎは、エンジン部２００が印字動作可能な状態に
あることを示す。１ページ分の印字を開始するとき、コ
ントローラ部１００はこの信号を確認して印字開始指令
信号ＰＲＩＮＴ−Ｎをエンジン部２００に出力する。ま
た、エンジン部２００からコントローラ部１００へ主走
査同期信号ＬＳＹＮＣ−Ｎ及び副走査同期信号ＦＳＹＮ
Ｃ−Ｎが出力され、プリンタの動作状態が刻々と伝えら
れる。そして、エンジン部２００がコントローラ部１０
０にＤＭＡ要求信号ＤＭＡＲＥＱ−Ｎを出力し、コント
ローラ部１００はエンジン部２００にＤＭＡ応答信号Ｄ
ＭＡＡＣＫ−Ｎを出力し、データＤ１５〜Ｄ０のバース
ト転送を行なう。

【００２０】図１１は、ビデオ信号のタイムチャートを
示す。図示の例は、印字解像度３００ｄｐｉ、用紙走行
速度２インチ／秒の場合を示し、ライン周期は１．６７
ｍｓである。レディ信号ＰＲＤＹ−Ｎがアクティブのと
き印字開始指令信号ＰＲＩＮＴ−Ｎが発生するとレディ
信号ＰＲＤＹ−Ｎが“Ｈ”レベルとなり、副走査同期信
号ＦＳＹＮＣ−Ｎが発生し、１ラインごとに主走査同期
信号ＬＳＹＮＣ−Ｎが発生する。

【００２１】図１２は、主走査同期信号と印字ヘッド２
０へのデータと転送クロック信号との関係を示す。印字
ヘッド２０のデータ転送クロックＨＤ−ＣＬＫの周期を
Ｔwck とするとき、主走査同期信号の幅、即ち立ち上が
りから転送クロック信号出力開始までの時間は、転送ク
ロックの周期を単位として規定される。図１３は、コン
トローラ部１００におけるビデオデータ信号と、印字す
るビットマップデータが格納されているビットマップメ
モリ２３との関係を示す。ビットマップメモリとして、
例えばＤＲＡＭが用いられる。コントローラ部１００の
制御回路の出力信号であってビットマップメモリ２３に
接続される信号線のうち、ビットマップメモリ２３から
ＤＭＡにより読み出したビデオデータをエンジン部２０
０へ供給するため、データバス信号とコラムアドレスス
トローブ信号、リード信号がエンジン部２００に対して
も出力される。ＤＭＡ要求信号ＤＭＡＲＥＱ−Ｎは、エ
ンジン部２００がコントローラ部１００に対して、ビデ
オデータのＤＭＡ要求を出力する信号である。コントロ
ーラ部１００は、この信号を受け付けると、ＤＭＡ応答
信号ＤＭＡＡＣＫ−Ｎをエンジン部２００に出力し、ビ
ットマップメモリ２３からビデオデータを１６ワード連
続して読み出す。

【００２２】図１４は、コントローラ部１００のビデオ
ＤＭＡの周辺回路のブロック図である。エンジン部２０
０からのＤＭＡ要求信号は、コントローラ部１００のア
ービトレーション回路４０１に入力される。ここでは、
コントローラ内部でのその他のバス占有要求、ＤＲＡＭ
のリフレッシュ要求、インストラクションフェッチ要
求、内部ＤＭＡ要求に対して予め決められた優先順位に
従い、どの要求に応じるか決定され、コントローラ部１
００のＣＰＵ２１に対してバスリクエスト信号ＢＲＥＱ
が出力される。アドレスカウンタ４０２は、エンジン部
インタフェース４０３からの主走査同期信号に対してラ
インコントロール４０４による印字のライン毎にビデオ
ＤＭＡを開始する先頭アドレスを再設定し、ＤＭＡ転送
するアドレスを発生する。

【００２３】図１５は、コントローラ部１００のビデオ
ＤＭＡ時のタイムチャートを示す。主走査同期信号ＬＳ
ＹＮＣ−Ｎの出力タイミングに同期して、エンジン部２
００からＤＭＡ要求信号ＤＭＡＲＥＱ−Ｎが出力され
る。コントローラ部１００は、このＤＭＡ要求信号に対
してＤＭＡ応答が可能となると、ＤＭＡ応答信号ＤＭＡ
ＡＣＫ−Ｎを出力する。Ｔarb は、コントローラ部１０
０のアービトレーション動作によるＤＭＡ開始までの待
ち時間を示す。ＴDMA16 は、ＤＭＡ中における１６ワー
ド転送に要する時間を示す。コラムアドレスストローブ
信号の発生ごとにデータバス信号線上にビデオデータ列
がＤＭＡによりビットマップメモリＤＲＡＭから読み出
され、出力される。これらのデータは、エンジン部２０
０のメモリ１２に入力される。また、コラムアドレスス
トローブ信号、ＤＭＡ応答信号により、メモリ１２の書
き込み制御信号が発生する。

【００２４】尚、Ｔarb は、コントローラ部１００にお
けるビデオＤＭＡの優先順位の設定や、ビットマップメ
モリとして使用するＤＲＡＭの仕様、制御回路のクロッ
ク周波数などにより最大値が決まる。この値は、プリン
タのエンジン部２００の印字動作中にメモリ１２の格納
データの残量が“０”となることによりオーバランが発
生することのないように極力小さく設計される。図１６
は、メモリ書き込み回路の動作を説明するタイムチャー
トである。エンジン部２００のＤＭＡ要求に対してＤＭ
Ａ応答信号ＤＭＡＡＣＫ−Ｎが出力され、１６ワードの
ＤＭＡ転送が開始される。そして、コラムアドレススト
ローブ信号ＣＡＳ−Ｎの発生ごとにデータバス上に転送
データＤＡＴＡ１、ＤＡＴＡ２等が出力される。データ
ラッチ信号はＤＭＡ転送中のコラムアドレスストローブ
信号に同期して出力され、転送データＤＡＴＡ１、ＤＡ
ＴＡ２等を順にラッチする。これにより、ラッチデータ
が得られる。データをラッチすると、メモリ１２の書き
込み指令信号ＦＩＦＯＷＲ−Ｎが発生する。

【００２５】図１７は、ＤＭＡ転送時の動作を示すタイ
ムチャートである。エンジン部２００のＣＰＵからの印
字開始指令信号ＳＴＡＲＴ−Ｐにより主走査同期信号Ｌ
ＳＹＮＣ−Ｎが発生する。また、コントローラ部１００
に対してＤＭＡ要求信号ＤＭＡＲＥＱ−Ｎが出力され
る。更に、印字ヘッド２０の転送データをマスクする信
号も出力される。印字開始指令信号によりカウントイネ
ーブル信号がオンし、計数を開始する。ここで、カウン
ト値は１６進数で表示されている。レジスタ１にはＦＥ
０Ｈの値が予め格納されているものとする。この値はＣ
ＬＫ信号の３２クロックのカウント値に相当し、この時
間をＴSCNTと記す。印字開始指令信号によりカウンタ２
はリセットされる。次いで、イネーブル信号Ｅ１により
カウンタ２が計数を開始してカウント値００７Ｈとなる
と、ＣＹ７信号が発生して主走査同期信号はオフにされ
る。次いで、カウント値が００８Ｈ、００９Ｈとなり、
００ＦＨとなると、ＣＹＸＦ信号が発生する。この信号
によりカウンタ２のロード信号が発生してレジスタ１に
格納されているデータ（ＦＥ０Ｈ）がカウンタ２にロー
ドされる。このとき、カウントイネーブル信号Ｅ２が発
生してカウンタ２はカウントアップしていく。３２クロ
ック分カウントしてカウンタ２がＦＦＦＨとなると、カ
ウンタはキャリーＣＹ出力を発生する。

【００２６】このとき、メモリ１２に対する読み出し信
号Ｒと、シフトレジスタ１３のパラレルロード信号Ｓ／
Ｌとが発生する。このとき、カウントイネーブル信号Ｅ
２がオフする。そして、カウントイネーブル信号Ｅ３が
オンする。このとき、カウント値はクリアされて再び０
００Ｈとなる。カウント値はこの後、順次インクリメン
トしていき、１６クロックごとにＣＹＸＦ信号が出力さ
れる。この信号により読み出し信号Ｒが発生してメモリ
１２から読み出されたデータがシフトレジスタ１３にロ
ードされる。一方、ＤＭＡ要求信号によりＤＭＡ応答信
号がコントローラ部１００から応答されると、ＤＭＡ要
求信号がオフされる。ＤＭＡ応答信号がオンとなると、
印字ヘッド２０をマスクする信号はオフしてデータのマ
スクは解除される。

【００２７】次に、上述した装置の動作を説明する。図
２において、エンジン部２００のＣＰＵにより１ライン
の開始指令信号ＳＴＡＲＴ−Ｐが発生すると、この信号
がノア回路１２１を介してカウンタ２ａ，２ｂのリセッ
ト端子Ｒに入力され、これによりカウンタ２ａ，２ｂは
クリアされる。また、この開始指令信号によりフリップ
フロップ１１６から主走査同期信号が出力され、図示し
ないＤＭＡ要求信号が出力され、フリップフロップ１１
３からカウンタイネーブル信号Ｅ１が出力される。

【００２８】カウンタ２ａがクロックＣＬＫによりカウ
ントアップされ、カウント値が００７Ｈとなると、アン
ド回路１１９を介してキャリー信号ＣＹ７が出力され
る。このキャリー信号ＣＹ７はフリップフロップ１１６
のＫ端子に入力され、これにより主走査同期信号がオフ
にされる。カウンタ２ａが更にアップカウントして００
ＦＨとなると、カウンタ２ａのキャリー信号ＣＹＸＦが
発生する。このキャリー信号ＣＹＸＦはフリップフロッ
プ１１３のＫ端子に入力され、これにより、イネーブル
信号Ｅ１はオフにされ、代わりにフリップフロップ１１
４によりイネーブル信号Ｅ２がオンにされる。このと
き、カウンタ２ｂには、予めレジスタ１に設定されてい
る値がロードされる。例えば、レジスタ値がＦＥ０Ｈで
あるとすると、カウンタ２ｂにはＦＥ０Ｈがロードさ
れ、カウンタ２ｂはＦＥ０Ｈから順にカウントアップさ
れる。カウント値がＦＦＦＨとなると、カウンタキャリ
ー信号ＣＹが出力される。このキャリー信号ＣＹの出力
により、メモリ１２のリード信号が出力される。

【００２９】印字開始指令信号の出力によるＤＭＡ要求
信号の出力から、メモリ１２のリード信号の出力による
最初のメモリ読み出しまでの時間は、図１７に示すよう
に、１６ＴCLK ＋ＴSCNTである。ＴSCNTの値は、レジス
タ１の格納値に対応して変更することが可能であり、エ
ンジン部２００のプログラムＲＯＭによって決められ
る。これにより、例えば、ＤＭＡの転送速度が非常に遅
いような場合でも、ＴSCNT値を大きくすることによりリ
ードの開始時期を遅らせて読み出し処理が先走ることを
防止することができる。また、ＤＭＡの転送速度が速い
場合には、ＴSCNT値を小さくすることにより読み出しの
開始時間を早めてＤＭＡの性能を有効に活用することが
できる。

【００３０】このようにして、コントローラ部１００に
対するＤＭＡ要求信号の出力からＤＭＡ転送データが格
納されるメモリ１２の読み出し開始までの時間をプリセ
ット可能とするようにしたので、エンジン部２００のＣ
ＰＵによってこの時間を変更することができる。これに
より、読み出し開始時期をコントローラ部１００のＤＭ
Ａ応答時間の最大値に合せた最適な値に設定することが
可能である。このため、コントローラ部１００の仕様変
更によるＤＭＡ応答時間の変化に対応してエンジン部２
００の仕様の変更を容易に行なうことができる。

【００３１】また、プリンタの印字開始に先立ち、コン
トローラ部１００からエンジン部２００へコマンドを発
行して上述のプリセット値の設定を指令することによ
り、種々のコントローラ部１００に対してメモリ１２の
読み出し開始時期を自動設定することが可能であり、１
ライン印字のためのＤＭＡ転送においてコントローラ部
１００のＤＭＡ応答が間に合わないことによりオーバラ
ンが発生することを防止することができる。

【００３２】（第２実施例）第２実施例の構成は、上述
した第１実施例に含まれているので、動作のみを説明す
る。図１において、エンジン部２００のＣＰＵから開始
指令信号が出力されると、とりあえず、マスク部６への
信号はオンにされ、印字ヘッド２０に供給されるデータ
にマスクがかけられる。これにより、印字ヘッド２０に
はブランクデータが供給される。このマスク部６への信
号は、エンジン制御部１０において、コントローラ部１
００のＤＭＡ応答信号によってオフにされる。これによ
り、コントローラ部１００のビットマップメモリ１２か
らＤＭＡ転送され、ラッチ回路１１を介してメモリ１２
に書き込まれたデータがシフトレジスタ１３を介し、マ
スク部６を通過して印字ヘッド２０に供給される。

【００３３】一方、コントローラ部１００のデータ判定
部４において、印字ラインのデータがすべて“０”のブ
ランクラインであると判定されると、転送停止部５は図
１４に示すアービトレーション回路４０１に指令してＤ
ＭＡを動作不可能状態（ディスエイブル）とする。この
とき、エンジン部２００から出力されるＤＭＡ要求信号
に対してコントローラ部１００のＤＭＡ制御部２２は応
答しないので、ＤＭＡ応答信号は出力されない。このた
め、マスク部６への信号はオンにされたままとなり、印
字ヘッド２０へ供給されるデータは強制的にすべて
“０”にさせられ、印字ラインはブランクデータのみと
なる。

【００３４】このようにして、コントローラ部１００に
おいて印字すべきラインデータがすべて“０”でブラン
クラインであると判定されると、コントローラ部１００
のプログラムによりコントローラ部１００のＤＭＡを停
止するだけでブランクデータのスキップ動作を行なうこ
とが可能となる。これにより、エンジン部２００に対し
てすべて“０”のブランクデータをＤＭＡ転送する無駄
が省ける。従って、無駄なデータをＤＭＡ転送するため
にコントローラ部１００のデータバスが長時間占有され
ることがなく、ＣＰＵのデータ処理能力の低下を防止す
ることができる。これにより、プリンタの印刷のスルー
プットを向上させることができる。

【００３５】尚、本発明は上述した実施例に限定される
ものではなく、種々の変形が可能であることはもちろん
である。例えば、本発明はＬＥＤプリンタに限らず、レ
ーザプリンタについても同様に適用することができる。

【００３６】

【発明の効果】以上説明したように、本発明のプリンタ
エンジンの制御装置には、次のようにエンジン部がコン
トローラ部を制約せずに円滑な動作を行なえる効果があ
る。 エンジン部において、メモリからのデータの読み出し
開始タイミングを任意の値の設定が可能なレジスタ１の
格納値に基づいて決定するようにしたので、印字ヘッド
による１ラインの印字動作において、主走査の開始時に
ＤＭＡ要求信号を発生してから、ＤＭＡにより転送され
るデータを印字に使用するまでの時間をコントローラ部
のＤＭＡ転送時間に応じた任意の時間に設定することが
できる。このため、コントローラ部を設計する際、ＤＭ
Ａ応答時間を任意に設定することができ、コントローラ
部における回路構成上の制約がなくなる。 プリンタの印字の余白部となるブランクラインについ
ては、ＤＭＡ要求信号に対し、応答しないことによりオ
ーバランを発生させ、このとき、メモリから読み出され
るデータにすべてのビットが“０”のマスクをかけるよ
うにしたので、余白部分のデータのＤＭＡ転送を行なう
必要がないようにすることができ、コントローラ部にお
いて、印字データの作成上の無駄を省くことができる。

【図面の簡単な説明】

【図１】本発明のプリンタエンジンの制御装置の一実施
例のブロック図である。

【図２】エンジン部のタイミング発生回路図（その１）
である。

【図３】エンジン部のタイミング発生回路図（その２）
である。

【図４】エンジン部のタイミング発生回路図（その３）
である。

【図５】メモリ書き込み回路図である。

【図６】メモリの周辺回路図である。

【図７】ＦＩＦＯメモリの内部構成の回路図である。

【図８】ＦＩＦＯメモリの動作を説明するタイムチャー
トである。

【図９】プリンタの全体構成図である。

【図１０】コントローラ部とエンジン部間のインタフェ
ースの説明図である。

【図１１】ビデオ信号のタイムチャートである。

【図１２】主走査同期信号と印字ヘッドへのデータの関
係のタイムチャートである。

【図１３】コントローラ部におけるＤＭＡ信号の説明図
である。

【図１４】コントローラ部のＤＭＡ関連の周辺回路図で
ある。

【図１５】コントローラ部のＤＭＡ動作時のタイムチャ
ートである。

【図１６】メモリ書き込み回路の動作を示すタイムチャ
ートである。

【図１７】ＤＭＡ転送時の動作を示すタイムチャートで
ある。

【符号の説明】

１ レジスタ ２ カウンタ ３ データ読み出し部 ４ データ判定部 ５ 転送停止部 ６ マスク部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 上位コントローラ装置から所定量ずつの
   データの転送を受け、転送されたデータを一旦所定のメ
   モリに書き込み、当該メモリから読み出したデータを印
   字するエンジン部を有するプリンタにおいて、 前記上位コントローラ装置に対するデータ転送要求の開
   始から転送データの読み出しを開始するまでの時間に応
   じた値を設定するレジスタと、 当該レジスタに格納された値に応じた時間の計測を行な
   うカウンタと、 当該カウンタにより計測される時間が経過した後、前記
   メモリからのデータの読み出しを開始するデータ読み出
   し部とを備えたことを特徴とするプリンタエンジンの制
   御装置。
2. 【請求項２】 上位コントローラ装置から所定量ずつの
   データの転送を受け、転送されたデータを一旦所定のメ
   モリに書き込み、当該メモリから読み出したデータを印
   字するエンジン部を有するプリンタにおいて、 前記エンジン部から上位コントローラ装置に対するデー
   タ転送要求時に転送すべきデータがブランクか否かを判
   定するデータ判定部を備えるとともに、 当該データ判定部により転送すべきデータがブランクで
   あると判定されたとき、データ転送を停止する転送停止
   部を備えたコントローラ部と、 当該コントローラ部に備えらえた前記転送停止部により
   データ転送が停止されている間、前記メモリから読み出
   されるデータをマスクし、ブランクとするマスク部とを
   備えたことを特徴とするプリンタエンジンの制御装置。