JPH03213361A - ページプリンタ - Google Patents
ページプリンタInfo
- Publication number
- JPH03213361A JPH03213361A JP2009571A JP957190A JPH03213361A JP H03213361 A JPH03213361 A JP H03213361A JP 2009571 A JP2009571 A JP 2009571A JP 957190 A JP957190 A JP 957190A JP H03213361 A JPH03213361 A JP H03213361A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- blank
- printing
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 21
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は例えばレーザプリンタ等の頁単位で印字を行う
ページプリンタに係り、特に空白行の印字に好適なペー
ジプリンタに関する。
ページプリンタに係り、特に空白行の印字に好適なペー
ジプリンタに関する。
（従来の技術）
従来、例えばレーザプリンタでは、ページメモリに用紙
１ペ一ジ分の印字データ（ドツトイメージ）を−旦格納
しておき、同メモリから１ライン（行）毎に印字データ
を読出し、これをラインバッファに転送することによっ
て、印字を行っていた。
１ペ一ジ分の印字データ（ドツトイメージ）を−旦格納
しておき、同メモリから１ライン（行）毎に印字データ
を読出し、これをラインバッファに転送することによっ
て、印字を行っていた。
すなわち、印字はレーザビームを１ラインずつ走査して
行われるものであるが、その１ラインの走査の始めに、
レーザビームの位置検出がなされ、その検出によって水
平同期信号が出力される。印字データの生成を行うＣＰ
Ｕは、この水平同期信号を入力することによって、ペー
ジメモリから１ライン分の印字データを読出し、これを
ラインバソファに転送する。そして、ＣＰＵは、水平同
期信号に続くレーザビームの印字周期のクロック信号で
あるビデオクロックによって、ラインバッファから１ド
ツトずつ印字データを読出し、これをレーザビーム制御
回路に転送する。これにより、レーザビーム制御回路を
通じて、レーザビームのオン／オフ制御がなされ、印字
が行われることになる。
行われるものであるが、その１ラインの走査の始めに、
レーザビームの位置検出がなされ、その検出によって水
平同期信号が出力される。印字データの生成を行うＣＰ
Ｕは、この水平同期信号を入力することによって、ペー
ジメモリから１ライン分の印字データを読出し、これを
ラインバソファに転送する。そして、ＣＰＵは、水平同
期信号に続くレーザビームの印字周期のクロック信号で
あるビデオクロックによって、ラインバッファから１ド
ツトずつ印字データを読出し、これをレーザビーム制御
回路に転送する。これにより、レーザビーム制御回路を
通じて、レーザビームのオン／オフ制御がなされ、印字
が行われることになる。
（発明が解決しようとする課題）
ところで、ページメモリからラインバッファに転送され
る１ライン分の印字データの中には、空白行の印字を示
す空白行データが含まれている場合もある。従来、空白
行データであるか否かに関係なく、水平同期信号の入力
毎に、ページメモリからラインバッファへの１ライン分
のデータ転送を行っていた。このため、空白行データ時
でのデータ転送に無駄な時間がかかり、データ処理時間
が低下する等の問題があった。
る１ライン分の印字データの中には、空白行の印字を示
す空白行データが含まれている場合もある。従来、空白
行データであるか否かに関係なく、水平同期信号の入力
毎に、ページメモリからラインバッファへの１ライン分
のデータ転送を行っていた。このため、空白行データ時
でのデータ転送に無駄な時間がかかり、データ処理時間
が低下する等の問題があった。
本発明は上記のような点に鑑みなされたもので、空白行
の印字に際し、データ処理時間を短縮して、効率的に印
字を行うことのできるページプリンタを提供することを
目的とする。
の印字に際し、データ処理時間を短縮して、効率的に印
字を行うことのできるページプリンタを提供することを
目的とする。
［発明の構成］
（課題を解決するための手段）
すなわち、本発明は、ページ単位で第１の記憶手段（ペ
ージメモリ）に記憶された印字データを行単位で第２の
記憶手段（ラインバッファ）に転送して印字するページ
プリンタにおいて、上記第１の記憶手段に記憶された印
字データの中から空白行データを検出し、この結果、空
白行データが検出された場合に、その空白行データの印
字に必要な時間をカウントし、このカウント中に、上記
第１の記憶手段から上記第２の記憶手段へのデータ転送
を禁止すると共に、強制的に空白データを転送すること
により、この転送された空白データに基づいて空白行の
印字を行うようにしたものである。
ージメモリ）に記憶された印字データを行単位で第２の
記憶手段（ラインバッファ）に転送して印字するページ
プリンタにおいて、上記第１の記憶手段に記憶された印
字データの中から空白行データを検出し、この結果、空
白行データが検出された場合に、その空白行データの印
字に必要な時間をカウントし、このカウント中に、上記
第１の記憶手段から上記第２の記憶手段へのデータ転送
を禁止すると共に、強制的に空白データを転送すること
により、この転送された空白データに基づいて空白行の
印字を行うようにしたものである。
（作用）
上記の構成によれば、空白行の印字に際し、第１の記憶
手段から上記第２の記憶手段へのデータ転送を必要とせ
ずに、空白行の印字を行うことができる。したがって、
この間に、他の処理を実行することができ、これにより
、データ処理時間を短縮して、効率的に印字を行うこと
ができるものである。
手段から上記第２の記憶手段へのデータ転送を必要とせ
ずに、空白行の印字を行うことができる。したがって、
この間に、他の処理を実行することができ、これにより
、データ処理時間を短縮して、効率的に印字を行うこと
ができるものである。
（実施例）
以下、図面を参照して本発明の一実施例に係るページプ
リンタを説明する。
リンタを説明する。
第１図は例えばレーザプリンタの回路構成を示すブロッ
ク図である。ＣＰＵＩＩは、この装置全体の制御を司る
ものであり、ここでは、ページメモリ１２への印字デー
タの書込み、およびページメモリ１２からラインバッフ
ァ１３へのデータ転送制御等を行う。ページメモリ１２
は、用紙１ペ一ジ分の印字データ（ドツトイメージ）を
格納する。ラインバッファ１３は、１ライン分の印字デ
ータを格納する。
ク図である。ＣＰＵＩＩは、この装置全体の制御を司る
ものであり、ここでは、ページメモリ１２への印字デー
タの書込み、およびページメモリ１２からラインバッフ
ァ１３へのデータ転送制御等を行う。ページメモリ１２
は、用紙１ペ一ジ分の印字データ（ドツトイメージ）を
格納する。ラインバッファ１３は、１ライン分の印字デ
ータを格納する。
パラレル／シリアル変換回路（以下、Ｐ／Ｓ変換回路と
称す） １４は、レーザビーム制御回路１Ｂからのビデ
オクロックＣによって、ラインバッファ１３の中の印字
データを１ドツトずつレーザビーム制御回路１６に転送
する。カウンタ１５は、ＣＰＵＩＩによって空白行数が
セットされるダウンカウンタである。このカウンタ１５
は、レーザビーム制御回路１６からの水平同期信号ａに
よってカウントを開始し、そのカウント値が「０」にな
ると、ターミナルカウント信号（以下、ＴＣ信号と称す
）ｂを出力する。レーザビーム制御回路１６は、印字デ
ータに基づいてレーザビームをオン／オフ制御し、印字
を行う回路であって、１ラインの走査開始毎に水平同期
信号ａを出力すると共に、レーザビームの印字周期でビ
デオクロックＣを出力する。
称す） １４は、レーザビーム制御回路１Ｂからのビデ
オクロックＣによって、ラインバッファ１３の中の印字
データを１ドツトずつレーザビーム制御回路１６に転送
する。カウンタ１５は、ＣＰＵＩＩによって空白行数が
セットされるダウンカウンタである。このカウンタ１５
は、レーザビーム制御回路１６からの水平同期信号ａに
よってカウントを開始し、そのカウント値が「０」にな
ると、ターミナルカウント信号（以下、ＴＣ信号と称す
）ｂを出力する。レーザビーム制御回路１６は、印字デ
ータに基づいてレーザビームをオン／オフ制御し、印字
を行う回路であって、１ラインの走査開始毎に水平同期
信号ａを出力すると共に、レーザビームの印字周期でビ
デオクロックＣを出力する。
ＡＮＤ回路１７は、カウンタ１５からＴＣ信号すが出力
されていないとき、つまりカウンタ１５がカウント中の
とき、レーザビーム制御回路１６への印字データを強制
的にｒＬＪレベル（データなし）にする。ＮＡＮＤ回路
１８は、同じく、カウンタ１５がカウント中のとき、Ｃ
ＰＵＩＩへの水平同期信号ａの出力を禁止する。ＯＲ回
路１９は、カウンタ１５からＴＣ信号すが出力されてい
るとき、つまりカウンタ１５が非カウント中のとき、カ
ウンタ１５への水平同期信号ａの出力を禁止する。
されていないとき、つまりカウンタ１５がカウント中の
とき、レーザビーム制御回路１６への印字データを強制
的にｒＬＪレベル（データなし）にする。ＮＡＮＤ回路
１８は、同じく、カウンタ１５がカウント中のとき、Ｃ
ＰＵＩＩへの水平同期信号ａの出力を禁止する。ＯＲ回
路１９は、カウンタ１５からＴＣ信号すが出力されてい
るとき、つまりカウンタ１５が非カウント中のとき、カ
ウンタ１５への水平同期信号ａの出力を禁止する。
次に、第２図に示すタイミングチャートを参照して同実
施例の動作を説明する。
施例の動作を説明する。
まず、初期状態において、カウンタ１５はリセット信号
によってリセットされており、そのカウント値は「０」
、また、そのＴＣ信号すは出力状態つまりｒＨＪレベル
である。
によってリセットされており、そのカウント値は「０」
、また、そのＴＣ信号すは出力状態つまりｒＨＪレベル
である。
ここで、印字が開始されると、１ラインの走査開始毎に
、レーザビーム制御回路１６から水平同期信号ａが出力
される。この水平同期信号ａは、ＮＡＮＤ回路１８を通
じてＣＰＵＩＩの割込み端子ＩＮＴに出力される。また
、このとき、ＯＲ回路１９によって、カウンタ１５への
水平同期信号ａの出力が禁止されている。したがって、
カウンタ１５は非カウント状態にある。
、レーザビーム制御回路１６から水平同期信号ａが出力
される。この水平同期信号ａは、ＮＡＮＤ回路１８を通
じてＣＰＵＩＩの割込み端子ＩＮＴに出力される。また
、このとき、ＯＲ回路１９によって、カウンタ１５への
水平同期信号ａの出力が禁止されている。したがって、
カウンタ１５は非カウント状態にある。
ＣＰＵＩＩは、水平同期信号ａを入力すると、まず、ペ
ージメモリ１２に記憶されている１ペ一ジ分の印字デー
タ（ドツトイメージ）の中から、空白行の印字を示す空
白行データを検出し、その結果、空白行データがあれば
、そのときの空白行数をカウンタ１５にセットする。カ
ウンタ１５に空白行数がセットされると、ＴＣ信号すが
ｒＬＪレベルになり、カウント中であることが示される
。ＴＣ信号すがｒＬＪレベルになると、水平同期信号ａ
がＯＲ回路１９を通じてカウンタ１５に供給される。こ
れにより、カウンタ１５は、この水平同期信号ａに従っ
てカウントを開始する。つまり、カウンタ１５は、セッ
トされた空白行数を水平同期信号ａの入力毎に、「−１
」ずつディクリメントしていくことにより、空白行の印
字に必要な時間をカウントしていく。
ージメモリ１２に記憶されている１ペ一ジ分の印字デー
タ（ドツトイメージ）の中から、空白行の印字を示す空
白行データを検出し、その結果、空白行データがあれば
、そのときの空白行数をカウンタ１５にセットする。カ
ウンタ１５に空白行数がセットされると、ＴＣ信号すが
ｒＬＪレベルになり、カウント中であることが示される
。ＴＣ信号すがｒＬＪレベルになると、水平同期信号ａ
がＯＲ回路１９を通じてカウンタ１５に供給される。こ
れにより、カウンタ１５は、この水平同期信号ａに従っ
てカウントを開始する。つまり、カウンタ１５は、セッ
トされた空白行数を水平同期信号ａの入力毎に、「−１
」ずつディクリメントしていくことにより、空白行の印
字に必要な時間をカウントしていく。
このカウンタ１５がカウント中のとき、ＡＮＤ回路１７
によって印字データｄが強制的にｒＬＪレベル（データ
なし）に設定される。これにより、そのときの印字は、
空白印字となる。また、このとき、ＮＡＮＤ回路１８に
よって、ＣＰ Ｕ １１への水平同期信号ａの出力が禁
止されている。したがって、ＣＰＵＩＩは、カウンタ１
５によるカウントが終了するまで、水平同期信号ａを人
力することはできない。
によって印字データｄが強制的にｒＬＪレベル（データ
なし）に設定される。これにより、そのときの印字は、
空白印字となる。また、このとき、ＮＡＮＤ回路１８に
よって、ＣＰ Ｕ １１への水平同期信号ａの出力が禁
止されている。したがって、ＣＰＵＩＩは、カウンタ１
５によるカウントが終了するまで、水平同期信号ａを人
力することはできない。
カウンタ１５にセットされた数の空白行の印字が終了す
ると、その印字終了時の次の水平同期信号ａでカウンタ
１５のカウント値が「０」になる。カウント値が「０」
になると、ＴＣ信号すがｒＨＪレベルになり、ＮＡＮＤ
回路１８を通じてＣＰＵＩＩに水平同期信号ａが供給さ
れる。
ると、その印字終了時の次の水平同期信号ａでカウンタ
１５のカウント値が「０」になる。カウント値が「０」
になると、ＴＣ信号すがｒＨＪレベルになり、ＮＡＮＤ
回路１８を通じてＣＰＵＩＩに水平同期信号ａが供給さ
れる。
ＣＰＵＩＩは、この水平同期信号ａを入力することによ
り、次の印字行が空白行でなければ、ページメモリ１２
からラインバッファ１３へ１ライン分の印字データを転
送する。このラインバッファ１３に１ライン分の印字デ
ータが格納されると、Ｐ／Ｓ変換回路１４がビデオクロ
ックＣによってラインバッファ１３の印字データを１ド
ツトずつシリアルにレーザビーム制御回路１６に転送す
る。このとき、カウンタ１５は非カウント状態にあるた
め、ＡＮＤ回路１７を通じて、印字データｄがレーザビ
ーム制御回路１Ｂに供給される。したがって、レーザビ
ーム制御回路１６によって、このときの印字データｄに
応じた印字がなされることになる。
り、次の印字行が空白行でなければ、ページメモリ１２
からラインバッファ１３へ１ライン分の印字データを転
送する。このラインバッファ１３に１ライン分の印字デ
ータが格納されると、Ｐ／Ｓ変換回路１４がビデオクロ
ックＣによってラインバッファ１３の印字データを１ド
ツトずつシリアルにレーザビーム制御回路１６に転送す
る。このとき、カウンタ１５は非カウント状態にあるた
め、ＡＮＤ回路１７を通じて、印字データｄがレーザビ
ーム制御回路１Ｂに供給される。したがって、レーザビ
ーム制御回路１６によって、このときの印字データｄに
応じた印字がなされることになる。
このように、空白行の印字に際し、カウンタ１５に空白
行数を設定するだけで、ＣＰＵＩＩを介することなく、
空白データを印字することができる。
行数を設定するだけで、ＣＰＵＩＩを介することなく、
空白データを印字することができる。
したがって、ページメモリ１２からページメモリ１２へ
のデータ転送が不要となり、この間に、ＣＰＵ１１は他
の処理を実行できる。これにより、データ処理時間が大
幅に向上するものである。
のデータ転送が不要となり、この間に、ＣＰＵ１１は他
の処理を実行できる。これにより、データ処理時間が大
幅に向上するものである。
［発明の効果コ
以上のように本発明によれば、空白行の印字に際し、メ
モリ間のデータ転送をなくすことができる。したがって
、この間に、他の処理を実行することができ、これによ
り、データ処理時間を短縮して、効率的に印字を行うこ
とができるものである。
モリ間のデータ転送をなくすことができる。したがって
、この間に、他の処理を実行することができ、これによ
り、データ処理時間を短縮して、効率的に印字を行うこ
とができるものである。
第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は同実施例の動作を説明するためのタイミ
ングチャートである。 １１・・・ＣＰＵ、＋２・・・ページメモリ、１３・・
・ラインバッファ、１４・・・Ｐ／Ｓ変換回路、１５・
・・カウンタ、ｌ６・・・レーザビーム制御回路、 １７・・・ＡＮＤ回路、 １８・・・ＮＡＮＤＡＮＤ 回路・・・ＯＲ回路。
ク図、第２図は同実施例の動作を説明するためのタイミ
ングチャートである。 １１・・・ＣＰＵ、＋２・・・ページメモリ、１３・・
・ラインバッファ、１４・・・Ｐ／Ｓ変換回路、１５・
・・カウンタ、ｌ６・・・レーザビーム制御回路、 １７・・・ＡＮＤ回路、 １８・・・ＮＡＮＤＡＮＤ 回路・・・ＯＲ回路。
Claims (1)
- 【特許請求の範囲】 ページ単位で第１の記憶手段に記憶された印字データを
行単位で第２の記憶手段に転送して印字するページプリ
ンタにおいて、 上記第１の記憶手段に記憶された印字データの中から空
白行データを検出する検出手段と、この検出手段によっ
て空白行データが検出された場合に、その空白行データ
の印字に必要な時間をカウントするカウント手段と、 このカウント手段のカウント中に、上記第１の記憶手段
から上記第２の記憶手段へのデータ転送を禁止すると共
に、強制的に空白データを転送するデータ転送制御手段
とを具備し、 このデータ転送制御手段によって転送された空白データ
に基づいて空白行の印字を行うことを特徴とするページ
プリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009571A JPH03213361A (ja) | 1990-01-19 | 1990-01-19 | ページプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009571A JPH03213361A (ja) | 1990-01-19 | 1990-01-19 | ページプリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03213361A true JPH03213361A (ja) | 1991-09-18 |
Family
ID=11723989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009571A Pending JPH03213361A (ja) | 1990-01-19 | 1990-01-19 | ページプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03213361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493421A (en) * | 1992-07-17 | 1996-02-20 | Sharp Kabushiki Kaisha | Facsimile apparatus |
-
1990
- 1990-01-19 JP JP2009571A patent/JPH03213361A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493421A (en) * | 1992-07-17 | 1996-02-20 | Sharp Kabushiki Kaisha | Facsimile apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1271918B1 (en) | Image processing apparatus, and control method and control device therefor | |
| JPH03213361A (ja) | ページプリンタ | |
| EP0811923B1 (en) | Bus access means for data processing apparatus | |
| JPS6035687B2 (ja) | プリントデ−タ制御装置 | |
| JP2617909B2 (ja) | レーザー・プリンタ装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2834877B2 (ja) | 画像処理装置 | |
| JPS61131967A (ja) | サ−マルプリンタ | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JPH1127485A (ja) | 画像読取装置 | |
| JPH047966A (ja) | プリンタコントローラ | |
| JPH08152978A (ja) | プリンタエンジンの制御装置 | |
| JP2895485B2 (ja) | プリンタに使用するビデオメモリの制御装置 | |
| JPS60245362A (ja) | プリンタ制御装置 | |
| JPH1027075A (ja) | プリンタ制御装置 | |
| JP2874437B2 (ja) | 画像処理装置 | |
| JP2000332924A (ja) | 画像形成装置 | |
| JPH047965A (ja) | プリンタコントローラ | |
| JPH0511462B2 (ja) | ||
| JPH09179813A (ja) | Ｄｍａ転送装置 | |
| JPH06209413A (ja) | ディジタル画像形成装置 | |
| JPS6025374A (ja) | 画像処理システム | |
| JPH07254061A (ja) | 画像処理装置のためのｄｍａ転送装置 | |
| JPS63141447A (ja) | イメ−ジプリンタ制御回路 | |
| JPH01210991A (ja) | 表示装置のビジー制御回路 |