JPH07254061A - 画像処理装置のためのｄｍａ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】ファクシミリ装置等の画像処理装置における処
理データを転送するためのＤＭＡ転送装置において、任
意の周期で画像データのＤＭＡ転送が１ラインごとに確
実に行えるようにすること。 【構成】画像処理部２の出力側に、２つのラインメモリ
３，４を並列的に設ける。画像処理部２は、ライン毎に
画像データを処理し、処理したデータを交互に第１ライ
ンメモリ３，第２ラインメモリ４に書込む。そして、第
１ラインメモリ３にラインのデータが書込まれていると
きは、第２ラインメモリ４にストアされているデータを
フレームメモリ６にＤＭＡ転送する。もしＤＭＡ未転送
データが発生した場合には、ＤＭＡデータ生成部５から
処理中断信号ＰＡＧＡＩＮが出力され、ＣＰＵ７によっ
て、画像読取部１の読取動作および画像処理部２の処理
動作が一時中断される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファクシミリ装置、
ディジタル複写機等に備えられている画像処理装置のた
めのＤＭＡ転送装置に関するものである。

【０００２】

【従来の技術】ファクシミリ装置やディジタル複写機に
おいては、原稿画像を読取るためのＣＣＤ等の画像読取
素子が備えられている。画像読取素子では、原稿画像
は、主走査方向に１ラインずつ順次読取られる。読取ら
れた１ラインずつの画像データは、アナログデータから
ディジタルデータに変換され、画像処理装置においてシ
ェーディング補正、劣化データの補正、階調処理等の予
め定める処理がされる。画像処理装置で予め定める処理
がされた画像データは、フレームメモリ等の記憶手段に
記憶される。その後、フレームメモリに記憶されている
たとえば１頁分の画像データは、ファクシミリ装置の場
合であれば、所定の相手先に送信され、ディジタル複写
機であれば、用紙にコピーされる。

【０００３】従来より、画像処理装置で所定の処理がさ
れた画像データをフレームメモリ等の記憶手段に転送す
る際には、データ転送の高速化を図るために、ＣＰＵを
介してではなく、ＤＭＡコントローラを介して画像処理
装置から記憶手段へのデータの転送が行われていた。従
来の画像データのＤＭＡ転送は、通常、一定周期で行わ
れ、かつ、１ライン単位で行われていた。

【０００４】

【発明が解決しようとする課題】ところで、昨今のディ
ジタルファクシミリ装置や、ディジタル複写機において
は、読取られた画像データに対して画像処理部で複雑な
処理をしていることが多い。すなわち、読取られたライ
ン毎の画像データに対する処理が増大し、またライン毎
に処理内容も変化している。

【０００５】このように画像処理装置における処理が複
雑化すると、処理に要する時間も長くなるので、処理後
の画像データを一定周期でＤＭＡ転送できなくなるとい
う問題があった。また、１ライン中にＤＭＡ転送できな
い未転送データが発生する可能性があった。そこで、こ
の発明の目的は、画像処理装置において所定の処理がさ
れた画像データを、ライン単位で確実にフレームメモリ
等の記憶手段へＤＭＡ転送ができる、画像処理装置のた
めのＤＭＡ転送装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
原稿画像を１ラインずつ順次読取る画像読取手段、前記
画像読取手段で読取られた画像データに対して所定の処
理を施す画像処理手段、および前記所定の処理がされた
画像データを複数ライン分記憶ことができる記憶手段を
含む画像処理装置のためのＤＭＡ転送装置であって、前
記画像処理手段で所定の処理がされた１ライン分の画像
データを書込および読出可能な、並列的に設けられた第
１ラインメモリおよび第２ラインメモリ、前記画像処理
手段で処理された１ライン分の画像データを書込むべき
ラインメモリとして、前記第１ラインメモリまたは第２
ラインメモリを交互に選択し、選択された一方のライン
メモリに前記画像処理手段で処理された１ライン分の画
像データを書込む書込制御手段、ならびに前記書込制御
手段により、前記画像処理手段で処理された１ライン分
の画像データが前記選択された一方のラインメモリに書
込まれている間に、前記書込制御手段で選択されていな
い他方のラインメモリに記憶されている画像データを読
出して、読出した画像データを前記複数ライン分の画像
データを記憶することのできる記憶手段にＤＭＡ転送す
るＤＭＡ転送実行手段、前記ＤＭＡ転送実行手段による
１ライン分の画像データの転送が完了していないことを
検知するＤＭＡ未転送検知手段、前記ＤＭＡ未転送検知
手段の検知出力に基づいて、前記画像読取手段および画
像処理手段の処理を一時的に中断させる処理中断手段、
を含むことを特徴とする画像処理装置のためのＤＭＡ転
送装置である。

【０００７】請求項２記載の発明は、請求項１記載の画
像処理装置のためのＤＭＡ転送装置において、前記ＤＭ
Ａ未転送検知手段は、前記ＤＭＡ転送実行手段が行った
ＤＭＡ転送回数計数手段と、１ライン分の画像データを
ＤＭＡ転送するのに必要なＤＭＡ転送回数が予め記憶さ
れた記憶手段とを備え、前記書込制御手段が次のライン
メモリを選択するときに、前記ＤＭＡ転送回数計数手段
により計数されたＤＭＡ転送回数が前記記憶手段に記憶
されたＤＭＡ転送回数未満のとき、ＤＭＡ未転送の検知
信号を出力することを特徴とするものである。

【０００８】

【作用】請求項１記載の発明によれば、画像処理手段で
処理された画像データは、１ライン単位で、第１ライン
メモリ、第２ラインメモリ、第１ラインメモリ…と、２
つのラインメモリに交互に書込まれる。一方、画像処理
手段で処理された画像データがたとえば第１ラインメモ
リに書込まれている間に、画像データの書込が行われて
いない第２ラインメモリのデータが記憶手段へＤＭＡ転
送される。

【０００９】もし、第２ラインメモリの画像データのＤ
ＭＡ転送が終わるまでに、第１ラインメモリへの画像デ
ータの書込が終わり、画像処理手段が次のラインの画像
データの処理をして、それをＤＭＡ転送の終わっていな
い第２ラインメモリに書込もうとすると、ＤＭＡ未転送
検知手段によりそれが検知される。そしてこの場合は、
画像読取手段および画像処理手段の処理が一時的に中断
され、第２ラインメモリにおける未転送分の画像データ
のＤＭＡ転送が優先される。

【００１０】請求項２記載の発明では、ＤＭＡ未転送検
知手段は、ＤＭＡ転送実行手段により行われたＤＭＡ転
送回数により未転送データがあるか否かを判別する。１
ライン分の画像データは、予め定める複数回のＤＭＡ転
送に分けて転送される。それゆえＤＭＡ転送回数を計数
することにより、或るラインデータについて、ＤＭＡ転
送による未転送データが生じたか否かを検知することが
できる。

【００１１】

【実施例】以下には、図面を参照して、この発明の一実
施例について詳細に説明をする。図１は、この発明の一
実施例にかかるＤＭＡ転送装置が備えられたディジタル
ファクシミリ装置における画像読取処理部の構成を示す
ブロック図である。図１を参照して説明すると、画像読
取部１には原稿画像を読取るためのラインセンサ、照明
ユニット、ラインセンサによる読取方向（主走査方向）
と直交方向にラインセンサと原稿との相対的な位置関係
を移動させるための移動機構等が備えられている。画像
読取部１の具体的な構成は既にファクシミリ装置に関す
る種々の出願で公知である。

【００１２】画像読取部１で読取られた画像データは、
画像処理部２へ与えられ、所定の処理がされる。所定の
処理とは、たとえばアナログ画像データのディジタル
化、ディジタル化された画像データのシェーディング補
正、劣化データの補正、階調処理等である。画像読取部
１では、原稿画像がラインセンサにより１ラインずつ読
取られ、ラインセンサと原稿との相対的な位置関係が変
化されることにより、原稿画像は複数のラインデータと
して画像処理部２へ与えられる。画像処理部２では、画
像読取部１から与えられるライン毎の画像データを、ラ
イン単位で順次処理をする。

【００１３】画像処理部２で処理された画像データは、
第１ラインメモリ３または第２ラインメモリ４に一旦ス
トアされる。第１ラインメモリ３と第２ラインメモリ４
とは並列的に設けられており、交互に、択一的に画像処
理部２から出力される１ラインの画像データをストアす
る。今、画像処理部２で処理された１ライン分の画像デ
ータが第１ラインメモリ３に書込まれているとする。す
ると、この間に第２ラインメモリ４に書込まれている１
ライン分の画像データは、ＤＭＡデータ生成部５で読出
されて、フレームメモリ６へＤＭＡ転送される。

【００１４】より具体的に、図２を参照して説明する。
この図２は、並列的に設けられた第１ラインメモリ３お
よび第２ラインメモリ４の書込／読出制御の仕方を表わ
す図解図である。画像処理部２には、画像読取部１か
ら、１ライン目の画像データ、２ライン目の画像データ
は、３ライン目の画像データ，４ライン目の画像デー
タ、…、ｎライン目の画像データと、順次ライン単位で
画像データが与えられる。画像処理部２では、このライ
ン単位で与えられる画像データをライン単位で順次処理
をする。

【００１５】今、３ライン目の画像データが画像処理部
２で処理されているとする。この３ライン目の画像デー
タは、たとえば第１ラインメモリ３へ書込まれる。この
とき、第２ラインメモリ４には、１つ前の処理による２
ライン目の画像データがストアされている。ＤＭＡデー
タ生成部５は、画像処理部２で処理された３ライン目の
画像データが第１ラインメモリ１へ書込まれている間
に、第２ラインメモリ４にストアされている２ライン目
の画像データを読出し、ＤＭＡ転送を行う。 次いで、
画像処理部２における画像処理が４ライン目の画像デー
タに移ると、処理された４ライン目の画像データは、第
２ラインメモリ４へ書込まれる。と同時に、第１ライン
メモリ３にストアされている３ライン目の画像データ
は、ＤＭＡデータ生成部５で読出され、フレームメモリ
６へＤＭＡ転送される。

【００１６】このように、画像処理部２で処理されたデ
ータは、並列的に設けられた２つのラインメモリ、すな
わち第１ラインメモリ３および第２ラインメモリ４に、
ライン毎に交互に書込まれる。そして、一方のラインメ
モリに画像データが書込まれる間に、他方のラインメモ
リにストアされた画像データがＤＭＡ転送される。これ
がこの実施例の特徴の１つである。

【００１７】再び図１を参照して、この実施例にかかる
画像読取処理部には、ファクシミリ装置全体を制御する
ためのＣＰＵ７と、ＤＭＡ転送を制御するためのＤＭＡ
コントローラ８とが備えられている。ＤＭＡデータ生成
部５は、第１ラインメモリ３または第２ラインメモリ４
から画像データを読出す。そして読出したデータが１回
分のＤＭＡ転送データとして揃った時点で、ＤＭＡコン
トローラ８にＤＭＡ転送要求ＤＲＥＱを出力する。ＤＭ
Ａコントローラ８は、ＤＭＡ転送要求ＤＲＥＱに応答し
て、要求受付信号ＤＡＣＫをＤＭＡデータ生成部５へ与
える。これに応じて、ＤＭＡ転送が行われ、データはフ
レームメモリ６へ記憶される。

【００１８】１ライン分の画像データは、複数回のＤＭ
Ａ転送によりラインメモリからフレームメモリ６へ転送
される。たとえば、このディジタルファクシミリ装置に
おける主走査方向解像度が１ｍｍあたり１６ｄｏｔ（画
素）とすれば、画像読取部１により読取られる原稿サイ
ズがＪＩＳ規格でＡ３の場合は、１ラインの画像データ
は、２９７回のＤＭＡ転送によりフレームメモリ６へ転
送することができる。

【００１９】ＤＭＡデータ生成部５では、ラインメモリ
に記憶された１ライン分の画像データがフレームメモリ
６へ転送され終えたか否かを検知している。そしてある
一定時間内に１ライン分の画像データのＤＭＡ転送が完
了していなければ、ＤＭＡデータ生成部５は画像処理部
２に対して処理中断信号ＰＡＧＡＩＮを出力する。この
処理中断信号ＰＡＧＡＩＮを受けると、画像処理部２は
ＣＰＵ７に対して割込要求信号ＩＮＴＲの出力をする。
割込要求信号ＩＮＴＲを受けると、ＣＰＵ７は画像処理
部２に対して割込受付信号ＩＮＴＡを出力するととも
に、画像読取部１による原稿画像の読取を停止させるた
めに、たとえば駆動モータ停止制御信号を出力する。ま
た、画像処理部２は、割込受付信号ＩＮＴＡが与えられ
ると、画像処理を一時的に中断する。

【００２０】図３は、図１で説明したＤＭＡデータ生成
部５の具体的な構成例を示すブロック図である。図３を
参照して説明すると、ラインメモリから読出される画像
データはデータラッチ１１でラッチされる。データラッ
チ１１には、転送許可信号ＤＭＡＯＫが与えられてい
る。データラッチ１１にデータがラッチされると、その
旨の信号がＤＭＡ転送制御部１２へ与えられる。そし
て、ＤＭＡ転送制御部１２は、ＤＭＡ転送要求ＤＲＥＱ
をＤＭＡコントローラ８（図１参照）へ与える。ＤＭＡ
コントローラ８から要求受付信号ＤＡＣＫがＤＭＡ転送
制御部１２に返送される。この返送信号を受けると、デ
ータラッチ１１にラッチされた画像データはフレームメ
モリ６（図１参照）へ転送される。

【００２１】ＤＭＡ転送制御部１２は、データラッチ１
１からデータがラッチされた信号を受けると、また、Ｄ
ＭＡ転送数管理カウンタ１３に＋１のインクリメント信
号を与える。ＤＭＡ転送数管理カウンタ１３は、計数し
た信号を比較器１４の一方入力へ与える。比較器１４の
他方入力には、ＤＭＡ転送数管理レジスタ１５から、予
め設定されている１ラインの画像データを転送するのに
必要なＤＭＡ転送数が与えられている。比較器４では、
ＤＭＡ転送数管理カウンタ１４からのカウント数とＤＭ
Ａ転送数管理レジスタ１５の設定数とが一致したとき、
一致信号ＴＲＡＮＯＫが出力される。

【００２２】ＤＭＡデータ生成部５には、また、ＤＭＡ
転送時間規定信号生成部１６が設けられている。この生
成部１６では、１ラインの画像データをＤＭＡ転送する
ために必要な時間を規定して出力する。この時間は、従
来のＤＭＡ転送周期に相当する。転送時間規定信号ＩＮ
ＴＳＥＴと前述した比較器４の一致信号ＴＲＡＮＯＫと
はＤＭＡ未転送発生時処理中断信号生成部１７へ与えら
れる。この中断信号生成部１７は、転送時間規定信号Ｉ
ＮＴＳＥＴが与えられるまでに、一致信号ＴＲＡＮＯＫ
が与えられなければ、処理中断信号ＰＡＧＡＩＮを出力
する。

【００２３】図４は、図１および図３の回路における動
作を表わすタイミングチャートであり、画像データのＤ
ＭＡ転送が正常に行われる場合を表わしている。まず、
図１、図３および図４を参照して、通常のＤＭＡ転送動
作について説明をする。ＤＭＡ転送が正常に行われてい
る場合には、処理中断信号ＰＡＧＡＩＮおよび追加のＤ
ＭＡ転送のみを行う旨の信号ＡＧＡＩＮは共にローであ
る。

【００２４】この状態でまず水平同期信号ＳＨで区画さ
れる１ライン目の画像データが、画像処理部２で処理さ
れ、たとえば第１ラインメモリ３に書込まれる。このと
き、第２ラインメモリ４には画像データはストアされて
いないから、ＤＭＡ転送は行われない。次いで、２ライ
ン目の画像データが第２ラインメモリ４に書込まれる。
この間に、ＤＭＡデータ生成部５において、データラッ
チ１１に与えられる転送許可信号ＤＭＡＯＫがローから
ハイになる。ＤＭＡＯＫがハイの間は、データラッチ１
１にラッチされた画像データは順次ＤＭＡ転送可能とな
る。データラッチ１１にデータがラッチされるごとに、
ＤＭＡ転送制御部１２はＤＭＡ転送要求ＤＲＥＱをロー
イネーブルにし、これに応じてＤＭＡコントローラ８か
ら与えられる要求受付信号ＤＡＣＫがローイネーブルと
なり、この間にデータラッチ１１のデータがフレームメ
モリ６にＤＭＡ転送される。これがたとえばＡ３サイズ
の原稿の場合は、２９７回繰り返されて、１ライン分の
画像データのＤＭＡ転送が完了する。

【００２５】次の水平同期信号ＳＨで区画される３ライ
ン目では、第１ラインメモリ３への処理データの書込が
行われる。同時に、第２ラインメモリ４の画像データは
ＤＭＡ転送される。このように、並列的に設けられた２
つのラインメモリ３，４に対し、交互にラインごとに画
像処理されたデータが一旦ストアされる。そして書込に
用いられていない方のラインメモリのデータは、ＤＭＡ
データ生成部５によりＤＭＡ転送される。

【００２６】図５は、図１および図３の回路において、
未転送データが発生した場合の回路動作を示すタイミン
グチャートである。ＤＭＡ転送時間規定信号ＩＮＴＳＥ
Ｔがハイになったときには、正常なＤＭＡ転送が行われ
ているのであれば、既に１ライン分のデータのＤＭＡ転
送は完了しているから、比較器１４からの一致信号ＴＲ
ＡＮＯＫはローとなっている。

【００２７】そこで、次のラインの処理に移る。たとえ
ば図５の左から第２番目のラインの処理において、転送
時間規定信号ＩＮＴＳＥＴがハイになったときに、一致
信号ＴＲＡＮＯＫがハイのままであると、ＤＭＡデータ
の未転送の発生が検知される。すると、ＤＭＡ未転送発
生時処理中断信号生成部１７の処理中断信号ＰＡＧＡＩ
Ｎがハイになる。

【００２８】そしてこの処理中断信号ＰＡＧＡＩＮが画
像処理部２へ与えられ、画像処理部２からＣＰＵ７への
割込要求信号ＩＮＴＲがローイネーブルに変化する。こ
れを受けて、ＣＰＵ７は画像処理部２に与える割込受付
信号ＩＮＴＡをローイネーブルにし、応じて画像処理部
２の画像処理が中断される。また、ＣＰＵからモータ停
止を指示する信号が画像読取部１へ与えられ、読取動作
が停止される。

【００２９】ＣＰＵが割込を受け付けて後、ＤＭＡ転送
のみを行う旨の信号ＡＧＡＩＮがハイになると同時に、
処理中断信号ＰＡＧＡＩＮがローになる。これにより、
次の１ライン中においては、未転送が生じたラインデー
タの再転送のみが実行される（図５の第４ライン目）。
次のラインにおいては、通常動作に基づき、ＤＭＡ転送
が行われるとともに、他方のラインメモリに対して処理
データの書込が同時に行われる。

【００３０】以上のような処理では、画像処理部は、処
理中断信号ＰＡＧＡＩＮを受けて、次ラインの画像処理
を中断する。また、ＣＰＵ７は読取動作を停止させる。
具体的には走査制御モータを停止させる。この結果、原
稿に対する読取部の走査位置はずれることなしに読取処
理が中断される。

【００３１】

【発明の効果】この発明は以上のように構成されている
ので、ＤＭＡ転送周期が一定でなくても、ライン単位で
の未転送データの発生をなくすることができる。また、
ＤＭＡ未転送データが発生した場合に、画像読取部およ
び画像処理部の処理を停止させるので、未転送データを
再転送する間に、原稿に対する画像読取部の走査位置が
ずれることなく、原稿のとびやずれを生じない。

【図面の簡単な説明】

【図１】この発明の一実施例が採用されたファクシミリ
装置の画像読取，処理部分の概略構成ブロック図であ
る。

【図２】この発明の一実施例の動作を説明するための図
解図である。

【図３】この発明の一実施例にかかるＤＭＡデータ生成
部の詳細な構成例を示すブロック図である。

【図４】この発明の一実施例における通常のＤＭＡ転送
動作を表わすタイミングチャートである。

【図５】この発明の一実施例において、未転送データが
発生した場合の動作を表わすタイミングチャートであ
る。

【符号の説明】

１ 画像読取部 ２ 画像処理部 ３ 第１ラインメモリ ４ 第２ラインメモリ ５ ＤＭＡデータ生成部 ６ フレームメモリ ７ ＣＰＵ ８ ＤＭＡコントローラ １１ データラッチ １２ ＤＭＡ転送制御部 １３ ＤＭＡ転送数管理カウンタ １４ 比較器 １５ ＤＭＡ転送数管理レジスタ １６ ＤＭＡ転送時間規定信号生成部 １７ ＤＭＡ未転送発生時処理中断信号生成部

Claims (2)

【特許請求の範囲】
1. 【請求項１】原稿画像を１ラインずつ順次読取る画像読
   取手段、前記画像読取手段で読取られた画像データに対
   して所定の処理を施す画像処理手段、および前記所定の
   処理がされた画像データを複数ライン分記憶ことができ
   る記憶手段を含む画像処理装置のためのＤＭＡ転送装置
   であって、 前記画像処理手段で所定の処理がされた１ライン分の画
   像データを書込および読出可能な、並列的に設けられた
   第１ラインメモリおよび第２ラインメモリ、 前記画像処理手段で処理された１ライン分の画像データ
   を書込むべきラインメモリとして、前記第１ラインメモ
   リまたは第２ラインメモリを交互に選択し、選択された
   一方のラインメモリに前記画像処理手段で処理された１
   ライン分の画像データを書込む書込制御手段、ならびに
   前記書込制御手段により、前記画像処理手段で処理され
   た１ライン分の画像データが前記選択された一方のライ
   ンメモリに書込まれている間に、前記書込制御手段で選
   択されていない他方のラインメモリに記憶されている画
   像データを読出して、読出した画像データを前記複数ラ
   イン分の画像データを記憶することのできる記憶手段に
   ＤＭＡ転送するＤＭＡ転送実行手段、 前記ＤＭＡ転送実行手段による１ライン分の画像データ
   の転送が完了していないことを検知するＤＭＡ未転送検
   知手段、 前記ＤＭＡ未転送検知手段の検知出力に基づいて、前記
   画像読取手段および画像処理手段の処理を一時的に中断
   させる処理中断手段、を含むことを特徴とする画像処理
   装置のためのＤＭＡ転送装置。
2. 【請求項２】請求項１記載の画像処理装置のためのＤＭ
   Ａ転送装置において、 前記ＤＭＡ未転送検知手段は、前記ＤＭＡ転送実行手段
   が行ったＤＭＡ転送回数計数手段と、１ライン分の画像
   データをＤＭＡ転送するのに必要なＤＭＡ転送回数が予
   め記憶された記憶手段とを備え、前記書込制御手段が次
   のラインメモリを選択するときに、前記ＤＭＡ転送回数
   計数手段により計数されたＤＭＡ転送回数が前記記憶手
   段に記憶されたＤＭＡ転送回数未満のとき、ＤＭＡ未転
   送の検知信号を出力することを特徴とする、画像処理装
   置のためのＤＭＡ転送装置。