JPS61131967A - サ−マルプリンタ - Google Patents
サ−マルプリンタInfo
- Publication number
- JPS61131967A JPS61131967A JP59253865A JP25386584A JPS61131967A JP S61131967 A JPS61131967 A JP S61131967A JP 59253865 A JP59253865 A JP 59253865A JP 25386584 A JP25386584 A JP 25386584A JP S61131967 A JPS61131967 A JP S61131967A
- Authority
- JP
- Japan
- Prior art keywords
- data
- print data
- address
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Electronic Switches (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、印刷速度の向上を図ったサーマルプリンタ
に関するものである。
に関するものである。
従来、ディスプレイ装置の表示図面のハードコピーに用
いられるサーマルプリンタにおいて、印刷速度の向上を
図る方法としては纂２図に示す方法が採られていた。こ
の図において、１はＣＰＵ（中央処理装ｆｌｉ？、）、
２は０ＰＵｔにおいて用いられるプログラムが記憶され
るＲＯＭ、３は１画面分の印刷データを記憶するフレー
ムメモリであり、ＲＡＭによって構成されている。また
、４は受信回路で６９、ディスプレイ装置から水平同期
信号Ｈ８ＹＮＯ１水垂同期信号Ｖ８ＹＮＯおよび画像デ
ータＶＤが各々供給される。そして、受信回路４は１町
期信号ｎ５ｙＮｏおよびＶＳＩ団でに基づくタイミング
で直列に供給される画像データＶＤを１１＠次読み込み
、読み込んだ画像データＶＤをフレームメモリ３へ出力
する。これにより画像データＭＬ）はフレームメモリ３
に印刷用データとして順次書キ込まれる。次いで、０Ｐ
ＵＩがパスライン５を介シてフレームメモリ３のアドレ
スを指定することＫよシフレームメモリ３から読み出さ
れた印刷用データはＰ／Ｓ （パラレル／シリアル）変
換回路７によってシリアルの印刷用データに変換されヘ
ッド制御回路８へ供給される。ヘッド制御回路８は内部
にサーマルヘッド９の発熱素子と同数の７リツプ７０ツ
ブからなるシフトレジスタと、このシフトレジスタの各
出力信号を開閉制御するゲート回路などを有して構成さ
れている。そして、ヘッド制御回路８は０ＰＵＩから印
刷指令が供給されると、ゲート回路が開状態となり、シ
フトレジスタの各出力信号が各々サーマルヘッド９の各
発熱素子へ供給される。この場合、Ｐ／Ｓ変換回路７か
ら出力されたシリアルの印刷用データの中の印刷すべき
ドラ）Ｋ対応したデータがデータカウンタにでカウント
され、ＣＰυ１はこのデータカウンタにのカウント量に
基づいてヘッド制御回路８の動作を制御する。すなわち
、０ＰＵＩは例えばデータカウンタにのカウント量が所
定量以上の場合、つ１シ印刷すべきドツト数が所定数以
上の場合にはヘッド制御回路８に対してサーマルヘッド
９の印刷すべきドツトに対応した各発熱素子を幾つかの
ブロックに分け、各ブロック毎に電力を供給するように
指示し、またカウント量が所定量以下の場合には印刷す
べきドツトに対応した各発熱素子の全に対して同時に電
力を供給するように指示し、さらにカウント量がＯすな
わち印刷すべきドツトが無い場合には各発熱素子に対す
る電力の供給を行なわないように指示する。このように
して、印刷速度の向上を図つている。
いられるサーマルプリンタにおいて、印刷速度の向上を
図る方法としては纂２図に示す方法が採られていた。こ
の図において、１はＣＰＵ（中央処理装ｆｌｉ？、）、
２は０ＰＵｔにおいて用いられるプログラムが記憶され
るＲＯＭ、３は１画面分の印刷データを記憶するフレー
ムメモリであり、ＲＡＭによって構成されている。また
、４は受信回路で６９、ディスプレイ装置から水平同期
信号Ｈ８ＹＮＯ１水垂同期信号Ｖ８ＹＮＯおよび画像デ
ータＶＤが各々供給される。そして、受信回路４は１町
期信号ｎ５ｙＮｏおよびＶＳＩ団でに基づくタイミング
で直列に供給される画像データＶＤを１１＠次読み込み
、読み込んだ画像データＶＤをフレームメモリ３へ出力
する。これにより画像データＭＬ）はフレームメモリ３
に印刷用データとして順次書キ込まれる。次いで、０Ｐ
ＵＩがパスライン５を介シてフレームメモリ３のアドレ
スを指定することＫよシフレームメモリ３から読み出さ
れた印刷用データはＰ／Ｓ （パラレル／シリアル）変
換回路７によってシリアルの印刷用データに変換されヘ
ッド制御回路８へ供給される。ヘッド制御回路８は内部
にサーマルヘッド９の発熱素子と同数の７リツプ７０ツ
ブからなるシフトレジスタと、このシフトレジスタの各
出力信号を開閉制御するゲート回路などを有して構成さ
れている。そして、ヘッド制御回路８は０ＰＵＩから印
刷指令が供給されると、ゲート回路が開状態となり、シ
フトレジスタの各出力信号が各々サーマルヘッド９の各
発熱素子へ供給される。この場合、Ｐ／Ｓ変換回路７か
ら出力されたシリアルの印刷用データの中の印刷すべき
ドラ）Ｋ対応したデータがデータカウンタにでカウント
され、ＣＰυ１はこのデータカウンタにのカウント量に
基づいてヘッド制御回路８の動作を制御する。すなわち
、０ＰＵＩは例えばデータカウンタにのカウント量が所
定量以上の場合、つ１シ印刷すべきドツト数が所定数以
上の場合にはヘッド制御回路８に対してサーマルヘッド
９の印刷すべきドツトに対応した各発熱素子を幾つかの
ブロックに分け、各ブロック毎に電力を供給するように
指示し、またカウント量が所定量以下の場合には印刷す
べきドツトに対応した各発熱素子の全に対して同時に電
力を供給するように指示し、さらにカウント量がＯすな
わち印刷すべきドツトが無い場合には各発熱素子に対す
る電力の供給を行なわないように指示する。このように
して、印刷速度の向上を図つている。
〔発明が解決しようとする間１題点〕
ところで、上述したサーマルプリンタにおいては、フレ
ームメモＩｊ３に記憶され之印刷データの中に印刷すべ
きドツトに対応したデータが無い場合においても、この
不要な印刷データをＰ／Ｓ変換回路７で変換してヘッド
制御回路８へ転送しなけれはならず、また、この印刷デ
ータの転送が完了した時点で、０ＰＵＩはデータカウン
タにのカウント量を読み出さなければならない。したが
って、サーマルヘッド９の各発熱素子数の増加に伴なっ
て不要な印刷データの転送に費いやされる時〜１が大と
なシ、印刷速度の低下を招く欠点がめった。特に、近年
、サーマルヘッド９０ドツト密度が４ ｄｏｔ／、から
１６ｄＯｔ／１ｌｌｌとなシ、印刷幅が２５鍔で１ライ
ン当りの総トッド数が４０００ドツトを超えるものが提
供されるようになシ、上述した不要な印刷データの転送
時間を無視することができなくなっている。
ームメモＩｊ３に記憶され之印刷データの中に印刷すべ
きドツトに対応したデータが無い場合においても、この
不要な印刷データをＰ／Ｓ変換回路７で変換してヘッド
制御回路８へ転送しなけれはならず、また、この印刷デ
ータの転送が完了した時点で、０ＰＵＩはデータカウン
タにのカウント量を読み出さなければならない。したが
って、サーマルヘッド９の各発熱素子数の増加に伴なっ
て不要な印刷データの転送に費いやされる時〜１が大と
なシ、印刷速度の低下を招く欠点がめった。特に、近年
、サーマルヘッド９０ドツト密度が４ ｄｏｔ／、から
１６ｄＯｔ／１ｌｌｌとなシ、印刷幅が２５鍔で１ライ
ン当りの総トッド数が４０００ドツトを超えるものが提
供されるようになシ、上述した不要な印刷データの転送
時間を無視することができなくなっている。
この発明は上述した事情に鑑み不要な印刷データの転送
を行なわないようＫすることにょシ印刷速度の向上を図
り之サーマルプリンタを提供することを目的としている
。
を行なわないようＫすることにょシ印刷速度の向上を図
り之サーマルプリンタを提供することを目的としている
。
この発明は、外部から供給され、第１の記憶手段に順次
読み込まれる印刷データの中に印刷すべきドツトに対応
したデータが有るか否かを所定期間毎に各々検出する検
出手段と、前記検出手段の検出結果を順次記憶する第２
の記憶手段と、前記第２の記憶手段の記憶内容に基づい
て前記第１の記憶手段にｇｃ憶されている印刷データの
ヘッド制御手段への転送を制御する制御手段とを具備す
ることを特徴としている。
読み込まれる印刷データの中に印刷すべきドツトに対応
したデータが有るか否かを所定期間毎に各々検出する検
出手段と、前記検出手段の検出結果を順次記憶する第２
の記憶手段と、前記第２の記憶手段の記憶内容に基づい
て前記第１の記憶手段にｇｃ憶されている印刷データの
ヘッド制御手段への転送を制御する制御手段とを具備す
ることを特徴としている。
各所定期間内における印刷すべきドツトに対応したデー
タの有無が第２の記憶手段に順次記憶され、また制御手
段が第２の記憶手段の記憶内容に基づいて第１の記憶手
段に記憶されている印刷データをヘッド制御手段へ転送
するか否かを決定するため、印刷すべきドツトに対応し
たデータを有しない不要な印刷データを転送する時間が
省かれ、これによシ、印刷速度の向上が図られる。
タの有無が第２の記憶手段に順次記憶され、また制御手
段が第２の記憶手段の記憶内容に基づいて第１の記憶手
段に記憶されている印刷データをヘッド制御手段へ転送
するか否かを決定するため、印刷すべきドツトに対応し
たデータを有しない不要な印刷データを転送する時間が
省かれ、これによシ、印刷速度の向上が図られる。
以下、図面を参照してこの発明の実施例について説明す
る。
る。
第１図はこの発明の一実施例をディスプレイ装置の表示
画面のハードコピーに用いられるサーマルプリンタに適
用した場合の構成を示すブロック図で１７、Ｍ２図の各
部に対応する部分には同一の符号が付されている。
画面のハードコピーに用いられるサーマルプリンタに適
用した場合の構成を示すブロック図で１７、Ｍ２図の各
部に対応する部分には同一の符号が付されている。
図において、１０はパルス発生回路であり、りロックパ
ルスφおよびディスプレイ装置から供給される水平同期
信号Ｈ８ＹＮＯに基づいて後述する各部の動作に必要な
タイミングパルスを発生する回路である。また、１１は
Ｄ・７リツプ・７ｃ！ツブ（以下、ＤＦＦと略称する）
でめシ、ディスプレイ装置から受信回路４へ供給される
画像データＶＤの中から１水平走査期間内において印刷
すべきドツトに対応した１１′データが有るか否かを検
出するものでおる。すなわち、ＤＦＦＩＩのＤ端子には
画像データＶＤが直列に供給され、またＯＫ（クロック
）端子にはクロックパルスφが供給され、またＱ端子は
ＰＲ＋（プリセット）端子に接続され、さらにＯＩ、Ｒ
（クリア）端子にはパルス発生回路１０から水平同期信
号Ｈ８ＹＮＯの立ち下りに同期してクリア信号στ１が
供給される。これによυ、ＤＦＰＩＩは各水平走査期間
内において、Ｄ端子に１０′データが供給され続けると
Ｑ出方が１０ルベルに保持され、また各水平走査期間内
にＤ端子に１匙で４１１′データが供給されるとＱ出力
が１１ルベルに保持される。このＤＦＦＩＩのＱ端子は
ＲＡＭ１２のデータ入力端子ＤＩに接続されている。Ｒ
ＡＭ１２はＤＦＦＩＩのＱ出力を各水平走査期間が終了
した時点において順次記憶するもので、パルス発生回路
１０から水平同期信号Ｈ８ＹＮＯの立ち下りに同期して
ライト信号Ｗ１が供給された時点でアドレスカウンタ１
３によってアドレス情報切換回路１４ｔ−介して指定さ
れ九アドレスにＤＦＦＩＩのＱ出力ｔ−１ビツトの情報
として記憶する。ま＆ＲＡＭ１２の各アドレスに各々記
憶された１ビツトの情報はＲＡＭ１２にＣＰＵ１からリ
ード信号ＲＤが供給され、０ＰＵＩによってアドレス情
報切換回路１４を介してアドレスが指定されることによ
り、データ出力端子ＤＯ、パスライン５ｔ−介して０Ｐ
ＵＩによって読み出される。この場合、アドレスカウン
タ１３はパルス発生回路１０から供給されるカウントパ
レスＣＰによりてカウント値がインクリメントされるよ
うに構成されており、また、アドレス情報切換回路１４
は通常アドレスカウンタ１３と几ＡＭ１２のアドレス端
子との間を接続しており、０ＰＵＩから切換信号ＳＷが
供給されるとパスライン５のアドレスバスとＲＡＭ１２
のアドレス端子との間を接続するように構成されている
。
ルスφおよびディスプレイ装置から供給される水平同期
信号Ｈ８ＹＮＯに基づいて後述する各部の動作に必要な
タイミングパルスを発生する回路である。また、１１は
Ｄ・７リツプ・７ｃ！ツブ（以下、ＤＦＦと略称する）
でめシ、ディスプレイ装置から受信回路４へ供給される
画像データＶＤの中から１水平走査期間内において印刷
すべきドツトに対応した１１′データが有るか否かを検
出するものでおる。すなわち、ＤＦＦＩＩのＤ端子には
画像データＶＤが直列に供給され、またＯＫ（クロック
）端子にはクロックパルスφが供給され、またＱ端子は
ＰＲ＋（プリセット）端子に接続され、さらにＯＩ、Ｒ
（クリア）端子にはパルス発生回路１０から水平同期信
号Ｈ８ＹＮＯの立ち下りに同期してクリア信号στ１が
供給される。これによυ、ＤＦＰＩＩは各水平走査期間
内において、Ｄ端子に１０′データが供給され続けると
Ｑ出方が１０ルベルに保持され、また各水平走査期間内
にＤ端子に１匙で４１１′データが供給されるとＱ出力
が１１ルベルに保持される。このＤＦＦＩＩのＱ端子は
ＲＡＭ１２のデータ入力端子ＤＩに接続されている。Ｒ
ＡＭ１２はＤＦＦＩＩのＱ出力を各水平走査期間が終了
した時点において順次記憶するもので、パルス発生回路
１０から水平同期信号Ｈ８ＹＮＯの立ち下りに同期して
ライト信号Ｗ１が供給された時点でアドレスカウンタ１
３によってアドレス情報切換回路１４ｔ−介して指定さ
れ九アドレスにＤＦＦＩＩのＱ出力ｔ−１ビツトの情報
として記憶する。ま＆ＲＡＭ１２の各アドレスに各々記
憶された１ビツトの情報はＲＡＭ１２にＣＰＵ１からリ
ード信号ＲＤが供給され、０ＰＵＩによってアドレス情
報切換回路１４を介してアドレスが指定されることによ
り、データ出力端子ＤＯ、パスライン５ｔ−介して０Ｐ
ＵＩによって読み出される。この場合、アドレスカウン
タ１３はパルス発生回路１０から供給されるカウントパ
レスＣＰによりてカウント値がインクリメントされるよ
うに構成されており、また、アドレス情報切換回路１４
は通常アドレスカウンタ１３と几ＡＭ１２のアドレス端
子との間を接続しており、０ＰＵＩから切換信号ＳＷが
供給されるとパスライン５のアドレスバスとＲＡＭ１２
のアドレス端子との間を接続するように構成されている
。
次に、上述した構成の動作について説明する。
まず、初期状態において、アドレスカウンタ１３０カウ
ント値は［０ＯＯＯＪにセットされ、このカウント値が
アドレス情報切換回路１４を介してＲＡＭ１２のアドレ
ス端子へ供給されている。ここで、ディスプレイ装置か
ら水平同期信号Ｈ８ＹＮＯ。
ント値は［０ＯＯＯＪにセットされ、このカウント値が
アドレス情報切換回路１４を介してＲＡＭ１２のアドレ
ス端子へ供給されている。ここで、ディスプレイ装置か
ら水平同期信号Ｈ８ＹＮＯ。
水垂同期信号Ｖ８ＹＮＯおよび画像データＶＤが各々供
給きれると、この画像データＶＤが従来と同様にして７
レームメモリ３に印刷用データとして順次４４き込まれ
、これと同時に前記画像データＶＤがＤｌ’Ｆ１１のＤ
端子に供給される。そして、ＤＦＦＩＩのＤ端子に供給
された１水平走査期間分の（財）１億データＶＤの中に
印刷すべきドツトに対応した％ １１データが存在した
場合においてはＤＦＦｌｌのＱ出力が１１ルベルとなり
、逆に％ＩＩデータが存在しなかった場合においてはＱ
出力が ０レベルとなる。次いで、水平同期信号Ｈ８Ｙ
ＮＯが立ち下った時点においてパルス発生回路１ｏから
ＲＡＭ１２ヘライト信号ＷＲが供給されると、几ＡＭ１
２のｒｏ０００Ｊ番地にＤＦＦＩＩのＱ出力が沓き込ま
れる。これにより、フレームメモリ３に書き込まれた画
像データＶＤの内の印刷画面の第１行目に対応する部分
に、印刷すべきドツトに対応した１１′データが存在す
るか否がかＲＡＭ１２の「ｏ０００Ｊ番地に書き込まれ
る。次いで、パルス発生回路１０からＤＦＦＩＩヘクリ
ア信号ＯＬＲが供給されると共にアドレスカウンタ１３
ヘカウントパルスＣＰが供給される。これにより、ＤＦ
ＦＩＩはクリアされ、アドレスカウンタ１３のカウント
値はインクリメントされてｒｏｏｏｌＪとなる。以下−
」様忙して、１水平走査期間毎すなわち、印刷−面の各
行毎に印刷すべきドツトが存在するか否かが几ＡＭ１２
に順次蚤き込まれる。
給きれると、この画像データＶＤが従来と同様にして７
レームメモリ３に印刷用データとして順次４４き込まれ
、これと同時に前記画像データＶＤがＤｌ’Ｆ１１のＤ
端子に供給される。そして、ＤＦＦＩＩのＤ端子に供給
された１水平走査期間分の（財）１億データＶＤの中に
印刷すべきドツトに対応した％ １１データが存在した
場合においてはＤＦＦｌｌのＱ出力が１１ルベルとなり
、逆に％ＩＩデータが存在しなかった場合においてはＱ
出力が ０レベルとなる。次いで、水平同期信号Ｈ８Ｙ
ＮＯが立ち下った時点においてパルス発生回路１ｏから
ＲＡＭ１２ヘライト信号ＷＲが供給されると、几ＡＭ１
２のｒｏ０００Ｊ番地にＤＦＦＩＩのＱ出力が沓き込ま
れる。これにより、フレームメモリ３に書き込まれた画
像データＶＤの内の印刷画面の第１行目に対応する部分
に、印刷すべきドツトに対応した１１′データが存在す
るか否がかＲＡＭ１２の「ｏ０００Ｊ番地に書き込まれ
る。次いで、パルス発生回路１０からＤＦＦＩＩヘクリ
ア信号ＯＬＲが供給されると共にアドレスカウンタ１３
ヘカウントパルスＣＰが供給される。これにより、ＤＦ
ＦＩＩはクリアされ、アドレスカウンタ１３のカウント
値はインクリメントされてｒｏｏｏｌＪとなる。以下−
」様忙して、１水平走査期間毎すなわち、印刷−面の各
行毎に印刷すべきドツトが存在するか否かが几ＡＭ１２
に順次蚤き込まれる。
次に、１画面分の全ての画像データＶＤがフレームメモ
リ３に誉き込まれ、また１画面分の各行毎の印刷すべき
ドツトに対応したデータの有無がＲＡＭ１２に書き込ま
れた時点においてＯＰＵＩは以下に述べるようにして印
刷動作′ｔ−開始する。
リ３に誉き込まれ、また１画面分の各行毎の印刷すべき
ドツトに対応したデータの有無がＲＡＭ１２に書き込ま
れた時点においてＯＰＵＩは以下に述べるようにして印
刷動作′ｔ−開始する。
まず、０ＰＵＩは印刷画面の第１行目に対応する印刷用
データｔ−フレームメモリ３から読み出すのに先だって
、アドレス情報切換（ロ）路１４へ切換信号５Ｗｔ−供
給し、ＲＡＭ１２の［ｏｏ００Ｊ番地のメモリ内容を読
み出す。そして、前記印刷用データをフレームメモリ３
から読み出してＰ／Ｓ変換回路７へ転送するか否かを決
定する。この場合、例えば、ＲＡＭ１２のｒ００００Ｊ
番地のメモリ内容が「０」であったとすると、印刷画面
の第１行目に印刷を行なう必要がないので、印刷用デー
タの転送を行なわず、逆に、メモリ内容が「１」であっ
た場合嫁印刷用データの転送を行なう。このようにして
、印刷すべきドツトに対応したデータを有しない不要な
印刷用データの転送を行なわないようにする。以下、従
来と同様にして印刷を行なう。ここで、例えば、サーマ
ルヘッドのドツト数ｆ：４０９６とし、１ドツトの転送
に４μｓを要するとすると、１行当Ｆ）４０９６Ｘ４Ｘ
１０”、１６ｍ５の転送時間が費やされることになる。
データｔ−フレームメモリ３から読み出すのに先だって
、アドレス情報切換（ロ）路１４へ切換信号５Ｗｔ−供
給し、ＲＡＭ１２の［ｏｏ００Ｊ番地のメモリ内容を読
み出す。そして、前記印刷用データをフレームメモリ３
から読み出してＰ／Ｓ変換回路７へ転送するか否かを決
定する。この場合、例えば、ＲＡＭ１２のｒ００００Ｊ
番地のメモリ内容が「０」であったとすると、印刷画面
の第１行目に印刷を行なう必要がないので、印刷用デー
タの転送を行なわず、逆に、メモリ内容が「１」であっ
た場合嫁印刷用データの転送を行なう。このようにして
、印刷すべきドツトに対応したデータを有しない不要な
印刷用データの転送を行なわないようにする。以下、従
来と同様にして印刷を行なう。ここで、例えば、サーマ
ルヘッドのドツト数ｆ：４０９６とし、１ドツトの転送
に４μｓを要するとすると、１行当Ｆ）４０９６Ｘ４Ｘ
１０”、１６ｍ５の転送時間が費やされることになる。
そして、従来は印刷すべきデータの有無にかかわらず１
行当シ約１６ｍ５の時間が費やされていたのに対し、本
実施例においては印刷する必要の無い行が１行存在する
毎に約１６ｍＢづつ印刷時間が短縮されることになる。
行当シ約１６ｍ５の時間が費やされていたのに対し、本
実施例においては印刷する必要の無い行が１行存在する
毎に約１６ｍＢづつ印刷時間が短縮されることになる。
なお、上述した実施例においては、１画面分の印刷デー
タを記憶する７レームメモリ３を有するサーマルプリン
タに適用した場合を例にして説明したが、これに限らず
、−行分の印刷データを記憶するＲＡＭ１有するサーマ
ルプリンタに適用することも勿論可能である。
タを記憶する７レームメモリ３を有するサーマルプリン
タに適用した場合を例にして説明したが、これに限らず
、−行分の印刷データを記憶するＲＡＭ１有するサーマ
ルプリンタに適用することも勿論可能である。
以上説明したように、この発明によれば、印刷すべきド
ツトに対応したデータを有しない不要な印刷用データの
転送を行なわないようにしたので、この転送に要する時
間が省かれ、印刷速度の向上を図ることができる効果が
得られる。
ツトに対応したデータを有しない不要な印刷用データの
転送を行なわないようにしたので、この転送に要する時
間が省かれ、印刷速度の向上を図ることができる効果が
得られる。
第１図はこの発明の一実施例の構成を示すブロック図、
１４２図は従来の印刷速度の向上を図ったサーマルプリ
ンタの構成を示すブロック図である。 １・・・・・・０ＰＵ（制御手段）、３・・・・・・フ
レームメモリ（第１の記憶手段）、８・・・・・・ヘッ
ド制御回路、９・・・・・・サーマルヘッド、１０・・
・・・・パルス発生回路、１１・・・・・・Ｄ ７１７
ツプフロツプ（検出手段）、１２・・・・・・ＲＡＭ（
第２の記憶手段）、１３・・・・・・アドレスカウンタ
、１４・・・・・・アドレス情報切換回路。
１４２図は従来の印刷速度の向上を図ったサーマルプリ
ンタの構成を示すブロック図である。 １・・・・・・０ＰＵ（制御手段）、３・・・・・・フ
レームメモリ（第１の記憶手段）、８・・・・・・ヘッ
ド制御回路、９・・・・・・サーマルヘッド、１０・・
・・・・パルス発生回路、１１・・・・・・Ｄ ７１７
ツプフロツプ（検出手段）、１２・・・・・・ＲＡＭ（
第２の記憶手段）、１３・・・・・・アドレスカウンタ
、１４・・・・・・アドレス情報切換回路。
Claims (1)
- 外部から供給される印刷データを一時記憶する第１の記
憶手段と、前記第１の記憶手段から読み出された印刷デ
ータに基づいてサーマルヘッドの各発熱素子の発熱を各
々制御するヘッド制御手段とを有するサーマルプリンタ
において、前記第１の記憶手段に順次読み込まれる印刷
データの中に印刷すべきドットに対応したデータが有る
か否かを所定期間毎に各々検出する検出手段と、前記検
出手段の検出結果を順次記憶する第２の記憶手段と、前
記第２の記憶手段の記憶内容に基づいて前記第１の記憶
手段に記憶されている印刷データの前記ヘッド制御手段
への転送を制御する制御手段とを具備することを特徴と
するサーマルプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253865A JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253865A JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131967A true JPS61131967A (ja) | 1986-06-19 |
| JPH0325115B2 JPH0325115B2 (ja) | 1991-04-05 |
Family
ID=17257202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253865A Granted JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6490769A (en) * | 1987-10-01 | 1989-04-07 | Victor Company Of Japan | Thermal and gradational recorder |
| JP2008200999A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | ドットインパクトプリンタ，印刷制御方法，印刷制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117621A (en) * | 1978-03-03 | 1979-09-12 | Matsushita Graphic Communic | Heattsensitive recorder |
-
1984
- 1984-11-30 JP JP59253865A patent/JPS61131967A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117621A (en) * | 1978-03-03 | 1979-09-12 | Matsushita Graphic Communic | Heattsensitive recorder |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6490769A (en) * | 1987-10-01 | 1989-04-07 | Victor Company Of Japan | Thermal and gradational recorder |
| JP2008200999A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | ドットインパクトプリンタ，印刷制御方法，印刷制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325115B2 (ja) | 1991-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59127781A (ja) | サ−マルヘツド駆動回路 | |
| US5163123A (en) | Synchronously transferring image data to a printer | |
| JPH0419948B2 (ja) | ||
| JPH07205467A (ja) | 感熱式印刷機のための制御回路 | |
| JPS61131967A (ja) | サ−マルプリンタ | |
| EP0684545A1 (en) | Printer controller | |
| JP3357972B2 (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JPS6023063A (ja) | 記録装置 | |
| JP2617909B2 (ja) | レーザー・プリンタ装置 | |
| JPS6111845A (ja) | 印字デ−タ制御装置 | |
| EP0391689B1 (en) | Thermal line printer | |
| JP3302146B2 (ja) | プリンタ装置及びそのヘッド駆動回路 | |
| JP3098435B2 (ja) | 複数サーマルヘッド用制御システム | |
| JP2552305Y2 (ja) | 画像データ転送装置 | |
| JPH03213361A (ja) | ページプリンタ | |
| JPS63109654A (ja) | フアクシミリ受信機 | |
| JP2656673B2 (ja) | プリンタ装置 | |
| JPH05138956A (ja) | プリンタ内画像データ制御方式 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JPH08152978A (ja) | プリンタエンジンの制御装置 | |
| JPH01113827A (ja) | 印字制御方式 | |
| JPS6129273A (ja) | 記録装置 | |
| JPS6010674B2 (ja) | プリンタ | |
| JPH0236957A (ja) | サーマルプリンタの印字制御装置 | |
| JPH01226357A (ja) | サーマルヘッドアレイの制御方法 |