JPH0325115B2 - - Google Patents
Info
- Publication number
- JPH0325115B2 JPH0325115B2 JP25386584A JP25386584A JPH0325115B2 JP H0325115 B2 JPH0325115 B2 JP H0325115B2 JP 25386584 A JP25386584 A JP 25386584A JP 25386584 A JP25386584 A JP 25386584A JP H0325115 B2 JPH0325115 B2 JP H0325115B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- storage means
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、印刷速度の向上を図つたサーマル
プリンタに関するものである。
プリンタに関するものである。
〔従来技術〕
従来、デイスプレイ装置の表示図面のハードコ
ピーに用いられるサーマルプリンタにおいて、印
刷速度の向上を図る方法としては第２図に示す方
法が採られていた。この図において、１はCPU
（中央処理装置）、２はCPU１において用いられ
るプログラムが記憶されるROM、３は１画面分
の印刷データを記憶するフレームメモリであり、
RAMによつて構成されている。また、４は受信
回路であり、デイスプレイ装置から水平同期信号
HSYNC、水垂同期信号および画像デー
タVDが各々供給される。そして、受信回路４は
同期信号およびに基づくタイミ
ングで直列に供給される画像データVDを順次読
み込み、読み込んだ画像データVDをフレームメ
モリ３へ出力する。これにより画像データVDは
フレームメモリ３に印刷用データとして順次書き
込まれる。次いで、CPU１がバスライン５を介
してフレームメモリ３のアドレスを指定すること
によりフレームメモリ３から読み出された印刷用
データはＰ／Ｓ（パラレル／シリアル）変換回路
７によつてシリアルの印刷用データに変換されヘ
ツド制御回路８へ供給される。ヘツド制御回路８
は内部にサーマルヘツド９の発熱素子と同数のフ
リツプフロツプからなるシフトレジスタと、この
シフトレジスタの各出力信号を開閉制御するゲー
ト回路などを有して構成されている。そして、ヘ
ツド制御回路８はCPU１から印刷指令が供給さ
れると、ゲート回路が開状態となり、シフトレジ
スタの各出力信号がサーマルヘツド９の各発熱素
子へ供給される。この場合、CPU１は、フレー
ムメモリ３から１行分の印刷用データを読み出し
てＰ／Ｓ変換回路７へ転送し、ヘツド制御回路８
へ印刷指令を供給して１行分の印刷を行う転送・
印刷動作と、図示せぬプラテン回動用パルスモー
タを駆動して用紙を１行分送り出す改行動作とを
交互に繰り返し、これにより１画面分の印刷が行
なわれる。また、このような転送・印刷動作の過
程において、Ｐ／Ｓ変換回路７から出力されたシ
リアルの印刷用データの中の印刷すべきドツトに
対応したデータがデータカウンタＫでカウントさ
れ、CPU１はこのデータカウンタＫのカウント
量に基づいてヘツド制御回路８の動作を制御す
る。すなわち、CPU１は例えばデータカウンタ
Ｋのカウント量が所定量以上の場合、つまり印刷
すべきドツト数が所定数以上の場合にはヘツド制
御回路８に対してサーマルヘツド９の印刷すべき
ドツトに対応した各発熱素子を幾つかのブロツク
に分け、各ブロツク毎に電力を供給するように指
示し、またカウント量が所定量以下の場合には印
刷すべきドツトに対応した各発熱素子の全に対し
て同時に電力を供給するように指示し、さらにカ
ウント量が０すなわち印刷すべきドツトが無い場
合には各発熱素子に対する電力の供給を行なわな
いように指示する。このようにして、印刷速度の
向上を図つている。
ピーに用いられるサーマルプリンタにおいて、印
刷速度の向上を図る方法としては第２図に示す方
法が採られていた。この図において、１はCPU
（中央処理装置）、２はCPU１において用いられ
るプログラムが記憶されるROM、３は１画面分
の印刷データを記憶するフレームメモリであり、
RAMによつて構成されている。また、４は受信
回路であり、デイスプレイ装置から水平同期信号
HSYNC、水垂同期信号および画像デー
タVDが各々供給される。そして、受信回路４は
同期信号およびに基づくタイミ
ングで直列に供給される画像データVDを順次読
み込み、読み込んだ画像データVDをフレームメ
モリ３へ出力する。これにより画像データVDは
フレームメモリ３に印刷用データとして順次書き
込まれる。次いで、CPU１がバスライン５を介
してフレームメモリ３のアドレスを指定すること
によりフレームメモリ３から読み出された印刷用
データはＰ／Ｓ（パラレル／シリアル）変換回路
７によつてシリアルの印刷用データに変換されヘ
ツド制御回路８へ供給される。ヘツド制御回路８
は内部にサーマルヘツド９の発熱素子と同数のフ
リツプフロツプからなるシフトレジスタと、この
シフトレジスタの各出力信号を開閉制御するゲー
ト回路などを有して構成されている。そして、ヘ
ツド制御回路８はCPU１から印刷指令が供給さ
れると、ゲート回路が開状態となり、シフトレジ
スタの各出力信号がサーマルヘツド９の各発熱素
子へ供給される。この場合、CPU１は、フレー
ムメモリ３から１行分の印刷用データを読み出し
てＰ／Ｓ変換回路７へ転送し、ヘツド制御回路８
へ印刷指令を供給して１行分の印刷を行う転送・
印刷動作と、図示せぬプラテン回動用パルスモー
タを駆動して用紙を１行分送り出す改行動作とを
交互に繰り返し、これにより１画面分の印刷が行
なわれる。また、このような転送・印刷動作の過
程において、Ｐ／Ｓ変換回路７から出力されたシ
リアルの印刷用データの中の印刷すべきドツトに
対応したデータがデータカウンタＫでカウントさ
れ、CPU１はこのデータカウンタＫのカウント
量に基づいてヘツド制御回路８の動作を制御す
る。すなわち、CPU１は例えばデータカウンタ
Ｋのカウント量が所定量以上の場合、つまり印刷
すべきドツト数が所定数以上の場合にはヘツド制
御回路８に対してサーマルヘツド９の印刷すべき
ドツトに対応した各発熱素子を幾つかのブロツク
に分け、各ブロツク毎に電力を供給するように指
示し、またカウント量が所定量以下の場合には印
刷すべきドツトに対応した各発熱素子の全に対し
て同時に電力を供給するように指示し、さらにカ
ウント量が０すなわち印刷すべきドツトが無い場
合には各発熱素子に対する電力の供給を行なわな
いように指示する。このようにして、印刷速度の
向上を図つている。
ところで、上述したサーマルプリンタにおいて
は、フレームメモリ３に記憶された印刷データの
中に印刷すべきドツトに対応したデータが無い場
合においても、この不要な印刷データをＰ／Ｓ変
換回路７で変換してヘツド制御回路８へ転送しな
ければならず、また、この印刷データの転送が完
了した時点で、CPU１はデータカウンタＫのカ
ウント量を読み出さなければならない。したがつ
て、サーマルヘツド９の各発熱素子の増加に伴な
つて不要な印刷データの転送に費いやされる時間
が大となり、印刷速度の低下を招く欠点があつ
た。特に、近年、サーマルヘツド９のドツト密度
が4dot／mmから16dot／mmとなり、印刷幅が25cm
で１ライン当りの総ドツト数が4000ドツトを超え
るものが提供されるようになり、上述した不要な
印刷データの転送時間を無視することができなく
なつている。
は、フレームメモリ３に記憶された印刷データの
中に印刷すべきドツトに対応したデータが無い場
合においても、この不要な印刷データをＰ／Ｓ変
換回路７で変換してヘツド制御回路８へ転送しな
ければならず、また、この印刷データの転送が完
了した時点で、CPU１はデータカウンタＫのカ
ウント量を読み出さなければならない。したがつ
て、サーマルヘツド９の各発熱素子の増加に伴な
つて不要な印刷データの転送に費いやされる時間
が大となり、印刷速度の低下を招く欠点があつ
た。特に、近年、サーマルヘツド９のドツト密度
が4dot／mmから16dot／mmとなり、印刷幅が25cm
で１ライン当りの総ドツト数が4000ドツトを超え
るものが提供されるようになり、上述した不要な
印刷データの転送時間を無視することができなく
なつている。
この発明は上述し事情に鑑み不要な印刷データ
の転送を行なわないようにすることにより印刷速
度の向上を図つたサーマルプリンタを提供するこ
とを目的としている。
の転送を行なわないようにすることにより印刷速
度の向上を図つたサーマルプリンタを提供するこ
とを目的としている。
この発明は、外部から供給される１画面分の印
刷データを第１の記憶手段に一旦取り込んだ後、
この第１の記憶手段から読み出した１行分の印刷
データをサーマルヘツドの各発熱素子の発熱を
各々制御するヘツド制御手段へ転送して１行分の
印刷を行う転送・印刷動作と、用紙を１行分送り
出す改行動作とを交互に繰り返して１画面分の印
刷を行うサーマルプリンタにおいて、前記第１の
記憶手段に順次読み込まれる印刷データの中に印
刷すべきドツトに対応したデータが存在するか否
かを各行毎に各々検出する検出手段と、前記検出
手段の検出問題を順次記憶する第２の記憶手段
と、前記第２の記憶手段の記憶内容に基づいて、
印刷すべきドツトに対応したデータが存在しない
行に関しては前記転送・印刷動作を省略して前記
改行動作のみを行わせる制御手段とを具備するこ
とを特徴としている。
刷データを第１の記憶手段に一旦取り込んだ後、
この第１の記憶手段から読み出した１行分の印刷
データをサーマルヘツドの各発熱素子の発熱を
各々制御するヘツド制御手段へ転送して１行分の
印刷を行う転送・印刷動作と、用紙を１行分送り
出す改行動作とを交互に繰り返して１画面分の印
刷を行うサーマルプリンタにおいて、前記第１の
記憶手段に順次読み込まれる印刷データの中に印
刷すべきドツトに対応したデータが存在するか否
かを各行毎に各々検出する検出手段と、前記検出
手段の検出問題を順次記憶する第２の記憶手段
と、前記第２の記憶手段の記憶内容に基づいて、
印刷すべきドツトに対応したデータが存在しない
行に関しては前記転送・印刷動作を省略して前記
改行動作のみを行わせる制御手段とを具備するこ
とを特徴としている。
第１の記憶手段に印刷データが順次読み込まれ
る際に、この印刷データの中に印刷すべきドツト
に対応したデータが存在するか否かが各行毎に
各々検出され、この検出結果が第２の記憶手段に
順次記憶され、そして、この第２の記憶手段の記
憶内容に基づいて、印刷すべきドツトに対応した
データが存在しない行に関しては、その転送・印
刷動作が省略され、改行動作のみが行なわれ、即
座に次の行の印刷に移行するようにしたので、印
刷すべきドツトに対応したデータを有しない不要
な印刷データを転送する時間が省かれ、これによ
り、印刷速度の向上が図られる。
る際に、この印刷データの中に印刷すべきドツト
に対応したデータが存在するか否かが各行毎に
各々検出され、この検出結果が第２の記憶手段に
順次記憶され、そして、この第２の記憶手段の記
憶内容に基づいて、印刷すべきドツトに対応した
データが存在しない行に関しては、その転送・印
刷動作が省略され、改行動作のみが行なわれ、即
座に次の行の印刷に移行するようにしたので、印
刷すべきドツトに対応したデータを有しない不要
な印刷データを転送する時間が省かれ、これによ
り、印刷速度の向上が図られる。
以下、図面を参照してこの発明の実施例につい
て説明する。
て説明する。
第１図はこの発明の一実施例をデイスプレイ装
置の表示画面のハードコピーに用いられるサーマ
ルプリンタに適用した場合の構成を示すブロツク
図であり、第２図の各部に対応する部分には同一
の符号が付されている。
置の表示画面のハードコピーに用いられるサーマ
ルプリンタに適用した場合の構成を示すブロツク
図であり、第２図の各部に対応する部分には同一
の符号が付されている。
図において、１０はパルス発生回路であり、ク
ロツクパルスφおよびデイスプレイ装置から供給
される水平同期信号に基づいて後述する
各部の動作に必要なタイミングパルスを発生する
回路である。また、１１はＤ・フリツプ・フロツ
プ（以下、DFFと略称する）であり、デイスプ
レイ装置から受信回路４へ供給される画像データ
VDの中から１水平走査期間内において印刷すべ
きドツトに対応した“１”データが有るか否かを
検出するものである。すなわち、DFF１１のＤ
端子には画像データVDが直列に供給され、また
CK（クロツク）端子にはクロツクパルスφが供給
され、また端子はPR（プリセツト）端子に接続
され、さらにCLR（クリア）端子にはパルス発生
回路１０から水平同期信号の立ち下りに
同期してクリア信号が供給される。これに
より、DFF１１は各水平走査期間内において、
Ｄ端子に“０”データが供給され続けるとＱ出力
が“０”レベルに保持され、また各水平走査期間
内にＤ端子に１度でも“１”データが供給される
とＱ出力が“１”レベルに保持される。この
DFF１１のＱ端子はRAM１２のデータ入力端子
DIに接続されている。RAM１２はDFF１１のＱ
出力を各水平走査期間が終了した時点において順
次記憶するもので、パルス発生回路１０から水平
同期信号の立ち下りに同期してライト信
号が供給された時点でアドレスカウンタ１３
によつてアドレス情報切換回路１４を介して指定
されたアドレスにDFF１１のＱ出力を１ビツト
の情報として記憶する。またRAM１２の各アド
レスに各々記憶された１ビツトの情報はRAM１
２にCPU１からリード信号が供給され、CPU
１によつてアドレス情報切換回路１４を介してア
ドレスが指定されることにより、データ出力端子
DO、バスライン５を介してCPU１によつて読み
出される。この場合、アドレスカウンタ１３はパ
ルス発生回路１０から供給されるカウントパレス
CPによつてカウント値がインクリメントされる
ように構成されており、また、アドレス情報切換
回路１４は通常アドレスカウンタ１３とRAM１
２のアドレス端子との間を接続しており、CPU
１から切換信号SWが供給されるとバスライン５
のアドレスバスとRAM１２のアドレス端子との
間を接続するように構成されている。
ロツクパルスφおよびデイスプレイ装置から供給
される水平同期信号に基づいて後述する
各部の動作に必要なタイミングパルスを発生する
回路である。また、１１はＤ・フリツプ・フロツ
プ（以下、DFFと略称する）であり、デイスプ
レイ装置から受信回路４へ供給される画像データ
VDの中から１水平走査期間内において印刷すべ
きドツトに対応した“１”データが有るか否かを
検出するものである。すなわち、DFF１１のＤ
端子には画像データVDが直列に供給され、また
CK（クロツク）端子にはクロツクパルスφが供給
され、また端子はPR（プリセツト）端子に接続
され、さらにCLR（クリア）端子にはパルス発生
回路１０から水平同期信号の立ち下りに
同期してクリア信号が供給される。これに
より、DFF１１は各水平走査期間内において、
Ｄ端子に“０”データが供給され続けるとＱ出力
が“０”レベルに保持され、また各水平走査期間
内にＤ端子に１度でも“１”データが供給される
とＱ出力が“１”レベルに保持される。この
DFF１１のＱ端子はRAM１２のデータ入力端子
DIに接続されている。RAM１２はDFF１１のＱ
出力を各水平走査期間が終了した時点において順
次記憶するもので、パルス発生回路１０から水平
同期信号の立ち下りに同期してライト信
号が供給された時点でアドレスカウンタ１３
によつてアドレス情報切換回路１４を介して指定
されたアドレスにDFF１１のＱ出力を１ビツト
の情報として記憶する。またRAM１２の各アド
レスに各々記憶された１ビツトの情報はRAM１
２にCPU１からリード信号が供給され、CPU
１によつてアドレス情報切換回路１４を介してア
ドレスが指定されることにより、データ出力端子
DO、バスライン５を介してCPU１によつて読み
出される。この場合、アドレスカウンタ１３はパ
ルス発生回路１０から供給されるカウントパレス
CPによつてカウント値がインクリメントされる
ように構成されており、また、アドレス情報切換
回路１４は通常アドレスカウンタ１３とRAM１
２のアドレス端子との間を接続しており、CPU
１から切換信号SWが供給されるとバスライン５
のアドレスバスとRAM１２のアドレス端子との
間を接続するように構成されている。
次に、上述した構成の動作について説明する。
まず、初期状態において、アドレスカウンタ１
３のカウント値は「0000」にセツトされ、このカ
ウント値がアドレス情報切換回路１４を介して
RAM１２のアドレス端子へ供給されている。こ
こで、デイスプレイ装置から水平同期信号
HSYNC、水垂同期信号および画像デー
タVDが各々供給されると、この画像データVD
が従来と同様にしてフレームメモリ３に印刷用デ
ータとして順次書き込まれ、これと同時に前記画
像データVDがDFF１１のＤ端子に供給される。
そして、DFF１１のＤ端子に供給された１水平
走査期間分の画像データVDの中に印刷すべきド
ツトに対応した“１”データが存在した場合にお
いてはDFF１１のＱ出力が“１”レベルとなり、
逆に“１”データが存在しなかつた場合において
はＱ出力が“０”レベルとなる。次いで、水平同
期信号が立ち下つた時点においてパルス
発生回路１０からRAM１２へライト信号が
供給されると、RAM１２の「0000」番地にDFF
１１のＱ出力が書き込まれる。これにより、フレ
ームメモリ３に書き込まれた画像データVDの内
の印刷画面の第１行目に対応する部分に、印刷す
べきドツトに対応した“１”データが存在するか
否かがRAM１２の「0000」番地に書き込まれ
る。次いで、パルス発生回路１０からDFF１１
へクリア信号が供給されると共にアドレス
カウンタ１３へカウントパルスCPが供給される。
これにより、DFF１１はクリアされ、アドレス
カウンタ１３のカウント値はインクリメントされ
て「0000」となる。以下同様にして、１水平走査
期間毎すなわち、印刷画面の各行毎に印刷すべき
ドツトが存在するか否かがRAM１２に順次書き
込まれる。
３のカウント値は「0000」にセツトされ、このカ
ウント値がアドレス情報切換回路１４を介して
RAM１２のアドレス端子へ供給されている。こ
こで、デイスプレイ装置から水平同期信号
HSYNC、水垂同期信号および画像デー
タVDが各々供給されると、この画像データVD
が従来と同様にしてフレームメモリ３に印刷用デ
ータとして順次書き込まれ、これと同時に前記画
像データVDがDFF１１のＤ端子に供給される。
そして、DFF１１のＤ端子に供給された１水平
走査期間分の画像データVDの中に印刷すべきド
ツトに対応した“１”データが存在した場合にお
いてはDFF１１のＱ出力が“１”レベルとなり、
逆に“１”データが存在しなかつた場合において
はＱ出力が“０”レベルとなる。次いで、水平同
期信号が立ち下つた時点においてパルス
発生回路１０からRAM１２へライト信号が
供給されると、RAM１２の「0000」番地にDFF
１１のＱ出力が書き込まれる。これにより、フレ
ームメモリ３に書き込まれた画像データVDの内
の印刷画面の第１行目に対応する部分に、印刷す
べきドツトに対応した“１”データが存在するか
否かがRAM１２の「0000」番地に書き込まれ
る。次いで、パルス発生回路１０からDFF１１
へクリア信号が供給されると共にアドレス
カウンタ１３へカウントパルスCPが供給される。
これにより、DFF１１はクリアされ、アドレス
カウンタ１３のカウント値はインクリメントされ
て「0000」となる。以下同様にして、１水平走査
期間毎すなわち、印刷画面の各行毎に印刷すべき
ドツトが存在するか否かがRAM１２に順次書き
込まれる。
次に、１画面分の全ての画像データVDがフレ
ームメモリ３に書き込まれ、また１画面分の各行
毎の印刷すべきドツトに対応したデータの有無が
RAM１２に書き込まれた時点においてCPU１は
以下に述べるようにして印刷動作を開始する。ま
ず、CPU１は印刷画面の第１行目に対応する印
刷用データをフレームメモリ３から読み出すのに
先だつて、アドレス情報切換回路１４へ切換信号
SWを供給し、RAM１２の「0000」番地のメモ
リ内容を読み出す。そして、前記印刷用データを
フレームメモリ３から読み出してＰ／Ｓ変換回路
７へ転送するか否かを決定する。この場合、例え
ば、RAM１２の「0000」番地のメモリ内容が
「１」であつたとすると、印刷画面の第１行目の
印刷を行う必要があるので、従来通り、フレーム
メモリ３から第１行目に対応した１行分の印刷用
データを読み出してＰ／Ｓ変換回路７へ転送し、
ヘツド制御回路８へ印刷指令を供給して１行分の
印刷を行う転送・印刷動作を行い、次いで、図示
せぬプラテン回動用パルスモータを駆動して、用
紙を１行分送り出す改行動作を行う。逆に、
RAM１２の「0000」番地のメモリ内容が「０」
であつたとすると、印刷画面の第１行目の印刷を
行う必要がないので、上記１行分の転送・印刷動
作を省略して、改行動作のみを行い、即座に、第
２行目の印刷に移行する。このような動作を繰り
返して１画面分の印刷を行う。ここで、例えば、
サーマルヘツドのドツト数を4096とし、１ドツト
の転送に4μsを要するとすると、１行当り4096×
４×10-6≒16msの転送時間が費やされることに
なる。そして、従来は印刷すべきデータの有無に
かかわらず１行当り約16msの時間が費やされて
いたのに対し、本実施例においては印刷する必要
の無い行が１行存在する毎に約16msづつ印刷時
間が短縮されることになる。
ームメモリ３に書き込まれ、また１画面分の各行
毎の印刷すべきドツトに対応したデータの有無が
RAM１２に書き込まれた時点においてCPU１は
以下に述べるようにして印刷動作を開始する。ま
ず、CPU１は印刷画面の第１行目に対応する印
刷用データをフレームメモリ３から読み出すのに
先だつて、アドレス情報切換回路１４へ切換信号
SWを供給し、RAM１２の「0000」番地のメモ
リ内容を読み出す。そして、前記印刷用データを
フレームメモリ３から読み出してＰ／Ｓ変換回路
７へ転送するか否かを決定する。この場合、例え
ば、RAM１２の「0000」番地のメモリ内容が
「１」であつたとすると、印刷画面の第１行目の
印刷を行う必要があるので、従来通り、フレーム
メモリ３から第１行目に対応した１行分の印刷用
データを読み出してＰ／Ｓ変換回路７へ転送し、
ヘツド制御回路８へ印刷指令を供給して１行分の
印刷を行う転送・印刷動作を行い、次いで、図示
せぬプラテン回動用パルスモータを駆動して、用
紙を１行分送り出す改行動作を行う。逆に、
RAM１２の「0000」番地のメモリ内容が「０」
であつたとすると、印刷画面の第１行目の印刷を
行う必要がないので、上記１行分の転送・印刷動
作を省略して、改行動作のみを行い、即座に、第
２行目の印刷に移行する。このような動作を繰り
返して１画面分の印刷を行う。ここで、例えば、
サーマルヘツドのドツト数を4096とし、１ドツト
の転送に4μsを要するとすると、１行当り4096×
４×10-6≒16msの転送時間が費やされることに
なる。そして、従来は印刷すべきデータの有無に
かかわらず１行当り約16msの時間が費やされて
いたのに対し、本実施例においては印刷する必要
の無い行が１行存在する毎に約16msづつ印刷時
間が短縮されることになる。
なお、上述した実施例においては、１画面分の
印刷データを記憶するフレームメモリ３を有する
サーマルプリンタに適用した場合を例にして説明
したが、これに限らず、一行分の印刷データを記
憶するRAMを有するサーマルプリンタに適用す
ることも勿論可能である。
印刷データを記憶するフレームメモリ３を有する
サーマルプリンタに適用した場合を例にして説明
したが、これに限らず、一行分の印刷データを記
憶するRAMを有するサーマルプリンタに適用す
ることも勿論可能である。
以上説明したように、この発明によれば、第１
の記憶手段に印刷データが順次読み込まれる際
に、この印刷データの中に印刷すべきドツトに対
応したデータが存在するか否かが各行毎に各々検
出され、この検出結果が第２の記憶手段に順次記
憶され、そして、この第２の記憶手段の記憶内容
に基づいて、印刷すべきドツトに対応したデータ
が存在しない行に関しては、その転送・印刷動作
が省略され、改行動作のみが行なわれ、即座に次
の行の印刷に移行するようにしたので、印刷デー
タの転送に要する時間が省かれ、印刷速度の向上
を図ることができる効果が得られる。
の記憶手段に印刷データが順次読み込まれる際
に、この印刷データの中に印刷すべきドツトに対
応したデータが存在するか否かが各行毎に各々検
出され、この検出結果が第２の記憶手段に順次記
憶され、そして、この第２の記憶手段の記憶内容
に基づいて、印刷すべきドツトに対応したデータ
が存在しない行に関しては、その転送・印刷動作
が省略され、改行動作のみが行なわれ、即座に次
の行の印刷に移行するようにしたので、印刷デー
タの転送に要する時間が省かれ、印刷速度の向上
を図ることができる効果が得られる。
第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図は従来の印刷速度の向上を図つた
サーマルプリンタの構成を示すブロツク図であ
る。 １……CPU（制御手段）、３……フレームメモ
リ（第１の記憶手段）、８……ヘツド制御回路、
９……サーマルヘツド、１０……パルス発生回
路、１１……Ｄフリツプフロツプ（検出手段）、
１２……RAM（第２の記憶手段）、１３……アド
レスカウンタ、１４……アドレス情報切換回路。
ツク図、第２図は従来の印刷速度の向上を図つた
サーマルプリンタの構成を示すブロツク図であ
る。 １……CPU（制御手段）、３……フレームメモ
リ（第１の記憶手段）、８……ヘツド制御回路、
９……サーマルヘツド、１０……パルス発生回
路、１１……Ｄフリツプフロツプ（検出手段）、
１２……RAM（第２の記憶手段）、１３……アド
レスカウンタ、１４……アドレス情報切換回路。
Claims (1)
- 【特許請求の範囲】 １ 外部から供給される１画面分の印刷データを
第１の記憶手段に一旦取り込んだ後、この第１の
記憶手段から読み出した１行分の印刷データをサ
ーマルヘツドの各発熱素子の発熱を各々制御する
ヘツド制御手段へ転送して１行分の印刷を行う転
送・印刷動作と、用紙を１行分送り出す改行動作
とを交互に繰り返して１画面分の印刷を行うサー
マルプリンタにおいて、 前記第１の記憶手段に順次読み込まれる印刷デ
ータの中に印刷すべきドツトに対応したデータが
存在するか否かを各行毎に各々検出する検出手段
と、 前記検出手段の検出結果を順次記憶する第２の
記憶手段と、 前記第２の記憶手段の記憶内容に基づいて、印
刷すべきドツトに対応したデータが存在しない行
に関しては前記転送・印刷動作を省略して前記改
行動作のみを行わせる制御手段とを具備すること
を特徴とするサーマルプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253865A JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253865A JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131967A JPS61131967A (ja) | 1986-06-19 |
| JPH0325115B2 true JPH0325115B2 (ja) | 1991-04-05 |
Family
ID=17257202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253865A Granted JPS61131967A (ja) | 1984-11-30 | 1984-11-30 | サ−マルプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131967A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6490769A (en) * | 1987-10-01 | 1989-04-07 | Victor Company Of Japan | Thermal and gradational recorder |
| JP5102513B2 (ja) * | 2007-02-20 | 2012-12-19 | 富士通株式会社 | ドットインパクトプリンタ，印刷制御方法，印刷制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117621A (en) * | 1978-03-03 | 1979-09-12 | Matsushita Graphic Communic | Heattsensitive recorder |
-
1984
- 1984-11-30 JP JP59253865A patent/JPS61131967A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117621A (en) * | 1978-03-03 | 1979-09-12 | Matsushita Graphic Communic | Heattsensitive recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131967A (ja) | 1986-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0325115B2 (ja) | ||
| US4956717A (en) | Method of and apparatus for controller duplex page printer | |
| US5533171A (en) | Image recording apparatus | |
| JPS6216166A (ja) | 印字制御装置 | |
| JP2591015B2 (ja) | サーマルプリンターにおけるサーマルヘッドの通電方法および通電装置 | |
| JP7165503B2 (ja) | サーマルプリンタおよび印刷制御方法 | |
| KR0178755B1 (ko) | 속도조절기능을 갖는 열승화형 프린터 | |
| JP3098435B2 (ja) | 複数サーマルヘッド用制御システム | |
| US5408592A (en) | Printer having a data output time controller | |
| JPH09207371A (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JPH08267812A (ja) | 発熱素子の駆動制御装置 | |
| JP2564355B2 (ja) | 印字記録装置 | |
| JPS6153068A (ja) | ログメモリと接続されたプリンタ装置 | |
| JPS6030369A (ja) | プリンタ | |
| JPH01120364A (ja) | サーマルプリンタ | |
| JPH01281551A (ja) | 記録装置 | |
| JPS63200674A (ja) | 記録装置 | |
| JPH0211345A (ja) | 濃度階調制御型サーマルプリンタ | |
| JPH01226357A (ja) | サーマルヘッドアレイの制御方法 | |
| JPH03201670A (ja) | 画像形成装置 | |
| JPH06106792A (ja) | カラープリンタ | |
| JPH02215567A (ja) | 熱転写式ハードコピー装置 | |
| JPS61110573A (ja) | プリンタ | |
| JPH0664210A (ja) | 記録装置 | |
| JPH0639174B2 (ja) | 印写装置のドツト強調方法及びその回路 |