JP2656673B2 - プリンタ装置 - Google Patents
プリンタ装置Info
- Publication number
- JP2656673B2 JP2656673B2 JP7272691A JP7272691A JP2656673B2 JP 2656673 B2 JP2656673 B2 JP 2656673B2 JP 7272691 A JP7272691 A JP 7272691A JP 7272691 A JP7272691 A JP 7272691A JP 2656673 B2 JP2656673 B2 JP 2656673B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- data
- printing
- correction
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プリンタ装置に関
し、特にプリンタ自体が正常に動作できるかどうかをチ
ェックできる自己印画機能を有するプリンタ装置に関す
るものである。
し、特にプリンタ自体が正常に動作できるかどうかをチ
ェックできる自己印画機能を有するプリンタ装置に関す
るものである。
【０００２】
【従来の技術】図３は自己印画機能を有する従来のプリ
ンタ装置を示す構成図である。図において、１は通常の
印画データが供給される入力端子、２は通常動作と自己
印画機能を行う自己印画動作とを切り替えるセレクタ、
３は通常の印画データ用補正情報と自己印画データ用補
正情報を記憶しておく補正ＲＯＭ、４は補正ＲＯＭ３の
出力を１ライン毎に記憶するラインメモリ、５は中央処
理装置（ＣＰＵ）、６はＣＰＵ６に接続されたヘッド補
正用アドレスカウンタ、７はヘッド補正用アドレスカウ
ンタ６に接続され、サーマルヘッド（図示せず）のバラ
ツキに対応したデータを記憶しておくヘッド特性ＲＯ
Ｍ、８はＣＰＵ５に接続された自己印画用アドレスカウ
ンタ、９は自己印画用アドレスカウンタ８及びＣＰＵ５
に接続された自己印画用ＲＡＭである。
ンタ装置を示す構成図である。図において、１は通常の
印画データが供給される入力端子、２は通常動作と自己
印画機能を行う自己印画動作とを切り替えるセレクタ、
３は通常の印画データ用補正情報と自己印画データ用補
正情報を記憶しておく補正ＲＯＭ、４は補正ＲＯＭ３の
出力を１ライン毎に記憶するラインメモリ、５は中央処
理装置（ＣＰＵ）、６はＣＰＵ６に接続されたヘッド補
正用アドレスカウンタ、７はヘッド補正用アドレスカウ
ンタ６に接続され、サーマルヘッド（図示せず）のバラ
ツキに対応したデータを記憶しておくヘッド特性ＲＯ
Ｍ、８はＣＰＵ５に接続された自己印画用アドレスカウ
ンタ、９は自己印画用アドレスカウンタ８及びＣＰＵ５
に接続された自己印画用ＲＡＭである。
【０００３】次に、図３に示した従来のプリンタ装置の
動作について説明する。通常の動作ではセレクタ２が接
点ａ側に接続されて入力端子１からの印画データが補正
ＲＯＭ３に供給される。一方ＣＰＵ５からの指令により
アドレスカウンタ６がカウントアップしてその出力によ
りＲＯＭ７より対応するヘッド特性データを読み出して
アドレスとして補正ＲＯＭ３に与え、補正情報を読み出
して先の印画データに補正をかける。補正ＲＯＭ３から
の補正された印画データはラインメモリ４を介して熱制
御回路（図示せず）を通り、更にサーマルヘッドに供給
される。又、自己印画動作ではセレクタ２が接点ｂ側に
切り換えられる。ＣＰＵ５で生成された自己印画データ
は自己印画用ＲＡＭにアドレスカウンタ８からのアドレ
スに基ずいて自己印画用ＲＡＭ９に書き込まれている。
そして自己印画動作時このＲＡＭ９より１ラインデータ
毎に自己印画データが読み出されて補正ＲＯＭ３に供給
され、上述のごとく補正情報により補正を受けて補正さ
れた自己印画データとしてラインメモリ４に供給され
る。
動作について説明する。通常の動作ではセレクタ２が接
点ａ側に接続されて入力端子１からの印画データが補正
ＲＯＭ３に供給される。一方ＣＰＵ５からの指令により
アドレスカウンタ６がカウントアップしてその出力によ
りＲＯＭ７より対応するヘッド特性データを読み出して
アドレスとして補正ＲＯＭ３に与え、補正情報を読み出
して先の印画データに補正をかける。補正ＲＯＭ３から
の補正された印画データはラインメモリ４を介して熱制
御回路（図示せず）を通り、更にサーマルヘッドに供給
される。又、自己印画動作ではセレクタ２が接点ｂ側に
切り換えられる。ＣＰＵ５で生成された自己印画データ
は自己印画用ＲＡＭにアドレスカウンタ８からのアドレ
スに基ずいて自己印画用ＲＡＭ９に書き込まれている。
そして自己印画動作時このＲＡＭ９より１ラインデータ
毎に自己印画データが読み出されて補正ＲＯＭ３に供給
され、上述のごとく補正情報により補正を受けて補正さ
れた自己印画データとしてラインメモリ４に供給され
る。
【０００４】
【発明が解決しようとする課題】従来のプリンタ装置は
以上のように構成されていたので、自己印画用ＲＡＭが
必要であり、またＣＰＵが自己印画用データを作る必要
があるので時間が掛かり、他の処理が遅れるという問題
点があった。この発明は上記のような問題点を解決する
ためになされたもので、自己印画用ＲＡＭが不要とな
り、しかも他の処理を犠牲にする事なく高速の自己印画
動作が可能なプリンタ装置を得ることを目的とする。
以上のように構成されていたので、自己印画用ＲＡＭが
必要であり、またＣＰＵが自己印画用データを作る必要
があるので時間が掛かり、他の処理が遅れるという問題
点があった。この発明は上記のような問題点を解決する
ためになされたもので、自己印画用ＲＡＭが不要とな
り、しかも他の処理を犠牲にする事なく高速の自己印画
動作が可能なプリンタ装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るプリンタ
装置は、自己印画データとヘッド特性データを有する第
１のメモリと、該第１のメモリより上記自己印画データ
と上記ヘッド特性データを時分割的に読み出す制御手段
と、自己印画データに関する補正情報を有し、上記自己
印画データと上記ヘッド特性データでアドレスが決定さ
れる第２のメモリとを備え、該第２のメモリより補正さ
れた自己印画データを取り出すようにしたものである。
装置は、自己印画データとヘッド特性データを有する第
１のメモリと、該第１のメモリより上記自己印画データ
と上記ヘッド特性データを時分割的に読み出す制御手段
と、自己印画データに関する補正情報を有し、上記自己
印画データと上記ヘッド特性データでアドレスが決定さ
れる第２のメモリとを備え、該第２のメモリより補正さ
れた自己印画データを取り出すようにしたものである。
【０００６】
【作用】この発明においては、第１のメモリに自己印画
データとヘッド特性データとを内蔵させる。そして、自
己印画動作時第１のメモリより自己印画データとヘッド
特性データを読みだし、アドレスとして第２のメモリに
与える。第２のメモではこのアドレスに基ずいて対応す
る補正情報を読みだし、補正を行い、補正された自己印
画データを出力する。
データとヘッド特性データとを内蔵させる。そして、自
己印画動作時第１のメモリより自己印画データとヘッド
特性データを読みだし、アドレスとして第２のメモリに
与える。第２のメモではこのアドレスに基ずいて対応す
る補正情報を読みだし、補正を行い、補正された自己印
画データを出力する。
【０００７】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
１〜４は前述と同様のものである。５Ａは中央処理装置
（ＣＰＵ）であって、これは上記ＣＰＵ５と異なり、自
己印画データは生成しない。７Ａはヘッド特性ＲＯＭで
あって、これはヘッド特性データの外に自己印画データ
を内蔵する。１０はヘッド特性ＲＯＭ７Ａに接続され、
自己印画データを一時的にラッチする自己印画データラ
ッチ回路、１１はＣＰＵ５Ａに接続されたアドレスカウ
ンタ、１２はヘッド特性ＲＯＭ７ＡとＣＰＵ５Ａ及びア
ドレスカウンタ１１との間に設けられたセレクタであっ
て、自己印画データを読み出す時には接点ａ側に接続さ
れ、ヘッド特性データを読み出す時には接点ｂ側に切り
換えられる。１３はＣＰＵ５Ａに接続され、アドレスカ
ウンタ１１、セレクタ１２、自己印画データラッチ回路
１０及びラインメモリ４に図２Ａに示すようなパルスを
基本クロックとするタイミング信号を発生するタイミン
グジェネレータである。
する。図１はこの発明の一実施例を示す構成図であり、
１〜４は前述と同様のものである。５Ａは中央処理装置
（ＣＰＵ）であって、これは上記ＣＰＵ５と異なり、自
己印画データは生成しない。７Ａはヘッド特性ＲＯＭで
あって、これはヘッド特性データの外に自己印画データ
を内蔵する。１０はヘッド特性ＲＯＭ７Ａに接続され、
自己印画データを一時的にラッチする自己印画データラ
ッチ回路、１１はＣＰＵ５Ａに接続されたアドレスカウ
ンタ、１２はヘッド特性ＲＯＭ７ＡとＣＰＵ５Ａ及びア
ドレスカウンタ１１との間に設けられたセレクタであっ
て、自己印画データを読み出す時には接点ａ側に接続さ
れ、ヘッド特性データを読み出す時には接点ｂ側に切り
換えられる。１３はＣＰＵ５Ａに接続され、アドレスカ
ウンタ１１、セレクタ１２、自己印画データラッチ回路
１０及びラインメモリ４に図２Ａに示すようなパルスを
基本クロックとするタイミング信号を発生するタイミン
グジェネレータである。
【０００８】次に、図１に示したこの発明の一実施例の
動作について図２を参照しながら説明する。通常の動作
ではセレクタ２が接点ａ側に接続されて入力端子１から
の印画データが補正ＲＯＭ３に供給される。一方タイミ
ングジェネレータ１３によりセレクタ５を接点ｂ側に切
り換え、ＣＰＵ５Ａからの指令によりアドレスカウンタ
１１がカウントアップしてその出力によりＲＯＭ７Ａよ
り対応するヘッド特性データを読み出してアドレスとし
て補正ＲＯＭ３に与え、補正情報を読み出して先の印画
データに補正をかける。補正ＲＯＭ３からの補正された
印画データはラインメモリ４を介して熱制御回路（図示
せず）を通り、更にサーマルヘッドに供給される。又、
自己印画動作ではセレクタ２が接点ｂ側に切り換えられ
る。そして、まずヘッド特性ＲＯＭ７Ａより自己印画デ
ータを読み出す訳であるが、それにはセレクタ１２を接
点ａ側に切り換え、アドレスカウンタ１１による下位ビ
ットとＣＰＵ５からの自己印画データ選択用アドレスを
上位ビットとして図２Ｂに示すような自己印画データア
ドレスを形成し、ヘッド特性ＲＯＭ７Ａに与える。ヘッ
ド特性ＲＯＭ７Ａは与えられたアドレスに基ずいて図２
Ｃに示すように自己印画データを読みだし、自己印画デ
ータラッチ回路１０に供給する。このとき、タイミング
ジェネレータ１３より図２Ｄに示すような自己印画デー
タラッチ信号が自己印画データラッチ回路１０に供給さ
れ、自己印画データをラッチする。このラッチされた自
己印画データは補正ＲＯＭ３に与えられ、図２Ｅに示す
ように補正ＲＯＭアドレスの一部として確定される。次
にセレクタ１２が接点ｂ側に切り換えられ、アドレスカ
ウンタ１１の出力を下位ビット及び上位ビットとする図
２Ｂに示すようなヘッド特性アドレスを形成し、ヘッド
特性ＲＯＭ７Ａに与える。ヘッド特性ＲＯＭ７Ａは与え
られたアドレスに基ずいて図２Ｃに示すようにヘッド特
性データを読みだし、これを図２Ｅに示すように補正Ｒ
ＯＭアドレスとして補正ＲＯＭ３に与え、全アドレスを
確定する。補正ＲＯＭ３は自己印画データに基ずくアド
レス及びヘッド特性データに基ずくアドレスにより対応
する補正情報を読みだし、これに基ずいて補正を行い、
補正された自己印画データ即ち図２Ｆに示すような出力
データをラインメモリ４に供給する。このときタイミン
グジェネレータ１３より図２Ｇに示すようなラインメモ
リライト信号及び図２Ｈに示すようなラインメモリアド
レス信号がラインメモリ４に供給され、補正ＲＯＭ３か
らの出力データがラインメモリ４に書き込まれる。その
後ラインメモリ４の内容は読み出され、熱制御回路を介
してサーマルヘッドに供給される。
動作について図２を参照しながら説明する。通常の動作
ではセレクタ２が接点ａ側に接続されて入力端子１から
の印画データが補正ＲＯＭ３に供給される。一方タイミ
ングジェネレータ１３によりセレクタ５を接点ｂ側に切
り換え、ＣＰＵ５Ａからの指令によりアドレスカウンタ
１１がカウントアップしてその出力によりＲＯＭ７Ａよ
り対応するヘッド特性データを読み出してアドレスとし
て補正ＲＯＭ３に与え、補正情報を読み出して先の印画
データに補正をかける。補正ＲＯＭ３からの補正された
印画データはラインメモリ４を介して熱制御回路（図示
せず）を通り、更にサーマルヘッドに供給される。又、
自己印画動作ではセレクタ２が接点ｂ側に切り換えられ
る。そして、まずヘッド特性ＲＯＭ７Ａより自己印画デ
ータを読み出す訳であるが、それにはセレクタ１２を接
点ａ側に切り換え、アドレスカウンタ１１による下位ビ
ットとＣＰＵ５からの自己印画データ選択用アドレスを
上位ビットとして図２Ｂに示すような自己印画データア
ドレスを形成し、ヘッド特性ＲＯＭ７Ａに与える。ヘッ
ド特性ＲＯＭ７Ａは与えられたアドレスに基ずいて図２
Ｃに示すように自己印画データを読みだし、自己印画デ
ータラッチ回路１０に供給する。このとき、タイミング
ジェネレータ１３より図２Ｄに示すような自己印画デー
タラッチ信号が自己印画データラッチ回路１０に供給さ
れ、自己印画データをラッチする。このラッチされた自
己印画データは補正ＲＯＭ３に与えられ、図２Ｅに示す
ように補正ＲＯＭアドレスの一部として確定される。次
にセレクタ１２が接点ｂ側に切り換えられ、アドレスカ
ウンタ１１の出力を下位ビット及び上位ビットとする図
２Ｂに示すようなヘッド特性アドレスを形成し、ヘッド
特性ＲＯＭ７Ａに与える。ヘッド特性ＲＯＭ７Ａは与え
られたアドレスに基ずいて図２Ｃに示すようにヘッド特
性データを読みだし、これを図２Ｅに示すように補正Ｒ
ＯＭアドレスとして補正ＲＯＭ３に与え、全アドレスを
確定する。補正ＲＯＭ３は自己印画データに基ずくアド
レス及びヘッド特性データに基ずくアドレスにより対応
する補正情報を読みだし、これに基ずいて補正を行い、
補正された自己印画データ即ち図２Ｆに示すような出力
データをラインメモリ４に供給する。このときタイミン
グジェネレータ１３より図２Ｇに示すようなラインメモ
リライト信号及び図２Ｈに示すようなラインメモリアド
レス信号がラインメモリ４に供給され、補正ＲＯＭ３か
らの出力データがラインメモリ４に書き込まれる。その
後ラインメモリ４の内容は読み出され、熱制御回路を介
してサーマルヘッドに供給される。
【０００９】
【発明の効果】以上のようにこの発明によれば、自己印
画データとヘッド特性データを有する第１のメモリと、
該第１のメモリより上記自己印画データと上記ヘッド特
性データを時分割的に読み出す制御手段と、自己印画デ
ータに関する補正情報を有し、上記自己印画データと上
記ヘッド特性データでアドレスが決定される第２のメモ
リとを備え、該第２のメモリより補正された自己印画デ
ータを取り出すようにしたので、自己印画用ＲＡＭが不
要となり、構成が簡単で安価となり、又ＣＰＵが自己印
画データを作る必要がないので、他の処理を高速に行う
ことができ、しかもＣＰＵが介在していないので、高速
に自己印画データを生成できるプリンタ装置が得られる
効果がある。
画データとヘッド特性データを有する第１のメモリと、
該第１のメモリより上記自己印画データと上記ヘッド特
性データを時分割的に読み出す制御手段と、自己印画デ
ータに関する補正情報を有し、上記自己印画データと上
記ヘッド特性データでアドレスが決定される第２のメモ
リとを備え、該第２のメモリより補正された自己印画デ
ータを取り出すようにしたので、自己印画用ＲＡＭが不
要となり、構成が簡単で安価となり、又ＣＰＵが自己印
画データを作る必要がないので、他の処理を高速に行う
ことができ、しかもＣＰＵが介在していないので、高速
に自己印画データを生成できるプリンタ装置が得られる
効果がある。
【図１】この発明の一実施例を示す構成図である。
【図２】図１の動作説明に供するための信号波形図であ
る。
る。
【図３】従来のプリンタ装置を示す構成図である。
３ 補正ＲＯＭ ５Ａ 中央処理装置（ＣＰＵ） ７Ａ ヘッド特性ＲＯＭ １０ 自己印画データラッチ回路 １１ アドレスカウンタ １２ セレクタ １３ タイミングジェネレータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−153729（ＪＰ，Ａ) 特開 昭63−59575（ＪＰ，Ａ) 特開 昭63−270182（ＪＰ，Ａ) 特開 昭63−281878（ＪＰ，Ａ) 特開 平１−310971（ＪＰ，Ａ) 特開 平２−311080（ＪＰ，Ａ) 特開 平４−93281（ＪＰ，Ａ) 特開 平４−176681（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 自己印画データとヘッド特性データを有
する第１のメモリと、該第１のメモリより上記自己印画
データと上記ヘッド特性データを時分割的に読み出す制
御手段と、自己印画データに関する補正情報を有し、上
記自己印画データと上記ヘッド特性データでアドレスが
決定される第２のメモリとを備え、該第２のメモリより
補正された自己印画データを取り出すようにしたことを
特徴とするプリンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272691A JP2656673B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272691A JP2656673B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307280A JPH04307280A (ja) | 1992-10-29 |
| JP2656673B2 true JP2656673B2 (ja) | 1997-09-24 |
Family
ID=13497651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7272691A Expired - Lifetime JP2656673B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656673B2 (ja) |
-
1991
- 1991-04-05 JP JP7272691A patent/JP2656673B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307280A (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63172665A (ja) | プリンタ制御装置 | |
| JP2656673B2 (ja) | プリンタ装置 | |
| JP2867539B2 (ja) | サーマルラインプリンタ | |
| US4987553A (en) | Straight line drawing control apparatus | |
| JP2871956B2 (ja) | 印刷制御装置及びそのインタフェースの設定方法 | |
| JPH05128060A (ja) | 情報処理装置 | |
| JP2669336B2 (ja) | 印刷装置 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JP2655621B2 (ja) | 管理情報出力装置 | |
| JPH0242675B2 (ja) | ||
| JP2850371B2 (ja) | 画像出力装置 | |
| JPS61131967A (ja) | サ−マルプリンタ | |
| JPH0832472B2 (ja) | 印字制御装置 | |
| JPS62293289A (ja) | 文字パタ−ン発生回路 | |
| JPH04307264A (ja) | プリンタ装置 | |
| JPH04229285A (ja) | データ設定回路 | |
| JPS62131324A (ja) | バツフアメモリ制御方式 | |
| JPH0520254A (ja) | プリンタ | |
| JPH0457589A (ja) | 時分割スイッチメモリ書込装置 | |
| JPH0678017A (ja) | フレーム変換回路 | |
| JPH0541713A (ja) | バツフア回路 | |
| JPH0483674A (ja) | データ出力装置 | |
| JPH05276547A (ja) | タイムスイッチ回路 | |
| JPH06183069A (ja) | 記録装置 | |
| JPH0416051A (ja) | 管理情報出力装置 |