JP3166323B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3166323B2 JP3166323B2 JP17905992A JP17905992A JP3166323B2 JP 3166323 B2 JP3166323 B2 JP 3166323B2 JP 17905992 A JP17905992 A JP 17905992A JP 17905992 A JP17905992 A JP 17905992A JP 3166323 B2 JP3166323 B2 JP 3166323B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- image memory
- unmounted
- image
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、画像読取装置で読み取
った画像データを、一旦画像メモリに記憶し、その後、
それを画像記録装置に転送する画像処理装置に関するも
のである。
った画像データを、一旦画像メモリに記憶し、その後、
それを画像記録装置に転送する画像処理装置に関するも
のである。
【０００２】
【従来の技術】画像処理装置において、画像メモリに記
憶されている画像データの内の一部分だけを、読み出し
たい場合がある。そのような要求に対処した画像処理装
置として、従来、次のようなものがあった。
憶されている画像データの内の一部分だけを、読み出し
たい場合がある。そのような要求に対処した画像処理装
置として、従来、次のようなものがあった。
【０００３】図９は、従来の画像処理装置の概要を示す
ブロック図である。図９において、１は画像メモリ、２
０は画像読取装置、３０は画像記録装置、４０はＣＰＵ
（中央処理装置）である。
ブロック図である。図９において、１は画像メモリ、２
０は画像読取装置、３０は画像記録装置、４０はＣＰＵ
（中央処理装置）である。
【０００４】この画像処理装置において、画像読取装置
２０で原稿を読み取り、読み取った画像データを画像メ
モリ１に記憶させる。その後、画像記録装置３０は、画
像メモリ１から画像データを読み出しながら、記録紙上
に画像を記録する。それら各部の制御は、ＣＰＵ４０に
よって行う。
２０で原稿を読み取り、読み取った画像データを画像メ
モリ１に記憶させる。その後、画像記録装置３０は、画
像メモリ１から画像データを読み出しながら、記録紙上
に画像を記録する。それら各部の制御は、ＣＰＵ４０に
よって行う。
【０００５】画像読取装置２０で原稿を読み取り、読み
取った画像データを画像メモリ１に記憶させる際に、読
み取った行数を、ＣＰＵ４０でカウントしておく。そし
て、画像記録装置３０が、画像メモリ１から画像データ
を読み出す際には、行数をＣＰＵ４０でカウントしなが
ら読み出し、カウント値が、原稿を読み取った際のカウ
ント値に達したら画像データの出力を停止させるように
している。
取った画像データを画像メモリ１に記憶させる際に、読
み取った行数を、ＣＰＵ４０でカウントしておく。そし
て、画像記録装置３０が、画像メモリ１から画像データ
を読み出す際には、行数をＣＰＵ４０でカウントしなが
ら読み出し、カウント値が、原稿を読み取った際のカウ
ント値に達したら画像データの出力を停止させるように
している。
【０００６】このようにすれば、原稿を読み取る前に、
画像メモリ１をいちいちクリアしなくても、画像メモリ
１に記憶されている原稿の範囲外に記憶されている、余
分な情報まで読み出して記録するようなことはなくな
る。なお、このような画像処理装置に関連する従来の文
献としては、例えば、特開平２−２０７６６０号公報が
ある。
画像メモリ１をいちいちクリアしなくても、画像メモリ
１に記憶されている原稿の範囲外に記憶されている、余
分な情報まで読み出して記録するようなことはなくな
る。なお、このような画像処理装置に関連する従来の文
献としては、例えば、特開平２−２０７６６０号公報が
ある。
【０００７】
【発明が解決しようとする課題】（問題点）しかしなが
ら、前記した従来の技術では、ＣＰＵ４０で複雑な制御
を行う必要があり、処理が遅くなるという問題点があっ
た。
ら、前記した従来の技術では、ＣＰＵ４０で複雑な制御
を行う必要があり、処理が遅くなるという問題点があっ
た。
【０００８】（問題点の説明）従来の技術では、原稿を
読み取らせた時の行数のカウントを、ＣＰＵ４０が行っ
ていて、画像メモリ１から画像データを読み出す時は、
また、ＣＰＵ４０が行数をカウントし、原稿読み取り時
のカウント値に達したら、画像メモリ１からの画像デー
タ出力を停止させるというような制御を行っていた。し
かし、ＣＰＵ４０でそのような制御を行うには、いちい
ち、制御用プログラムを走らせて実行することになり、
時間がかかる。その結果、処理が遅くなる。本発明は、
以上のような問題点を解決することを課題とするもので
ある。
読み取らせた時の行数のカウントを、ＣＰＵ４０が行っ
ていて、画像メモリ１から画像データを読み出す時は、
また、ＣＰＵ４０が行数をカウントし、原稿読み取り時
のカウント値に達したら、画像メモリ１からの画像デー
タ出力を停止させるというような制御を行っていた。し
かし、ＣＰＵ４０でそのような制御を行うには、いちい
ち、制御用プログラムを走らせて実行することになり、
時間がかかる。その結果、処理が遅くなる。本発明は、
以上のような問題点を解決することを課題とするもので
ある。
【０００９】
【課題を解決するための手段】前記課題を解決するた
め、本発明の画像処理装置では、画像メモリと、該画像
メモリのアドレス信号を出力するアドレス発生手段と、
上記画像メモリにアクセスした行数を計数するカウンタ
と、上記画像メモリのメモリ未実装領域のアドレスを出
力する未実装アドレス出力手段と、上記カウンタのカウ
ント値が所定値に達した時、アドレス出力源を、上記ア
ドレス発生手段から未実装アドレス出力手段に切り換え
る切換手段とを設けることとした。また、画像メモリ
と、該画像メモリのアドレス信号を出力するアドレス発
生手段と、各行毎に、上記画像メモリにアクセスしたワ
ード数を計数するカウンタと、上記画像メモリのメモリ
未実装領域のアドレスを出力する未実装アドレス出力手
段と、上記カウンタのカウント値が所定値に達した時、
アドレス出力源を、上記アドレス発生手段から未実装ア
ドレス出力手段に切り換える切換手段とを設けることと
した。そしてまた、画像メモリと、該画像メモリのアド
レス信号を出力するアドレス発生手段と、該画像メモリ
にアクセスした行数を計数する第１のカウンタと、各行
毎に、上記画像メモリにアクセスしたワード数を計数す
る第２のカウンタと、該画像メモリのメモリ未実装領域
のアドレスを出力する未実装アドレス出力手段と、上記
第１及び第２のカウンタの内、少なくとも一方のカウン
ト値が所定値に達した時、アドレス出力源を、上記アド
レス発生手段から未実装アドレス出力手段に切り換える
切換手段とを設けることとした。さらに、上記各画像処
理装置における未実装アドレス出力手段として、電源に
接続した端子と、アースに接続した端子とを組み合わせ
て用いることとした。さらにまた、上記各画像処理装置
における未実装アドレス出力手段として、書換え可能な
レジスタを用いることとした。
め、本発明の画像処理装置では、画像メモリと、該画像
メモリのアドレス信号を出力するアドレス発生手段と、
上記画像メモリにアクセスした行数を計数するカウンタ
と、上記画像メモリのメモリ未実装領域のアドレスを出
力する未実装アドレス出力手段と、上記カウンタのカウ
ント値が所定値に達した時、アドレス出力源を、上記ア
ドレス発生手段から未実装アドレス出力手段に切り換え
る切換手段とを設けることとした。また、画像メモリ
と、該画像メモリのアドレス信号を出力するアドレス発
生手段と、各行毎に、上記画像メモリにアクセスしたワ
ード数を計数するカウンタと、上記画像メモリのメモリ
未実装領域のアドレスを出力する未実装アドレス出力手
段と、上記カウンタのカウント値が所定値に達した時、
アドレス出力源を、上記アドレス発生手段から未実装ア
ドレス出力手段に切り換える切換手段とを設けることと
した。そしてまた、画像メモリと、該画像メモリのアド
レス信号を出力するアドレス発生手段と、該画像メモリ
にアクセスした行数を計数する第１のカウンタと、各行
毎に、上記画像メモリにアクセスしたワード数を計数す
る第２のカウンタと、該画像メモリのメモリ未実装領域
のアドレスを出力する未実装アドレス出力手段と、上記
第１及び第２のカウンタの内、少なくとも一方のカウン
ト値が所定値に達した時、アドレス出力源を、上記アド
レス発生手段から未実装アドレス出力手段に切り換える
切換手段とを設けることとした。さらに、上記各画像処
理装置における未実装アドレス出力手段として、電源に
接続した端子と、アースに接続した端子とを組み合わせ
て用いることとした。さらにまた、上記各画像処理装置
における未実装アドレス出力手段として、書換え可能な
レジスタを用いることとした。
【００１０】
【作 用】画像メモリから画像データを読み出す際
に、アドレス信号は、常時はアドレス発生回路から与
え、行カウンタやワードカウンタのカウント値によっ
て、アドレス出力源をアドレス発生回路から未実装アド
レス出力回路に切り換えるだけで、指定領域以外のデー
タの読み出しをしないようにできる。その結果、読み出
し動作中、ＣＰＵを介在させる必要がないので、高速処
理が可能となる。
に、アドレス信号は、常時はアドレス発生回路から与
え、行カウンタやワードカウンタのカウント値によっ
て、アドレス出力源をアドレス発生回路から未実装アド
レス出力回路に切り換えるだけで、指定領域以外のデー
タの読み出しをしないようにできる。その結果、読み出
し動作中、ＣＰＵを介在させる必要がないので、高速処
理が可能となる。
【００１１】また、本発明は、画像メモリからデータを
読み出す場合だけでなく、画像メモリにデータを書込む
場合にも適用できる。すなわち、画像メモリにデータを
書き込む際に、行数やワード数をカウントし、カウント
値が所定値に達したら、アドレス信号出力源を、アドレ
ス発生回路から未実装アドレス出力回路に切り換えるこ
とにより、所定領域外へのデータ書込を防止できるよう
にもなる。
読み出す場合だけでなく、画像メモリにデータを書込む
場合にも適用できる。すなわち、画像メモリにデータを
書き込む際に、行数やワード数をカウントし、カウント
値が所定値に達したら、アドレス信号出力源を、アドレ
ス発生回路から未実装アドレス出力回路に切り換えるこ
とにより、所定領域外へのデータ書込を防止できるよう
にもなる。
【００１２】
【実施例】（第１実施例）以下、本発明の実施例を図面
に基づいて詳細に説明する。図１は、本発明の第１実施
例の概要を示すブロック図である。図１において、１は
画像メモリ、２はアドレス発生回路、３は未実装アドレ
ス出力回路、４はマルチプレクサ、５は行カウンタ、６
はイメージバスである。
に基づいて詳細に説明する。図１は、本発明の第１実施
例の概要を示すブロック図である。図１において、１は
画像メモリ、２はアドレス発生回路、３は未実装アドレ
ス出力回路、４はマルチプレクサ、５は行カウンタ、６
はイメージバスである。
【００１３】アドレス発生回路２は、予め設定されたア
ドレス初期値から始めて、それに続くアドレス信号を順
次発生する回路である。未実装アドレス出力回路３は、
画像メモリ１として実装されているアドレスの範囲外の
アドレス値を出力する回路である。例えば、画像メモリ
１に００００〜７ＦＦＦ（１６進表示）のアドレスが実
装されている場合、その範囲外である８０００（１６進
表示）のアドレス値を出力する。
ドレス初期値から始めて、それに続くアドレス信号を順
次発生する回路である。未実装アドレス出力回路３は、
画像メモリ１として実装されているアドレスの範囲外の
アドレス値を出力する回路である。例えば、画像メモリ
１に００００〜７ＦＦＦ（１６進表示）のアドレスが実
装されている場合、その範囲外である８０００（１６進
表示）のアドレス値を出力する。
【００１４】マルチプレクサ４は、行カウンタ５からの
切換信号により、画像メモリ１に送るアドレス信号を、
アドレス発生回路２からの出力と、未実装アドレス出力
回路３からの出力との間で切換を行うものである。行カ
ウンタ５は、画像メモリ１からイメージバス６へ、また
は、イメージバス６から画像メモリ１へ転送されたデー
タの行数をカウントし、指定行数の転送が完了した時、
カウントを停止すると共に、マルチプレクサ４に対し
て、切換信号を送出する。
切換信号により、画像メモリ１に送るアドレス信号を、
アドレス発生回路２からの出力と、未実装アドレス出力
回路３からの出力との間で切換を行うものである。行カ
ウンタ５は、画像メモリ１からイメージバス６へ、また
は、イメージバス６から画像メモリ１へ転送されたデー
タの行数をカウントし、指定行数の転送が完了した時、
カウントを停止すると共に、マルチプレクサ４に対し
て、切換信号を送出する。
【００１５】図２は、本発明の第１実施例の動作を説明
するための図である。図２において、Ａは、画像メモリ
１に記憶されている画像データであり、Ｂは、画像デー
タＡの内の先頭行からＭ行分のデータである。今、この
データＢの部分が読み出し指定領域になっているものと
する。
するための図である。図２において、Ａは、画像メモリ
１に記憶されている画像データであり、Ｂは、画像デー
タＡの内の先頭行からＭ行分のデータである。今、この
データＢの部分が読み出し指定領域になっているものと
する。
【００１６】図２を参照しながら、図１の回路におい
て、画像メモリ１のデータを読み出す場合の動作を説明
する。まず、行カウンタ５の端子Ｄより指定領域の行数
Ｍを入力し、行カウンタ５の初期値を設定する。その
後、アドレス発生回路２からマルチプレクサ４を介し
て、画像メモリ１に順次アドレス信号を与え、該当する
番地の画像データを、１ワード（例えば、１６ビット）
ずつイメージバス６に転送させる。
て、画像メモリ１のデータを読み出す場合の動作を説明
する。まず、行カウンタ５の端子Ｄより指定領域の行数
Ｍを入力し、行カウンタ５の初期値を設定する。その
後、アドレス発生回路２からマルチプレクサ４を介し
て、画像メモリ１に順次アドレス信号を与え、該当する
番地の画像データを、１ワード（例えば、１６ビット）
ずつイメージバス６に転送させる。
【００１７】画像データの転送が１行分完了する毎に、
行カウンタ５の入力端子ＥＮにライン同期信号が与えら
れ、行カウンタ５の値が１減じられる。行カウンタ５の
値が減じていって０になった時、行カウンタ５から、マ
ルチプレクサ４に切換信号が出力される。
行カウンタ５の入力端子ＥＮにライン同期信号が与えら
れ、行カウンタ５の値が１減じられる。行カウンタ５の
値が減じていって０になった時、行カウンタ５から、マ
ルチプレクサ４に切換信号が出力される。
【００１８】切換信号が出力されると、マルチプレクサ
４は、いままで画像メモリ１に、アドレス発生回路２か
らのアドレス信号を与えていたのを、未実装アドレス出
力回路３からの出力を与えるように切り換えられる。と
ころが、未実装アドレス出力回路３の出力は、画像メモ
リ１に実装されているアドレスの範囲外のアドレス値で
あるので、画像メモリ１には、該当する番地がなく、イ
メージバス６には、画像データが出力されない。
４は、いままで画像メモリ１に、アドレス発生回路２か
らのアドレス信号を与えていたのを、未実装アドレス出
力回路３からの出力を与えるように切り換えられる。と
ころが、未実装アドレス出力回路３の出力は、画像メモ
リ１に実装されているアドレスの範囲外のアドレス値で
あるので、画像メモリ１には、該当する番地がなく、イ
メージバス６には、画像データが出力されない。
【００１９】次に、画像メモリ１に画像データを書き込
む場合を説明する。その場合の動作は、画像データの流
れが、上記の場合と反対になるだけで、その他の動作は
同様に行われる。そして、Ｍ行目の書込が完了した時、
画像メモリ１には、未実装アドレス出力回路３の出力が
与えられるが、画像メモリ１には該当する番地がないの
で、どの番地にもデータは書き込まれない。
む場合を説明する。その場合の動作は、画像データの流
れが、上記の場合と反対になるだけで、その他の動作は
同様に行われる。そして、Ｍ行目の書込が完了した時、
画像メモリ１には、未実装アドレス出力回路３の出力が
与えられるが、画像メモリ１には該当する番地がないの
で、どの番地にもデータは書き込まれない。
【００２０】図３は、本発明の第１実施例の具体例を示
す図である。符号は、図１のものに対応し、１−１〜１
−３は画像メモリブロック、３−１は未実装アドレス出
力回路、７はデコーダである。なお、図３では、説明を
簡明にするため、画像メモリのアドレスを６ビットにし
て示している。
す図である。符号は、図１のものに対応し、１−１〜１
−３は画像メモリブロック、３−１は未実装アドレス出
力回路、７はデコーダである。なお、図３では、説明を
簡明にするため、画像メモリのアドレスを６ビットにし
て示している。
【００２１】画像メモリは、３個の画像メモリブロック
１−１〜１−３に分割されており、アドレス信号の上位
２ビットで、いずれかの画像メモリブロックを指定する
か、あるいはどれも指定しないかする。行カウンタ５へ
の指定行数Ｍの設定は、ＣＰＵから端子Ｄ0 〜Ｄ5 へデ
ータを与え、カウンタ初期値ライト信号ＷＲを端子ＬＤ
へ入力することにより、行う。
１−１〜１−３に分割されており、アドレス信号の上位
２ビットで、いずれかの画像メモリブロックを指定する
か、あるいはどれも指定しないかする。行カウンタ５へ
の指定行数Ｍの設定は、ＣＰＵから端子Ｄ0 〜Ｄ5 へデ
ータを与え、カウンタ初期値ライト信号ＷＲを端子ＬＤ
へ入力することにより、行う。
【００２２】未実装アドレス出力回路３−１は、マルチ
プレクサ４への入力端子Ｂ0 〜Ｂ5の内、上位２ビット
の端子Ｂ4,Ｂ5 を電源側に接続し、残りの下位ビット端
子Ｂ0 〜Ｂ3 を、アース側に接続する。その結果、未実
装アドレス出力回路３−１からマルチプレクサ４には、
常時“１１００００”（２進表示、以下同様）なる信号
が与えられる。デコーダ７は、マルチプレクサ４から出
力されるアドレス信号の内の上位２ビットを受けて、画
像メモリブロック選択信号を出力する。端子Ｂ，Ａに
“００”が入力された時、出力端子Ｓ0 に出力を出し、
画像メモリブロック１−１を選択する。同様に、“０
１”の時は、画像メモリブロック１−２、“１０”の時
は、画像メモリブロック１−３を選択する。そして、端
子Ｂ，Ａに“１１”が入力された時は、出力端子Ｓ3 に
出力を出し、どの画像メモリブロックも選択しない。
プレクサ４への入力端子Ｂ0 〜Ｂ5の内、上位２ビット
の端子Ｂ4,Ｂ5 を電源側に接続し、残りの下位ビット端
子Ｂ0 〜Ｂ3 を、アース側に接続する。その結果、未実
装アドレス出力回路３−１からマルチプレクサ４には、
常時“１１００００”（２進表示、以下同様）なる信号
が与えられる。デコーダ７は、マルチプレクサ４から出
力されるアドレス信号の内の上位２ビットを受けて、画
像メモリブロック選択信号を出力する。端子Ｂ，Ａに
“００”が入力された時、出力端子Ｓ0 に出力を出し、
画像メモリブロック１−１を選択する。同様に、“０
１”の時は、画像メモリブロック１−２、“１０”の時
は、画像メモリブロック１−３を選択する。そして、端
子Ｂ，Ａに“１１”が入力された時は、出力端子Ｓ3 に
出力を出し、どの画像メモリブロックも選択しない。
【００２３】行カウンタ５がＭ行をカウントして、マル
チプレクサ４に切換信号を出力すると、マルチプレクサ
４は、それまで、出力端子Ｙ0 〜Ｙ5 に、アドレス発生
回路２からの出力を出していたのを、未実装アドレス出
力回路３−１からの出力“１１００００”を出すように
切り換える。その時、デコーダ７の端子Ａ，Ｂに入力さ
れる値は、“１１”となるので、デコーダ７は、出力端
子Ｓ3 に出力を出し、どの画像メモリブロックも選択し
ない。
チプレクサ４に切換信号を出力すると、マルチプレクサ
４は、それまで、出力端子Ｙ0 〜Ｙ5 に、アドレス発生
回路２からの出力を出していたのを、未実装アドレス出
力回路３−１からの出力“１１００００”を出すように
切り換える。その時、デコーダ７の端子Ａ，Ｂに入力さ
れる値は、“１１”となるので、デコーダ７は、出力端
子Ｓ3 に出力を出し、どの画像メモリブロックも選択し
ない。
【００２４】（第２実施例）図４は、本発明の第２実施
例におけるカウンタ部分を示す図である。図４におい
て、８はワードカウンタ、９はＯＲ回路である。この回
路は、図３の回路において、行カウンタ５の代わりに設
けられる。
例におけるカウンタ部分を示す図である。図４におい
て、８はワードカウンタ、９はＯＲ回路である。この回
路は、図３の回路において、行カウンタ５の代わりに設
けられる。
【００２５】図５は、本発明の第２実施例の動作を説明
するための図である。図５において、Ａは、画像メモリ
に記憶されている１ページ分の画像データであり、Ｂ
は、画像データＡの内の各行先頭ワードからＮワード分
のデータである。今、このデータＢの部分が、読み出し
指定領域になっているものとする。
するための図である。図５において、Ａは、画像メモリ
に記憶されている１ページ分の画像データであり、Ｂ
は、画像データＡの内の各行先頭ワードからＮワード分
のデータである。今、このデータＢの部分が、読み出し
指定領域になっているものとする。
【００２６】図４及び図５を参照しながら、本発明の第
２実施例の画像メモリからデータを読み出す場合の動作
を説明する。まず、ワードカウンタ８の端子Ｄ0 〜Ｄ5
より、指定領域のワード数Ｎを入力し、ワードカウンタ
８の初期値を設定する。ワードカウンタ８への初期値の
設定を行う。その設定は、ＣＰＵから端子Ｄ0 〜Ｄ5 へ
指定領域の各行のワード数Ｎを与えると共に、カウンタ
初期値ライト信号ＷＲを、ＯＲ回路９を介して端子ＬＤ
に入力することにより行う。
２実施例の画像メモリからデータを読み出す場合の動作
を説明する。まず、ワードカウンタ８の端子Ｄ0 〜Ｄ5
より、指定領域のワード数Ｎを入力し、ワードカウンタ
８の初期値を設定する。ワードカウンタ８への初期値の
設定を行う。その設定は、ＣＰＵから端子Ｄ0 〜Ｄ5 へ
指定領域の各行のワード数Ｎを与えると共に、カウンタ
初期値ライト信号ＷＲを、ＯＲ回路９を介して端子ＬＤ
に入力することにより行う。
【００２７】データが１ワード転送される毎に、端子Ｅ
Ｎにカウントパルスが入力され、ワードカウンタ８の値
が減少される。ワードカウンタ８の値が０になった時、
ワードカウンタ８からマルチプレクサ４（図３参照）
に、切換信号が出力される。
Ｎにカウントパルスが入力され、ワードカウンタ８の値
が減少される。ワードカウンタ８の値が０になった時、
ワードカウンタ８からマルチプレクサ４（図３参照）
に、切換信号が出力される。
【００２８】ワードカウンタ８から切換信号が与えられ
ると、マルチプレクサ４は、出力を切り換えて、未実装
アドレス出力回路３−１からの未実装アドレス信号を出
し、画像メモリのどの番地にもアクセスされない。した
がって、各行ともＮワード分読み出した後は、データ読
み出しは行われず、白データのみが出力される。ライン
同期信号ＬＳがＯＲ回路９に入力されると、ワードカウ
ンタ８は、再び端子Ｄ0 〜Ｄ5 より指定領域のワード数
Ｎが与えられ、初期値が設定される。以下同様の動作が
繰り返えされ、図５のデータＢが読み出される。画像メ
モリへデータを書き込む場合も、同様にして行われる。
ると、マルチプレクサ４は、出力を切り換えて、未実装
アドレス出力回路３−１からの未実装アドレス信号を出
し、画像メモリのどの番地にもアクセスされない。した
がって、各行ともＮワード分読み出した後は、データ読
み出しは行われず、白データのみが出力される。ライン
同期信号ＬＳがＯＲ回路９に入力されると、ワードカウ
ンタ８は、再び端子Ｄ0 〜Ｄ5 より指定領域のワード数
Ｎが与えられ、初期値が設定される。以下同様の動作が
繰り返えされ、図５のデータＢが読み出される。画像メ
モリへデータを書き込む場合も、同様にして行われる。
【００２９】（第３実施例）図６は、本発明の第３実施
例におけるカウンタ部分を示す図である。符号は、図
３，図４のものに対応し、１０はＯＲ回路である。この
実施例は、図３のものにおける行カウンタ５の出力と、
図４に示されるワードカウンタ８の出力のＯＲを取っ
て、図３のものにおけるマルチプレクサ４の切換信号と
するものである。
例におけるカウンタ部分を示す図である。符号は、図
３，図４のものに対応し、１０はＯＲ回路である。この
実施例は、図３のものにおける行カウンタ５の出力と、
図４に示されるワードカウンタ８の出力のＯＲを取っ
て、図３のものにおけるマルチプレクサ４の切換信号と
するものである。
【００３０】図７は、本発明の第３実施例の動作を説明
するための図である。図７において、Ａは、画像メモリ
に記憶されている１ページ分の画像データであり、Ｂ
は、画像データＡの内の各行先頭ワードからＮワード
で、且つ先頭行からＭ行の範囲内にある画像データであ
る。今、このデータＢの部分が、読み出し指定領域にな
っているものとする。
するための図である。図７において、Ａは、画像メモリ
に記憶されている１ページ分の画像データであり、Ｂ
は、画像データＡの内の各行先頭ワードからＮワード
で、且つ先頭行からＭ行の範囲内にある画像データであ
る。今、このデータＢの部分が、読み出し指定領域にな
っているものとする。
【００３１】この実施例によれば、各行Ｎワード読み出
す毎にワードカウンタ８からマルチプレクサ４（図３参
照）に対して、切り換え信号が出力され、それがＭ行分
行われると、行カウンタ５からマルチプレクサ４に対し
て、切換信号が出力される。その結果、図７のデータＢ
が読み出され、それ以外は、白データが出力される。
す毎にワードカウンタ８からマルチプレクサ４（図３参
照）に対して、切り換え信号が出力され、それがＭ行分
行われると、行カウンタ５からマルチプレクサ４に対し
て、切換信号が出力される。その結果、図７のデータＢ
が読み出され、それ以外は、白データが出力される。
【００３２】なお、以上の実施例における未実装アドレ
ス出力回路３は、それぞれの端子を電源に接続するか、
アースに接続するかで出力が固定されていた。しかし、
出力が固定されたそのような回路の代わりに、書き換え
可能なレジスタを未実装アドレス出力回路３に用いるこ
ともできる。
ス出力回路３は、それぞれの端子を電源に接続するか、
アースに接続するかで出力が固定されていた。しかし、
出力が固定されたそのような回路の代わりに、書き換え
可能なレジスタを未実装アドレス出力回路３に用いるこ
ともできる。
【００３３】（第４実施例）図８は、本発明の第４実施
例における未実装アドレス出力回路を示す図である。図
８において、３−２は未実装アドレス出力回路である。
この未実装アドレス出力回路３−２は、各アドレス線に
対応させて設けたレジスタより成っており、その値は、
ＣＰＵにより書き換え可能になっている。このように、
図３の画像処理装置における未実装アドレス出力回路３
−１の代わりに、書き換え可能な未実装アドレス出力回
路３−２を用いれば、画像メモリブロックの増設等によ
り、メモリ未実装アドレスの値が変更された時にも対応
できる。
例における未実装アドレス出力回路を示す図である。図
８において、３−２は未実装アドレス出力回路である。
この未実装アドレス出力回路３−２は、各アドレス線に
対応させて設けたレジスタより成っており、その値は、
ＣＰＵにより書き換え可能になっている。このように、
図３の画像処理装置における未実装アドレス出力回路３
−１の代わりに、書き換え可能な未実装アドレス出力回
路３−２を用いれば、画像メモリブロックの増設等によ
り、メモリ未実装アドレスの値が変更された時にも対応
できる。
【００３４】
【発明の効果】以上述べた如く、本発明の画像処理装置
によれば、 画像メモリのある指定領域から画像データ
を読み出す際に、アドレス信号は、行数やワード数が、
該指定領域に対応した値である時は、アドレス発生回路
から与え、カウンタでカウントした行数やワード数が該
指定領域の外の部分に対応した値になった時には、アド
レス出力源を、アドレス発生回路から未実装アドレス出
力回路に切り換えるだけで、指定領域だけのデータを読
み出すことができる。また、画像メモリの指定領域にデ
ータを書込む際にも、同様に、行数やワード数をカウン
トし、そのカウント値に応じて、アドレス出力源を、ア
ドレス発生回路または未実装アドレス出力回路を使用す
ることにより、指定領域だけにデータを書込むことがで
きる。その結果、読み出し動作中や書き込み動作中に、
ＣＰＵが制御用プログラムを実行する必要がないので、
高速処理が可能となった。
によれば、 画像メモリのある指定領域から画像データ
を読み出す際に、アドレス信号は、行数やワード数が、
該指定領域に対応した値である時は、アドレス発生回路
から与え、カウンタでカウントした行数やワード数が該
指定領域の外の部分に対応した値になった時には、アド
レス出力源を、アドレス発生回路から未実装アドレス出
力回路に切り換えるだけで、指定領域だけのデータを読
み出すことができる。また、画像メモリの指定領域にデ
ータを書込む際にも、同様に、行数やワード数をカウン
トし、そのカウント値に応じて、アドレス出力源を、ア
ドレス発生回路または未実装アドレス出力回路を使用す
ることにより、指定領域だけにデータを書込むことがで
きる。その結果、読み出し動作中や書き込み動作中に、
ＣＰＵが制御用プログラムを実行する必要がないので、
高速処理が可能となった。
【図１】 本発明の第１実施例の概要を示すブロック図
【図２】 本発明の第１実施例の動作を説明するための
図
図
【図３】 本発明の第１実施例の具体例を示す図
【図４】 本発明の第２実施例におけるカウンタ部分を
示す図
示す図
【図５】 本発明の第２実施例の動作を説明するための
図
図
【図６】 本発明の第３実施例におけるカウンタ部分を
示す図
示す図
【図７】 本発明の第３実施例の動作を説明するための
図
図
【図８】 本発明の第４実施例における未実装アドレス
出力回路を示す図
出力回路を示す図
【図９】 従来の画像処理装置の概要を示すブロック図
【符号の説明】 １…画像メモリ、１−１〜１−３…画像メモリブロッ
ク、２…アドレス発生回路、３，３−１，３−２…未実
装アドレス出力回路、４…マルチプレクサ、５…行カウ
ンタ、６…イメージバス、７…デコーダ、８…ワードカ
ウンタ、９，１０…ＯＲ回路、２０…画像読取装置、３
０…画像記録装置、４０…ＣＰＵ
ク、２…アドレス発生回路、３，３−１，３−２…未実
装アドレス出力回路、４…マルチプレクサ、５…行カウ
ンタ、６…イメージバス、７…デコーダ、８…ワードカ
ウンタ、９，１０…ＯＲ回路、２０…画像読取装置、３
０…画像記録装置、４０…ＣＰＵ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/38 - 1/409 G06F 12/00 550 - 12/06 570 G06F 13/16 - 13/18 510 G09G 5/00 - 5/42 B41J 5/00 - 5/52 B41J 21/00 - 21/18
Claims (5)
- 【請求項１】 画像メモリと、該画像メモリのアドレス
信号を出力するアドレス発生手段と、上記画像メモリに
アクセスした行数を計数するカウンタと、上記画像メモ
リのメモリ未実装領域のアドレスを出力する未実装アド
レス出力手段と、上記カウンタのカウント値が所定値に
達した時、アドレス出力源を、上記アドレス発生手段か
ら未実装アドレス出力手段に切り換える切換手段とを具
えることを特徴とする画像処理装置。 - 【請求項２】 画像メモリと、該画像メモリのアドレス
信号を出力するアドレス発生手段と、各行毎に、上記画
像メモリにアクセスしたワード数を計数するカウンタ
と、上記画像メモリのメモリ未実装領域のアドレスを出
力する未実装アドレス出力手段と、上記カウンタのカウ
ント値が所定値に達した時、アドレス出力源を、上記ア
ドレス発生手段から未実装アドレス出力手段に切り換え
る切換手段とを具えることを特徴とする画像処理装置。 - 【請求項３】 画像メモリと、該画像メモリのアドレス
信号を出力するアドレス発生手段と、該画像メモリにア
クセスした行数を計数する第１のカウンタと、各行毎
に、上記画像メモリにアクセスしたワード数を計数する
第２のカウンタと、該画像メモリのメモリ未実装領域の
アドレスを出力する未実装アドレス出力手段と、上記第
１及び第２のカウンタの内、少なくとも一方のカウント
値が所定値に達した時、アドレス出力源を、上記アドレ
ス発生手段から未実装アドレス出力手段に切り換える切
換手段とを具えることを特徴とする画像処理装置。 - 【請求項４】未実装アドレス出力手段として、電源に接
続した端子と、アースに接続した端子とを組み合わせて
用いたことを特徴とする請求項１，請求項２または請求
項３記載の画像処理装置。 - 【請求項５】未実装アドレス出力手段として、書換え可
能なレジスタを用いたことを特徴とする請求項１，請求
項２または請求項３記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17905992A JP3166323B2 (ja) | 1992-06-12 | 1992-06-12 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17905992A JP3166323B2 (ja) | 1992-06-12 | 1992-06-12 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05347696A JPH05347696A (ja) | 1993-12-27 |
| JP3166323B2 true JP3166323B2 (ja) | 2001-05-14 |
Family
ID=16059397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17905992A Expired - Fee Related JP3166323B2 (ja) | 1992-06-12 | 1992-06-12 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166323B2 (ja) |
-
1992
- 1992-06-12 JP JP17905992A patent/JP3166323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05347696A (ja) | 1993-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319331B1 (ko) | 버스제어장치및버스제어방법 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| US6148351A (en) | Method for data width conversion between a DMA controller and an interface unit with a bus width that is an integer multiple of the DMAC bus width | |
| EP0684545B1 (en) | Printer controller | |
| US6038692A (en) | Error correcting memory system | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2605656B2 (ja) | １チップメモリデバイス | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| KR100219474B1 (ko) | 프린터 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| JP3070082B2 (ja) | 画像データの表示処理回路 | |
| JPS60254477A (ja) | メモリシステム | |
| JP2002055873A (ja) | メモリ統合装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH0676581A (ja) | 同期型スタチックメモリ | |
| JPH0516452A (ja) | プリンタ | |
| JPS60168677A (ja) | 罫線イメ−ジ発生装置 | |
| JPH0839888A (ja) | 印刷処理装置 | |
| JPS6346630B2 (ja) | ||
| JPH0662219A (ja) | 画像処理装置 | |
| JPH04291572A (ja) | ビデオページプリンタのページメモリ管理装置 | |
| JPH0432592B2 (ja) | ||
| JPS61184587A (ja) | 画像表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |