JPH0662219A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0662219A JPH0662219A JP4215884A JP21588492A JPH0662219A JP H0662219 A JPH0662219 A JP H0662219A JP 4215884 A JP4215884 A JP 4215884A JP 21588492 A JP21588492 A JP 21588492A JP H0662219 A JPH0662219 A JP H0662219A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- image
- image memory
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Editing Of Facsimile Originals (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【構成】画像データを格納するための画像メモリ１１
と、画像メモリ１１の書き込みアドレスを設定、制御す
る書き込みアドレス制御回路１３と、画像メモリ１１の
読み出しアドレスを設定、制御する読み出しアドレス制
御回路１４と、１ラインの書き込みが終了したことをＣ
ＰＵ１５に割り込み通知する割り込み発生回路１２と、
本装置を制御するためのＣＰＵ１５と有して構成され、
画像メモリ１１において、通常の２頁分のデータ以外
に、前もって１頁と２頁の間のデータに相当するデータ
（データ量は１頁分）を格納しておき、後から２頁分の
画像データを上書きすることにより、記録出力時に、連
続した１頁分の見開き画像を出力する。 【効果】１頁目と２頁目との間にもう１頁の画像データ
を最初に受信し、所定の画像メモリに格納しておくこと
により、連続した見開き１頁を記録することができる。
と、画像メモリ１１の書き込みアドレスを設定、制御す
る書き込みアドレス制御回路１３と、画像メモリ１１の
読み出しアドレスを設定、制御する読み出しアドレス制
御回路１４と、１ラインの書き込みが終了したことをＣ
ＰＵ１５に割り込み通知する割り込み発生回路１２と、
本装置を制御するためのＣＰＵ１５と有して構成され、
画像メモリ１１において、通常の２頁分のデータ以外
に、前もって１頁と２頁の間のデータに相当するデータ
（データ量は１頁分）を格納しておき、後から２頁分の
画像データを上書きすることにより、記録出力時に、連
続した１頁分の見開き画像を出力する。 【効果】１頁目と２頁目との間にもう１頁の画像データ
を最初に受信し、所定の画像メモリに格納しておくこと
により、連続した見開き１頁を記録することができる。
Description
【０００１】
【産業上の利用分野】本発明は、画像処理装置に関し、
特に画像データをメモリに書き込み処理する画像処理装
置に関する。
特に画像データをメモリに書き込み処理する画像処理装
置に関する。
【０００２】
【従来の技術】従来の画像処理装置は、一般のファクシ
ミリをはじめ新聞社や印刷会社等の刊行物を発行する会
社で多く使用されている。その中で新聞社では、回線か
ら受信した１頁分の画像データをそのまま１頁分で出力
している。つまり、画像処理装置内のメモリに１頁分の
画像データを格納し、１頁の１ライン単位に画像データ
を画像メモリより読み出している。
ミリをはじめ新聞社や印刷会社等の刊行物を発行する会
社で多く使用されている。その中で新聞社では、回線か
ら受信した１頁分の画像データをそのまま１頁分で出力
している。つまり、画像処理装置内のメモリに１頁分の
画像データを格納し、１頁の１ライン単位に画像データ
を画像メモリより読み出している。
【０００３】
【発明が解決しようとする課題】上述した従来の画像処
理装置では、新聞紙のように見開き（２頁分）の画像デ
ータを１枚にて出力する事が出来ないという欠点があ
る。また、例えば、新聞のようなＡ２版の画像の伝送に
おいて、見開き全体で１頁分つまりＡ１版を記録する場
合、Ａ２版の１頁目と２頁目との境目にも画像データを
記録することができないという欠点がある。
理装置では、新聞紙のように見開き（２頁分）の画像デ
ータを１枚にて出力する事が出来ないという欠点があ
る。また、例えば、新聞のようなＡ２版の画像の伝送に
おいて、見開き全体で１頁分つまりＡ１版を記録する場
合、Ａ２版の１頁目と２頁目との境目にも画像データを
記録することができないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の画像処理装置
は、画像データを格納する画像メモリと、この画像メモ
リの書き込みアドレスを設定、制御する書き込みアドレ
ス制御回路と、前記画像メモリの読み出しアドレスを設
定、制御する読み出しアドレス制御回路と、１ラインの
書き込みが終了したことをＣＰＵに割り込み通知する割
り込み発生回路と、前記各部の動作を制御するＣＰＵと
を備える。
は、画像データを格納する画像メモリと、この画像メモ
リの書き込みアドレスを設定、制御する書き込みアドレ
ス制御回路と、前記画像メモリの読み出しアドレスを設
定、制御する読み出しアドレス制御回路と、１ラインの
書き込みが終了したことをＣＰＵに割り込み通知する割
り込み発生回路と、前記各部の動作を制御するＣＰＵと
を備える。
【０００５】また、前記画像メモリにおいて、通常の２
頁分のデータ以外に、１頁と２頁の間のデータに相当す
る１頁分のデータ量を格納しておき、記録出力時に、連
続した１頁分の見開き画像を出力する。
頁分のデータ以外に、１頁と２頁の間のデータに相当す
る１頁分のデータ量を格納しておき、記録出力時に、連
続した１頁分の見開き画像を出力する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図、図２は
本実施例のアドレスカウンタの動作説明のためのブロッ
ク図、図３は本実施例の動作説明のための図、図４は本
実施例の画像データをメモリに格納する動作説明のため
の図である。
る。図１は本発明の一実施例を示すブロック図、図２は
本実施例のアドレスカウンタの動作説明のためのブロッ
ク図、図３は本実施例の動作説明のための図、図４は本
実施例の画像データをメモリに格納する動作説明のため
の図である。
【０００７】本実施例は、画像データを格納するための
画像メモリ１１と、画像メモリ１１の書き込みアドレス
を設定、制御する書き込みアドレス制御回路１３と、画
像メモリ１１の読み出しアドレスを設定、制御する読み
出しアドレス制御回路１４と、１ラインの書き込みが終
了したことをＣＰＵ１５に割り込み通知する割り込み発
生回路１２と、本装置を制御するためのＣＰＵ１５とを
有して構成され、画像メモリ１１において、通常の２頁
分のデータ以外に、前もって１頁と２頁の間のデータに
相当するデータ（データ量は１頁分）を格納しておき、
後から２頁分の画像データを上書きすることにより、記
録出力時に、連続した１頁分の見開き画像を出力する。
画像メモリ１１と、画像メモリ１１の書き込みアドレス
を設定、制御する書き込みアドレス制御回路１３と、画
像メモリ１１の読み出しアドレスを設定、制御する読み
出しアドレス制御回路１４と、１ラインの書き込みが終
了したことをＣＰＵ１５に割り込み通知する割り込み発
生回路１２と、本装置を制御するためのＣＰＵ１５とを
有して構成され、画像メモリ１１において、通常の２頁
分のデータ以外に、前もって１頁と２頁の間のデータに
相当するデータ（データ量は１頁分）を格納しておき、
後から２頁分の画像データを上書きすることにより、記
録出力時に、連続した１頁分の見開き画像を出力する。
【０００８】次に本実施例の動作について説明する。端
子１０１から画像データを、端子１０２から１ラインの
有効信号を、そして、端子１０３から書き込みクロック
を受ける。画像データは、図３の点線部の画像データを
始めに受信し、続いて１頁目、２頁目を受信する。条件
として、図３の点線部の画像データは、１頁、２頁と重
なる部分が白データとする。各３回の受信において、各
ラインデータが受信完了したことをＣＰＵ１５に知らせ
るために、割り込み発生回路１２によりＣＰＵ１５へ割
り込みを与える。この割り込みがＣＰＵ１５に通知され
ると、次のラインデータを画像メモリ１１へ書き込むエ
リアの先頭番地を書き込みアドレス制御回路１３へセッ
トする。
子１０１から画像データを、端子１０２から１ラインの
有効信号を、そして、端子１０３から書き込みクロック
を受ける。画像データは、図３の点線部の画像データを
始めに受信し、続いて１頁目、２頁目を受信する。条件
として、図３の点線部の画像データは、１頁、２頁と重
なる部分が白データとする。各３回の受信において、各
ラインデータが受信完了したことをＣＰＵ１５に知らせ
るために、割り込み発生回路１２によりＣＰＵ１５へ割
り込みを与える。この割り込みがＣＰＵ１５に通知され
ると、次のラインデータを画像メモリ１１へ書き込むエ
リアの先頭番地を書き込みアドレス制御回路１３へセッ
トする。
【０００９】画像メモリ１１から読み出す場合に、図３
に示すような、１、２頁の合成された画像データをその
まま読み出せるようにするため、図４に示すように、各
データをライン単位にずらして格納する必要がある。そ
こで、書き込みアドレス制御回路１３では、各ライン毎
に、ＣＰＵ１５から通知されたアドレスにより１ライン
分をカウントする。図４からもわかるように最初に画像
メモリ１１に格納された１頁と２頁との間の頁に対し
て、１頁の後半と２頁の前半が上書きされる。画像メモ
リ１１からの読み出しでは、上述したように、画像メモ
リ１１上に見開き画像として格納されているので、読み
出しアドレス制御回路１４で０番地から順番にカウント
して、ライン単位にそのまま端子１０４から読み出せ
る。
に示すような、１、２頁の合成された画像データをその
まま読み出せるようにするため、図４に示すように、各
データをライン単位にずらして格納する必要がある。そ
こで、書き込みアドレス制御回路１３では、各ライン毎
に、ＣＰＵ１５から通知されたアドレスにより１ライン
分をカウントする。図４からもわかるように最初に画像
メモリ１１に格納された１頁と２頁との間の頁に対し
て、１頁の後半と２頁の前半が上書きされる。画像メモ
リ１１からの読み出しでは、上述したように、画像メモ
リ１１上に見開き画像として格納されているので、読み
出しアドレス制御回路１４で０番地から順番にカウント
して、ライン単位にそのまま端子１０４から読み出せ
る。
【００１０】図２に、書き込みアドレス制御回路１３の
書き込みアドレスカウンタを示す、端子１０２からは、
１ラインの有効信号を、端子１０３からは書き込みクロ
ックをそれぞれ受ける。上位装置からの画像データを受
ける前に、端子２０１からリセット信号を受け、書き込
みアドレスカウンタ２１をリセットする。上述した１ラ
イン有効信号が無効になったときに、各画像データをラ
イン単位に格納するための先頭アドレス値を端子２０２
より受け、書き込みアドレスカウンタにセットする。そ
して、次の１ラインの有効信号が有効になった時に、端
子２０３から書き込みアドレスを画像メモリ１１に出力
する。
書き込みアドレスカウンタを示す、端子１０２からは、
１ラインの有効信号を、端子１０３からは書き込みクロ
ックをそれぞれ受ける。上位装置からの画像データを受
ける前に、端子２０１からリセット信号を受け、書き込
みアドレスカウンタ２１をリセットする。上述した１ラ
イン有効信号が無効になったときに、各画像データをラ
イン単位に格納するための先頭アドレス値を端子２０２
より受け、書き込みアドレスカウンタにセットする。そ
して、次の１ラインの有効信号が有効になった時に、端
子２０３から書き込みアドレスを画像メモリ１１に出力
する。
【００１１】
【発明の効果】以上説明したように本発明は、画像デー
タを格納するための画像メモリと、画像メモリの書き込
みアドレスを設定、制御する書き込みアドレス制御回路
と、画像メモリの読み出しアドレスを設定、制御する読
み出しアドレス制御回路と、１ラインの書き込みが終了
したことをＣＰＵに割り込み通知する割り込み発生回路
と、上記各部の動作を制御するためのＣＰＵとを有する
ことにより、１頁目と２頁目との間にもう１頁の画像デ
ータを最初に受信し、所定の画像メモリに格納しておく
ことにより、連続した見開き頁を記録することができる
という効果がある。
タを格納するための画像メモリと、画像メモリの書き込
みアドレスを設定、制御する書き込みアドレス制御回路
と、画像メモリの読み出しアドレスを設定、制御する読
み出しアドレス制御回路と、１ラインの書き込みが終了
したことをＣＰＵに割り込み通知する割り込み発生回路
と、上記各部の動作を制御するためのＣＰＵとを有する
ことにより、１頁目と２頁目との間にもう１頁の画像デ
ータを最初に受信し、所定の画像メモリに格納しておく
ことにより、連続した見開き頁を記録することができる
という効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の書き込みアドレスカウンタを示すブ
ロック図である。
ロック図である。
【図３】本実施例の動作説明のための図である。
【図４】本実施例の画像データをメモリに格納する動作
説明のための図である。
説明のための図である。
１１ 画像メモリ １２ 割り込み発生回路 １３ 書き込みアドレス制御回路 １４ 読み出しアドレス制御回路 １５ ＣＰＵ １６ 書き込みアドレスカウンタ
Claims (2)
- 【請求項１】 画像データを格納する画像メモリと、こ
の画像メモリの書き込みアドレスを設定、制御する書き
込みアドレス制御回路と、前記画像メモリの読み出しア
ドレスを設定、制御する読み出しアドレス制御回路と、
１ラインの書き込みが終了したことをＣＰＵに割り込み
通知する割り込み発生回路と、前記各部の動作を制御す
るＣＰＵとを備えることを特徴とする画像処理装置。 - 【請求項２】 前記画像メモリにおいて、通常の２頁分
のデータ以外に、１頁と２頁の間のデータに相当する１
頁分のデータ量を格納しておき、記録出力時に、連続し
た１頁分の見開き画像を出力する請求項１記載の画像処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215884A JP3031074B2 (ja) | 1992-08-13 | 1992-08-13 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215884A JP3031074B2 (ja) | 1992-08-13 | 1992-08-13 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662219A true JPH0662219A (ja) | 1994-03-04 |
| JP3031074B2 JP3031074B2 (ja) | 2000-04-10 |
Family
ID=16679858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215884A Expired - Fee Related JP3031074B2 (ja) | 1992-08-13 | 1992-08-13 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031074B2 (ja) |
-
1992
- 1992-08-13 JP JP4215884A patent/JP3031074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3031074B2 (ja) | 2000-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0662219A (ja) | 画像処理装置 | |
| KR950033868A (ko) | 데이타 처리 장치 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JPS6111845A (ja) | 印字デ−タ制御装置 | |
| JP2753581B2 (ja) | ファクシミリ装置 | |
| JP3110905B2 (ja) | データ転送装置及び方法 | |
| US6577313B1 (en) | Image data control apparatus | |
| JP3166323B2 (ja) | 画像処理装置 | |
| JPH02112968A (ja) | ページイメージ発生装置 | |
| JP2541101B2 (ja) | ファクシミリ装置の記録方式 | |
| JP2803588B2 (ja) | 画像処理装置 | |
| JP2874437B2 (ja) | 画像処理装置 | |
| JPH0516452A (ja) | プリンタ | |
| JPH04291572A (ja) | ビデオページプリンタのページメモリ管理装置 | |
| JP3130735B2 (ja) | 印刷処理装置 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JPH082021A (ja) | ページプリンタ装置 | |
| JPH079708A (ja) | プリンタ制御装置 | |
| JPH0567983B2 (ja) | ||
| JPH08251357A (ja) | 記録装置とこれを用いたファクシミリ装置 | |
| JPH0723191A (ja) | 画像処理装置 | |
| JPS63179749A (ja) | バツフアメモリ | |
| JPH04216983A (ja) | 印刷装置 | |
| JP2002268856A (ja) | オーバレイ印刷方法及びオーバレイ印刷制御装置 | |
| JPH0839888A (ja) | 印刷処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| LAPS | Cancellation because of no payment of annual fees |