JPH0567983B2 - - Google Patents
Info
- Publication number
- JPH0567983B2 JPH0567983B2 JP58186804A JP18680483A JPH0567983B2 JP H0567983 B2 JPH0567983 B2 JP H0567983B2 JP 58186804 A JP58186804 A JP 58186804A JP 18680483 A JP18680483 A JP 18680483A JP H0567983 B2 JPH0567983 B2 JP H0567983B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- bus
- image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003672 processing method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 102100029968 Calreticulin Human genes 0.000 description 22
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 11
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001404 mediated effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/3872—Repositioning or masking
- H04N1/3873—Repositioning or masking defined only by a limited number of coordinate points or parameters, e.g. corners, centre; for trimming
- H04N1/3875—Repositioning or masking defined only by a limited number of coordinate points or parameters, e.g. corners, centre; for trimming combined with enlarging or reducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Or Creating Images (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、データ処理システムにおいて、デー
タを高速に処理するデータ処理方法に関するもの
である。
タを高速に処理するデータ処理方法に関するもの
である。
〔従来技術〕
近年、電子計算機を中心とするデータ処理シス
テムの急速な発展により、例えば、データプロセ
シングもしくはワードプロセシングから、画像情
報をも高速に処理するニーズが高まりつゝある。
これに伴なつて、画像読取装置等の入力装置から
画像情報を取り込み、演算処理装置で上記画像情
報を加工して、レーザビームプリンタ等の出力装
置へ画像情報を送出して記録情報を得る場合が多
くなつた。
テムの急速な発展により、例えば、データプロセ
シングもしくはワードプロセシングから、画像情
報をも高速に処理するニーズが高まりつゝある。
これに伴なつて、画像読取装置等の入力装置から
画像情報を取り込み、演算処理装置で上記画像情
報を加工して、レーザビームプリンタ等の出力装
置へ画像情報を送出して記録情報を得る場合が多
くなつた。
このような場合、従来では、画像読取装置から
読み取られた画像データは、インタフエース回路
を介して演算処理装置のメインメモリに、原画像
データとして格納される。その後、上記演算処理
装置でCRT画面に表示させるために、縮小また
は拡大して、CRT表示用メモリへ処理画像を格
納する。しかる後に、CRT画面上で、画像の切
り出し、移動等の編集操作を行う。
読み取られた画像データは、インタフエース回路
を介して演算処理装置のメインメモリに、原画像
データとして格納される。その後、上記演算処理
装置でCRT画面に表示させるために、縮小また
は拡大して、CRT表示用メモリへ処理画像を格
納する。しかる後に、CRT画面上で、画像の切
り出し、移動等の編集操作を行う。
編集された画像データは、電子フアイル装置、
デイスク装置等の記憶装置へ記憶されるか、ある
いは、レーザプリンタ等のハードコピー装置へ送
出されて記録される。
デイスク装置等の記憶装置へ記憶されるか、ある
いは、レーザプリンタ等のハードコピー装置へ送
出されて記録される。
しかしながら、このような従来技術において
は、上述のように、画像読取装置から読み取られ
た画像データは、メインメモリへ送られて、全画
像データが格納された後、CRT表示用のメモリ
へ処理画像データを送出していたので、画像読取
装置から読み取られたのちに、CRT画面に表示
されるまで、かなりの時間を要するという問題点
があつた。
は、上述のように、画像読取装置から読み取られ
た画像データは、メインメモリへ送られて、全画
像データが格納された後、CRT表示用のメモリ
へ処理画像データを送出していたので、画像読取
装置から読み取られたのちに、CRT画面に表示
されるまで、かなりの時間を要するという問題点
があつた。
本発明は、上述の問題点に鑑みてなされたもの
で、外部より入力されたデータを高速で処理し、
短時間で処理結果を出力可能なデータ処理方法を
提供することを目的とするものである。
で、外部より入力されたデータを高速で処理し、
短時間で処理結果を出力可能なデータ処理方法を
提供することを目的とするものである。
以下に、本発明を、図面に基づいて説明する。
第１図は、本発明による一実施例のシステム・ブ
ロツク図である。Ｒは画像読取装置、RIFは、演
算処理系Ａの画像読取装置インタフエース回路、
MMは、メインメモリ、DMACは、ダイレクト
メモリ・アクセス・コントロール回路、MPUは、
マイクロプロセツサ・ユニツト、CRTは、陰極
線管、CRTCは、上記CRTコントロール回路、
また、BMPは、上記CRTコントロール回路の一
部で画像データを拡大あるいは縮小してCRTコ
ントロール回路の表示メモリへ書き込むための演
算回路である。
第１図は、本発明による一実施例のシステム・ブ
ロツク図である。Ｒは画像読取装置、RIFは、演
算処理系Ａの画像読取装置インタフエース回路、
MMは、メインメモリ、DMACは、ダイレクト
メモリ・アクセス・コントロール回路、MPUは、
マイクロプロセツサ・ユニツト、CRTは、陰極
線管、CRTCは、上記CRTコントロール回路、
また、BMPは、上記CRTコントロール回路の一
部で画像データを拡大あるいは縮小してCRTコ
ントロール回路の表示メモリへ書き込むための演
算回路である。
第２図は、第１図のブロツク図の動作例を示す
フローチヤートである。まず、第１図のマイクロ
プロセツサ・ユニツトMPUは、画像読取装置Ｒ
からの割込み信号を検出すると、ステツプ１で、
ダイレクトメモリ・アクセス・コントロール回路
DMACを制御するための制御データをレジスタ
にセツトし、このダイレクトメモリ・アクセス・
コントロール回路DMACに、ダイレクトメモ
リ・アクセス・バーストの転送の起動を行う。つ
ぎにステツプ２で、前記回路BMPを制御するた
めの制御データをレジスタにセツトして、この回
路BMPに起動を行わせる。つぎに、ステツプ３
で、インタフエース回路RIFを制御するための制
御データを、レジスタにセツトして起動させる。
次にタスクは、ステツプ４で、前記マイクロプロ
セツサ・ユニツトMPUから、前記各DMAC，
BMP，RIF回路に移り、RIF回路は、画像読取
装置Ｒから送られてきた所定サイズの原稿の所定
の解像力で読み取られた画像データを、前記RIF
回路のバツフアメモリへ書き込む。ステツプ５に
おいて、RIF回路バツフアメモリに書き込まれた
画像データは、データBUS上に出力される。つ
いで、ステツプ６で、データBUS上に送出され
た画像データは、前記DMAC回路の制御のもと
に、メインメモリMMへ書き込まれると同時に、
データBUS上の画像データは、前記CRTC回路
のBMP回路に取込まれ、このBMP回路内の拡大
または縮小処理回路によつて処理されて、CRTC
回路内の、CRT表示用メモリへ処理画像データ
が書き込まれる。尚、BMP回路は例えばBUS上
の画像データのラインの間引き又はライン内の画
素の間引きを行なうことにより画像の縮小を行な
うものである。
フローチヤートである。まず、第１図のマイクロ
プロセツサ・ユニツトMPUは、画像読取装置Ｒ
からの割込み信号を検出すると、ステツプ１で、
ダイレクトメモリ・アクセス・コントロール回路
DMACを制御するための制御データをレジスタ
にセツトし、このダイレクトメモリ・アクセス・
コントロール回路DMACに、ダイレクトメモ
リ・アクセス・バーストの転送の起動を行う。つ
ぎにステツプ２で、前記回路BMPを制御するた
めの制御データをレジスタにセツトして、この回
路BMPに起動を行わせる。つぎに、ステツプ３
で、インタフエース回路RIFを制御するための制
御データを、レジスタにセツトして起動させる。
次にタスクは、ステツプ４で、前記マイクロプロ
セツサ・ユニツトMPUから、前記各DMAC，
BMP，RIF回路に移り、RIF回路は、画像読取
装置Ｒから送られてきた所定サイズの原稿の所定
の解像力で読み取られた画像データを、前記RIF
回路のバツフアメモリへ書き込む。ステツプ５に
おいて、RIF回路バツフアメモリに書き込まれた
画像データは、データBUS上に出力される。つ
いで、ステツプ６で、データBUS上に送出され
た画像データは、前記DMAC回路の制御のもと
に、メインメモリMMへ書き込まれると同時に、
データBUS上の画像データは、前記CRTC回路
のBMP回路に取込まれ、このBMP回路内の拡大
または縮小処理回路によつて処理されて、CRTC
回路内の、CRT表示用メモリへ処理画像データ
が書き込まれる。尚、BMP回路は例えばBUS上
の画像データのラインの間引き又はライン内の画
素の間引きを行なうことにより画像の縮小を行な
うものである。
つぎに、上記ステツプ４，５，６の動作が、画
像読取装置Ｒから画像データが送出される間、繰
返される。
像読取装置Ｒから画像データが送出される間、繰
返される。
第３図は、第２図のフローチヤートにおけるス
テツプ５，６の詳細動作例のフローチヤートを示
す。RIF回路は、画像読取装置Ｒから送られた画
像データを、バツフアメモリへ書き込んだ後、
REQ信号を送出する。一方、DMAC回路は、起
動状態になつており、前記REQ信号が検出され
るまで、ウエート状態になつている。上記
DMAC回路は、RIF回路より送出されたREQ信
号を検出すると、RACK信号を送出する。一方、
RIF回路は、REQ信号送出後、RACK信号が検
出されるまで、ウエート状態を保持している。
テツプ５，６の詳細動作例のフローチヤートを示
す。RIF回路は、画像読取装置Ｒから送られた画
像データを、バツフアメモリへ書き込んだ後、
REQ信号を送出する。一方、DMAC回路は、起
動状態になつており、前記REQ信号が検出され
るまで、ウエート状態になつている。上記
DMAC回路は、RIF回路より送出されたREQ信
号を検出すると、RACK信号を送出する。一方、
RIF回路は、REQ信号送出後、RACK信号が検
出されるまで、ウエート状態を保持している。
前記RIF回路は、DMAC回路より送出された
RACK信号を検出すると、RIF回路のバツフアメ
モリのデータを、データBUS上に送出し、デー
タストローブ信号DSをアサートする。一方、
DMAC回路は、DS信号が検出されるまでウエー
ト状態にあり、DS信号を検出するとデータBUS
上のデータを、メインメモリMMへ書き込むと同
時に、データアクジシヨン信号DTACKを送出す
る。つぎにデータトランスフアカウンタT.Cのカ
ウンタを、デクリメントして、T.Cが０でなかつ
たら最初の状態に戻り、T.Cが０であつたなら
ば、END信号を出力して上記のタスクを終了す
る。
RACK信号を検出すると、RIF回路のバツフアメ
モリのデータを、データBUS上に送出し、デー
タストローブ信号DSをアサートする。一方、
DMAC回路は、DS信号が検出されるまでウエー
ト状態にあり、DS信号を検出するとデータBUS
上のデータを、メインメモリMMへ書き込むと同
時に、データアクジシヨン信号DTACKを送出す
る。つぎにデータトランスフアカウンタT.Cのカ
ウンタを、デクリメントして、T.Cが０でなかつ
たら最初の状態に戻り、T.Cが０であつたなら
ば、END信号を出力して上記のタスクを終了す
る。
また、前記BMP回路は、RIF回路から送出さ
れるDS信号が検出されるまでウエート状態にあ
り、DS信号が検出されるとRIF回路から送出さ
れたデータBUS上のデータを、BMP回路のイン
プツトバツフアに書き込む。インプツトバツフア
に書き込まれたこの画像データは、予めBMP回
路の制御レジスタに書き込まれた制御信号によつ
て、拡大または縮小回路と倍率が選択されて、拡
大または縮小画像データに変換され、BMP回路
のアウトプツト・バツフアに書き込まれる。
BMP回路のアウトプツトバツフアに書き込まれ
たこの処理画像データは、BMP回路より発生さ
れるアドレスデータに基いて回路CRTCのCRT
表示用メモリの所定のアドレスへ書き込まれ、処
理画像データがCRT画面に表示される。
れるDS信号が検出されるまでウエート状態にあ
り、DS信号が検出されるとRIF回路から送出さ
れたデータBUS上のデータを、BMP回路のイン
プツトバツフアに書き込む。インプツトバツフア
に書き込まれたこの画像データは、予めBMP回
路の制御レジスタに書き込まれた制御信号によつ
て、拡大または縮小回路と倍率が選択されて、拡
大または縮小画像データに変換され、BMP回路
のアウトプツト・バツフアに書き込まれる。
BMP回路のアウトプツトバツフアに書き込まれ
たこの処理画像データは、BMP回路より発生さ
れるアドレスデータに基いて回路CRTCのCRT
表示用メモリの所定のアドレスへ書き込まれ、処
理画像データがCRT画面に表示される。
前記実施例においては、ソース画像データが画
像読取装置で読み取られた画像データであつた
が、予め電子フアイル装置等の記憶装置に格納さ
れている画像データであつてもよい。
像読取装置で読み取られた画像データであつた
が、予め電子フアイル装置等の記憶装置に格納さ
れている画像データであつてもよい。
また、ソース画像データが、ローカルエリヤ・
ネツトワーク等の回線を媒介とした画像データで
あつてもよい。
ネツトワーク等の回線を媒介とした画像データで
あつてもよい。
さらにまた、前記実施例においては、ソースデ
ータを画像データとして説明を行つたが、予め
ROMや記憶装置等の記憶手段に格納されている
文字フオントデータであつてもよい。
ータを画像データとして説明を行つたが、予め
ROMや記憶装置等の記憶手段に格納されている
文字フオントデータであつてもよい。
以上のように、本実施例によれば、画像読取装
置Ｒで読み取られた画像データは、演算処理装置
ＡのメインメモリMMへ書き込まれる実時間で、
原画像データの所定の倍率で拡大もしくは縮小さ
れた処理画像がCRT表示用メモリへ書き込まれ
てCRT画面に表示される。
置Ｒで読み取られた画像データは、演算処理装置
ＡのメインメモリMMへ書き込まれる実時間で、
原画像データの所定の倍率で拡大もしくは縮小さ
れた処理画像がCRT表示用メモリへ書き込まれ
てCRT画面に表示される。
前記RIF回路およびBMP回路は、DMAC回路
からのEND信号を検出するまで、前記のそれぞ
れの仕事を繰返し、END信号を検出すると、以
上の仕事を終了する。したがつて、画像読取装置
Ｒで読み取られた画像データは、演算処理系Ａの
メインメモリMMに書き込まれると同時に、その
原画像を処理した処理画像がCRT画面に映し出
されるので、前記高速処理の要望に対応すること
ができるという効果が得られる。
からのEND信号を検出するまで、前記のそれぞ
れの仕事を繰返し、END信号を検出すると、以
上の仕事を終了する。したがつて、画像読取装置
Ｒで読み取られた画像データは、演算処理系Ａの
メインメモリMMに書き込まれると同時に、その
原画像を処理した処理画像がCRT画面に映し出
されるので、前記高速処理の要望に対応すること
ができるという効果が得られる。
以上、説明したように、本発明によれば、デー
タ処理システムにおいて、外部より受信したデー
タを加工処理して出力する出力動作を、このデー
タをメモリに記憶させる記憶動作と並行して実行
することにより、受信データを加工処理して出力
する動作を高速に実行できるという効果が得られ
る。
タ処理システムにおいて、外部より受信したデー
タを加工処理して出力する出力動作を、このデー
タをメモリに記憶させる記憶動作と並行して実行
することにより、受信データを加工処理して出力
する動作を高速に実行できるという効果が得られ
る。
第１図は、本発明の一実施例のシステムブロツ
ク図、第２図は、その動作フローチヤート、第３
図は、第２図の詳細フローチヤートである。 Ｒ……画像読取装置（画像情報発生装置）、Ａ
……演算処理系、RIF……画像読取装置インタフ
エース回路、MM……メインメモリ（第１記憶手
段）、DMAC……ダイレクトメモリ・アクセス・
コントロール回路、MPU……マイクロプロセツ
サ・ユニツト、CRT……陰極線管、CRTC……
同上CRTコントロール回路、BMP……拡大／縮
小演算回路、BUS……データバス。
ク図、第２図は、その動作フローチヤート、第３
図は、第２図の詳細フローチヤートである。 Ｒ……画像読取装置（画像情報発生装置）、Ａ
……演算処理系、RIF……画像読取装置インタフ
エース回路、MM……メインメモリ（第１記憶手
段）、DMAC……ダイレクトメモリ・アクセス・
コントロール回路、MPU……マイクロプロセツ
サ・ユニツト、CRT……陰極線管、CRTC……
同上CRTコントロール回路、BMP……拡大／縮
小演算回路、BUS……データバス。
Claims (1)
- 【特許請求の範囲】 １ データを記憶するメモリと、該メモリに対す
るアクセスを制御するアクセス制御部と、データ
を加工処理して出力する出力部と、外部よりデー
タを受信する受信部とがバスを介して接続された
データ処理システムにおいて、 前記受信部が、前記アクセス制御部がデータ受
信可能であるかを確認し、 前記アクセス制御部が受信可能であると確認さ
れると、前記受信部が、前記バス上にデータとデ
ータストローブ信号とを送出し、 前記アクセス制御部が、前記データストローブ
信号を検出すると前記バス上のデータを前記メモ
リに記憶させる記憶動作を開始し、 前記出力部が、前記データストローブ信号を検
出すると前記バス上のデータを加工処理して出力
する出力動作を開始して、当該出力動作を前記記
憶動作と並行して実行することを特徴とするデー
タ処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186804A JPS6079472A (ja) | 1983-10-07 | 1983-10-07 | データ処理方法 |
| US06/656,729 US4675908A (en) | 1983-10-07 | 1984-10-01 | Image data processing apparatus and system |
| DE19843436631 DE3436631A1 (de) | 1983-10-07 | 1984-10-05 | Einrichtung und system zur bilddatenverarbeitung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186804A JPS6079472A (ja) | 1983-10-07 | 1983-10-07 | データ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079472A JPS6079472A (ja) | 1985-05-07 |
| JPH0567983B2 true JPH0567983B2 (ja) | 1993-09-28 |
Family
ID=16194875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186804A Granted JPS6079472A (ja) | 1983-10-07 | 1983-10-07 | データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079472A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291171A (ja) * | 1987-05-22 | 1988-11-29 | Matsushita Graphic Commun Syst Inc | 画像デ−タ処理装置 |
-
1983
- 1983-10-07 JP JP58186804A patent/JPS6079472A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6079472A (ja) | 1985-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2672645B2 (ja) | Ｉｃカード | |
| JPH0567983B2 (ja) | ||
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPS6085681A (ja) | 画像情報処理システム | |
| JP2721154B2 (ja) | 画像処理装置 | |
| JP3110905B2 (ja) | データ転送装置及び方法 | |
| JPS616767A (ja) | 画像情報処理システム | |
| JP2636834B2 (ja) | 画像処理装置 | |
| JP3077687B2 (ja) | データ転送方法及び画像処理装置 | |
| JP2584143B2 (ja) | 画像表示装置 | |
| JP2902709B2 (ja) | 画像処理装置 | |
| JP2537830B2 (ja) | 画像処理装置 | |
| JP3210598B2 (ja) | 印刷制御装置および印刷制御方法 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JP2793305B2 (ja) | イメージデータ出力装置の出力制御方式 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS61226833A (ja) | 画情報の表示方式 | |
| JPH0467964A (ja) | ページプリンタ印刷制御方式 | |
| JPS60136824A (ja) | プリンタ制御装置 | |
| JPH08202861A (ja) | データ処理装置 | |
| JPS60183627A (ja) | ビツトマツプ・メモリ制御方式 | |
| JPH0516452A (ja) | プリンタ | |
| JPS6243262A (ja) | 電子フアイルシステム | |
| JPH03105438A (ja) | メモリ制御方法 |