JPS60136824A - プリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、プリンタ制御装置に関し、特に文字コード情
報とイメージ情報を混在させて外部装置から転送された
とき、プリンタ側でその編集処理を実施して、ページ単
位でプリント出力するドツト・プリンタの制御装置に関
する。

従来技術 従来より、第１図に示すように、文字１４と画像１δと
グラフ１６とが１ページの用紙上に混在してプリントさ
れる場合がある。これらのうち、文字情報１４は外部装
置から送られたコードより情報を得たものであり、画情
報１δは外部装置から送られたドツト・イメージより情
報を得たものであり、図形情報１６は外部装置から送ら
れたベクトルまたは関数から情報を得たものである。

例えＨ，２種類の文字を合成して新たな文字を作る場合
、または画情報中に文字を挿入する場合、またはグラフ
中に説明文を挿入する場合等には、最終的にこれらの画
情報がオーバラップするように編集される。

従来の編集処理では、プリントすべきドツト情報をオー
バラップする場合、そのオーバラップするドツト・デー
タが格納されているページ・メモリのエリアを一度、Ｃ
ＰＵが読み出し、プログラムで論理和を得て再格納して
いる。

しかし、プログラムでは単純な２個のデータの論理和を
得る場合でも、処理速度がきわめて遅いという欠点があ
り、特にレーザ・プリンタ等のラスタ走査形式のページ
・メモリでは容量が大きいため、処理速度が無視できな
くなる。

目　的 本発明の目的は、このような従来の欠点を解消するため
、ページ・メモリで先に入力されているプリント・デー
タに新たなデータをオーバラップして出力する場合、オ
ーバラップ処理を高速に行って、処理時間の短縮を図る
ことが可能なプリンタ制御装置を提供することにある。

構　成 以下、本発明の構成を、実施例により説明する。

第２図は、外部からの各情報を、ドツトイメージ・ペー
ジ・メモリに展開する場合の概念図である。

第２図における１〜４はプリントすべき各情報であり、
５，６はパターン・ジェネレータ、７はイメージ・ペー
ジ・メモリである。

本発明では、ページ・メモリにオーバラップ・データを
入力する際に、同一アドレスのデータを先に読み出し保
持するレジスタ、および入力すべきデータと上記レジス
タからのデータの論理和をとる回路を設け、論理和を得
たデータを再度ページ・メモリに格納することにより、
プログラム処理でなく、ハードウェア処理で高速にオー
バラップ処理を行う。第２図では、入力された各情報を
イメージ・ページ・メモリ７に格納する場合の処理の違
いを示したものであって、文字記号等のコード情報１，
２は、パターン・ジェネレータ５によりコードに対応す
る文字ドツト・パターンに変換されて、イメージ・ペー
ジ・メモリ７に格納される。また、円、直線等ベクトル
情報３はパターン・ジェネレータ６により、プログラム
で描画され、イメージ・ページ・メモリ７に格納される
。

また、写真、絵等、外部装置でドツト・イメージとして
すでに扱われているデータは、そのままイメージ・ペー
ジ・メモリ７に格納される。コード情報１．２は、パタ
ーン・ジェネレータ５に交互に切換えられ、切離された
ときＣＰＵからのコードを一部蓄槓する。

第３図は、本発明の実施例を示すプリンタ制御装置のブ
ロック図である。

８はページ・メモリ、９はドツト・プリンタ、１５は外
部装置（ホスト）、１０はＣＰＵ、１１はプ！グラム・
メモリ、１２はデータ・バッファ、１３は文字パターン
・メモリ、１４はインタフェースである。

ページ・メモリ８は、内部バスを介してＣＰＵ１０およ
びインタフェース１４に接続され、直接ＣＰＵｌ０から
、あるいはインタフェース１４を経由して外部装置１５
から、コード情報、ベクトル情報、イメージ情報等を人
力し記憶する。プログラム・メモリ１１は、コード情報
を文字パターンに変換するプログラム、ベクトル情報を
描画パターンに変換するプリグラム、イメージ情報を指
定された位置に転送するプログラム等を蓄積する。

また、データ・バッファ１２は、フード情報、ベクトル
情報を一時的に蓄える。パターン・メモリ１３は、各文
字パターンを保有している。

ページ・メモリ８に１ページのプリント情報がすべて格
納された時点で、ドツト・プリンタ９に同期した形でデ
ータを出力し、プリントを実施する。なお、第３図には
示されていないが、ページ・メモリ８とドツト・プリン
タ９間はＣＰＵｌ０の内部バスとは切離された形で、Ｄ
　Ｍ　Ａ　（ＤｉｒｏｃｔＭｅｍｏｒｙ　Ａｃｃｅｓｓ
　）動作によりデータが転送される。

したがって、ページ・メモリ８を２ペ一ジ分用意してあ
れば、一方をプリントに使用しているとき、他方をＣＰ
　Ｕ　ｌ　、０からのデータ格納に使用することができ
る。これにより、プリントの高速処理が可能となる。

第４図は、第３図のページ・メモリの制御回路のブロッ
ク図であり、第５図は第４図の動作タイムチャートであ
る。

第４図において、８はページ・メモリ、１７はデータ・
セレクタ、１８はデータ・レジスタ、１９は入出力コン
トロール部、２０は入力バッファ、２１は出力バッファ
である。

ＣＰＵ１Ｑの内部バスは、データ・バス、アドレス・バ
スおよびフントロール・バスかラナ１１）、アドレス・
バスはそのままページ・メモリ８に接続されて、ページ
・メモリ８のアドレスとなる。

データ・バスは、入力バッファ２０を通してデータ・セ
レクタ１７に与えられるものと、データ・レジスタ１８
からの出力データと論理和を取った後に、データ・セレ
クタ１７に与えられるものとがある。データ・セレクタ
１７は、入出力コントロール部１９からの制御により切
換えられ、データ・バスからの直接データか、または論
理和データのいずれか一方を選択してページ・メモリ８
に与える。ページ・メモリ８からの出力データは、一旦
データ・レジスタ１８に保持され、出力バッファ２１を
通してデータ・バスに返される。入出力コントロール部
１９は、ページ・メモリ８の書き込み、読み出しのタイ
ミングを、ＣＰＵ１ｏからのライト／リード要求（ＷＲ
ＩＴＥ／ＲＥＡＤ）　にもとづき発生する。リード・ス
トローブ信号（ＲＤＳＴＢ）は、ページ・メモリ８に対
してリード要求が発行されたとき、出力バッファ２１ｔ
Ｊ＜ための信号である。またリード・イナージ信号（Ｒ
ＤＥＮ）は、ページ・メモリ８がらデータを読み出した
後、データ・レジスタ１８にデータな保持させる信号で
ある。したがって、リード・イナージ信号（ＲＤＥＮ）
のパルス幅は、ページ・メモリ８のアクセス・タイムに
等しい。また、データ選択信号（ＤＡＴＡＳＥＬ）は、
データの書き込み時、データ・バスからの直接データを
書き込もか、またはデータ・バス上のデータと、ページ
・メモリ８から読み出したデータの喝埋和を書き込むか
、いずれか一方の選択を行うもので、ＣＰＵｌ０からあ
らかじめ指定される。ライト・イナージ信号（ＷＲＥＮ
）は、ページ・メモリ８に対して書き込みを要求する信
号である。

第５図のタイムチャートのうち、ＡＤＤ　（アドレス）
、ＤＡＴＡ　（データ）、Ｗ’ＲＩＴＥ（ライト）の各
信号は、ＣＰＵｌ０がら与えら第１るものであり、ＲＤ
ＥＮ　（リード・イナージ信号）、ＤＡＴＡＳＥＬ　（
データ・セレクト信号）、ＷＲＥＮ　（ライト・イナー
ジ信号）は、入出力コントロール部１９から与えられる
ものである。また、ＤＷＲ（ライト・データ）はデータ
・セレクタ１７の出力で、ページ・メモリ８に書き込ま
れるデータである。ＣＰＬＩＩＯからＡＤＤ、ＤＡＴＡ
、Ｗｌ（ＩＴＥの各タイミング信号が与えられると、こ
れらのタイミングに対して、入出力コントロール部１９
は、論理和書き込み要求が事前に設定されている場合、
先ず、ＲＤＥＮ信号を発行し、ページ・メモリ８のすで
に書き込まれているデータを−ｍデータ・レジスタ１８
に読み出した後、ＤＡＴＡ　ＳＥＬ信号を出して論理和
データを選択し、ＷＲＥＮ信号をページ・メモリ８に出
して、データ・セレクタ１７を通過した論理和データ（
ｂ０ＴＩＴ十ｂｘ、ｌ）をページ・メモリ８に書き込む
。

ページ・メモリ８からのデータをＣＰＵｌ０が読み出す
とき、またはデータ・バスのデータを書き込むときには
、図示されていないが、ＲＤＥＮ。

Ｒｒ）ＳＴＢ信号またはＷＲＥＮ信号を出して、いずれ
か一方の処理のみを行い、ＲＤＥＮ、ＷＲｇＮの連続シ
ーケンス動作は実施しない。

第十図の構成を備えることにより、ＣＰＵｌ０の負担は
軽減さね、処理速度は向上される。

すなわち、従来のように、プログラム処理で情報の＠理
和をとる場合、メモリの読み出しや駒坤和の処理時間が
長くなり、効率が悪いのに対し、本発明では、ページ・
メモリ８のアクセス・タイムを、ＣＰＵｌ０の書き込み
処理時間の半分以下に選択することにより、余分な時間
を必要とせず、編集処理の時間が格段に短縮される。

効　果 以上説明したように、本発明「よねば、文字情報、図形
情報または画情報を１ページ内でオーバラップさせる場
合、プログラム処理を用いずに、ハードウェアにより自
動的にオーバラップ処理を実施するので、ページ・メモ
リにおける編集処理時間を短縮することができる。

【図面の簡単な説明】

第１図はオーバラップされた情報のプリント出力形態を
示す甲、第２図は外部からの各情報をドツト・イメージ
のページ・メモリに展開する場合の概念図、第３図は本
発明の実施例を示すプリンタ制御装置のブロック図、第
４図は第３図のページ・メモリ制御回路のブロック図、
第す図は第４図の動作タイムチャートである。 ｌＱ：ｃＰＬＩ、ａ：ページ・メモリ、９８ドツト・プ
リンタ、１７：データ・セレクタ、１８：：データ・レ
ジスタ、１９：入出力コントロール部。 特許出願人　株式会社　リ　コ　− ′ｊパ 代理人弁理士磯村雅俊

Claims (1)

1. 【特許請求の範囲】 σ）プリントすべきページのデータを格納するページ・
   メモリを備えたプリンタ制御装置において、次に入力さ
   れるデータと同一アドレスのデータを先行して読み出し
   、保持する回路、および該保持回路のデータと入力デー
   タとの論理和をとる回路を有し、該論理和データをペー
   ジ・メモリに書き込もことを特徴とするプリンタ制御装
   置。 ■前記ページ・メモリは、論理和データまたはＣＰＵか
   ら直接与えられたデータのいずれか一方を選択切換えて
   書き込もことを特徴とする特許請求の範囲第１項記載の
   プリンタ制御装置。