JP2537830B2 - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2537830B2
JP2537830B2 JP62001239A JP123987A JP2537830B2 JP 2537830 B2 JP2537830 B2 JP 2537830B2 JP 62001239 A JP62001239 A JP 62001239A JP 123987 A JP123987 A JP 123987A JP 2537830 B2 JP2537830 B2 JP 2537830B2
Authority
JP
Japan
Prior art keywords
data
address
image
processing
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62001239A
Other languages
English (en)
Other versions
JPS63168785A (ja
Inventor
千香 小野寺
桂 川上
成夫 島崎
哲 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62001239A priority Critical patent/JP2537830B2/ja
Priority to US07/137,028 priority patent/US4860109A/en
Publication of JPS63168785A publication Critical patent/JPS63168785A/ja
Application granted granted Critical
Publication of JP2537830B2 publication Critical patent/JP2537830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアドレス発生部とデータ処理部を分割し独立
させた画像処理装置に関するものである。
従来の技術 最近、記憶容量の増加にともない、コード化されてい
ない画像を扱う分野が急速に発展しつつある。
第4図は画像処理装置の従来例のブロック図である。
401はアドレス発生部、402は処理内容のデータを格納す
るプログラムメモリである。両者はアドレス線41、及び
データ線42により接続されている。403はデータ処理部
で、画像データを格納している画像記憶部404内の画像
データを処理している。データ処理部403と画像記憶部4
04はデータ線44により接続されている。同様にデータ処
理部405は、画像記憶部406内の画像データを処理する。
データ処理部405と画像記憶部406は、データ線45により
接続されている。同様にデータ処理部407は、画像記憶
部408内の画像データを処理する。データ処理部407と画
像記憶部408は、データ線46により接続されている。47
は制御バスである。このバスは画像記憶部・データ処理
部に対し共通に供給され、アドレスバス上の情報が原画
用アドレスであるかまたは結果画用アドレスであるかの
いずれかを表示する信号、読み出しアドレスであるかま
たは書き込みアドレスであるかのいずれかを表示する信
号、及び同期信号からなる。一連の画像記憶部404、40
6、408とデータ処理部403、405、407はこの信号に基づ
いて動作する。尚、この制御信号はアドレス発生に同期
して送出される。
この装置は次のように動作する。
アドレス発生部401はアドレス線41を介し、プログラ
ムメモリ402に対して実行すべき命令のアドレスを送出
する。この結果、プログラムメモリ402から実行すべき
命令がデータ線42を介して出力され、このデータはアド
レス発生部401、データ処理部403、405及び407に同期に
転送される。
アドレス発生部401は、画像記憶部404、406、408に格
納されている画像のうち処理対象となる領域のアドレス
を発生し、アドレス線43を介して画像記憶部404、406及
び408に送出する。データ処理部403は、画像記憶部404
からデータ線44を介してアドレスに応じた画像データを
受信し、前記実行命令により指示された処理を行い、結
果画像データを作成する。同様にデータ処理部405、407
は、画像記憶部406、408からデータ線45、46を介して処
理すべき画像データを受信し、403に於ける処理と同一
の処理を行ない、結果画像データを得る。
上記の結果画像データは、アドレス発生部401から出
力される結果画像を格納すべき領域のアドレスに同期し
て、画像記憶部404、406、408に書き込まれる。上記の
ような方式は、アドレス発生部とデータ処理部を分割し
独立させた方式である。
この方式は画像記憶部に同一のアドレス空間をもたせ
ることにより、一つのアドレス発生部に対し、複数個の
データ処理部を付加することを可能とする。尚、画像記
憶部は一般にはビットマップメモリと呼ばれるもので、
説明の簡単のために1ビットが一画素に対し、水平方向
では右方に、垂直方向では下方にアドレスが増加するも
のとする。
次に第4図の従来の装置により、画像データを処理す
る場合の更に詳しい動作を第5図と第6図、第7図を用
いて説明する。
第5図は、画像記憶部に格納された原画データと処理
内容を説明するための図である。第5図において、51は
画像記憶部である。52は横がDxビット、縦がDy行の領域
で、左端を始点(BPS),右端を終点(BPE)とする原画
データの処理領域である。原画データは4語にまたがっ
ており、Dy=9である場合を例にとって説明する。53a
〜eは語境界である。又、画像記憶部51は16ビットを1
語とし、語単位でアクセスされ、水平方向に1行ずつ処
理されるものとする。尚、始点(BPS)は1語内の任意
のビットに位置することができ、始点を含む1語のアド
レスと始点のビット位置はそれぞれADDR,BPSなる変数に
格納されているものとする。以上のような設定で、原画
の画素の中で値が1である要素の数を求めるという処理
をさせる場合のアドレス発生部とデータ処理部の動作は
次のようになる。
第6図は、上述の処理における従来のアドレス発生部
の動作のフローチャートである。601では水平方向の終
点を含まない語数(整数部)を求め、Nに格納する。60
2では終点のビット位置を求め、BPEに格納する。603で
はアドレスを発生し、アクセスする。604では語数Nを
1だけ減少する。605では語数Nが0であるか否をを判
定する。0でない場合には、606でアドレスレジスタが
1だけ増加される。以上の動作を誤NNが0になるまで60
3〜606をくり返す。605でNが0である場合、607ではBP
Eが0であるか否かを判定する。BPEが0でない場合は、
608でアドレスレジスタが1だけ増加される。609ではこ
のアドレスに格納されている画像データを読み込む。61
0ではDyが1だけ減少される。611ではDyが0であるか否
かを判定する。Dyが0でなければ、アドレスレジスタを
次の行の左端に設定し、全体の動作をDyが0になるまで
くり返す。
第5図における処理領52の第1行目の処理は、上記の
フローチャートの動作と次のように対応する。即ち、60
1、602は初期値の設定であるため、画像データの各語の
処理とは直接関係はない。第1行目第1語目のアドレス
発生は、603で行なわれる。604、605では、処理された
後が右端の語であるか否かを判定している。従って、60
6を径て、動作は再び603へ戻る。ここから第2語目のア
ドレス発生の処理へ移る。同様に第3語目の処理に対す
る603、604の処理が実行される。この後、第4語が右端
の語であるため、605の判定では607へ進行する。右端の
語のアドレスの発生が608、609で行われ、611で最終行
か否かが判定される。この後、612に進む。ここで第2
行目の第1語目のアドレス発生の処理に移る。以下、第
2行目からの処理は上記第1行目の第1語目からの動作
をくり返し行っている。
第7図は、上述の処理に対応した従来のデータ処理部
のフローチャートである。第7図において、701では水
平方向の終点を含まない語数(整数部)を求め、Nに格
納する。702では終点のビット位置を求め、BPEに格納す
る。703ではBPSより左側のデータを破壊しないために、
それに応じた左端を処理を行う。704では語数Nを1だ
け減少する。705では語数Nが0であるか否かを判定す
る。Nが0でない場合には706に進み、端点情報を含ま
ない領域の中間データの処理をする。以下、語数Nが0
になるまで704〜706の動作をくり返す。705で語数Nが
0であると判定されると、更に707でBPEが0であるか否
かを判定する。BPEが0でない時は708に進み、708ではB
PEより右側のデータを破壊しないために、それに応じた
右端の処理を行う。709ではDyを1だけ減少する。710で
Dyが0であるか否かを判定する。以下、Dyが0になるま
で703〜710の処理をくり返し行う。
以上の処理は、第5図における処理領域52の第1行目
の処理に対して、次のように対応する。初期設定の70
1、702の処理の後、ここから第1行目の第1語目のデー
タ処理に入る。この語の処理では、703、704、705を経
て終了する。次に、第2語目のデータ処理に移る。この
語の処理は706、704、705の作業で構成される。第3語
目の処理に於て、作業は706、704、705を経て、707へ進
行する。これは、705の判定に於て、次の語が右端の語
であることが検出できるからである。4語目の処理は、
707、708、709、710のように進行する。以上で、第1行
の処理を完結し、再び703から第2行目の処理が開始さ
れる。
発明が解決しようとする問題点 上述のような従来の方式では、アドレス発生部とデー
タ処理部の両者に、始点のビット位置(BPS)と横幅の
ビット数(Dx)を保持し、処理させねばならなかった。
アドレス発生部では、処理対象となる画像データの横幅
の語数の計算のために、また、データ処理部では、処理
の対象となる画像領域以外のデータを破壊しない処理を
するために、これらの変数が必要である。第6図、第7
図においては、601、602、701、702がこれにあたる。こ
のような同一変数を2つ以上の場所に保持させ、独立に
演算に供するような従来の方式は、制御が複雑になると
いう問題があった。
本発明は、従来技術の以上のような問題を解決するも
ので、アドレス発生部とデータ処理部を分割し独立させ
た方式において、データ処理部の制御をより簡単にする
ことを目的とするものである。
問題点を解決するための手段 本発明は、画像記憶手段から処理の対象となる領域の
画像データを読み書きするために必要なアドレスを発生
するアドレス発生手段と、この画像データを処理し結果
画像を得る画像処理手段と、前記アドレス発生手段と前
記画像記憶手段との間で処理領域の境界情報を転送する
第1の境界情報手段と、前記画像記憶手段と前記画像処
理手段との間で処理領域の境界情報を転送する第2の境
界情報転送手段とを設けることにより、上記目的を達成
するものである。
作用 本発明は、前記アドレス発生手段が処理対象データの
アドレスを発生する際に、これと同期して、前記処理対
象データが処理すべき領域の境界を含むか否かの情報を
前記アドレス発生手段が前記画像記憶手段へ転送し、前
記画像処理手段が処理すべきデータを前記画像記憶手段
から読み込む際に、これらと同期して、前記処理すべき
データが処理すべき領域の境界を含むか否かの情報を前
記画像記憶手段から画像処理手段へ転送することによ
り、簡単な手順で処理を行なうようにしたものである。
実施例 第1図は本発明の画像処理装置のブロック図である。
101はアドレス及び境界情報を生成するアドレス発生
部、102は処理内容のプログラムを格納するプログラム
メモリである。両者はアドレス線11、及びデータ線12に
より接線されている。103はデータ処理部で、画像デー
タを格納している画像記憶部104内の画像データを処理
する。同様にデータ処理部105及び107は、画像記憶部10
6及び108内の画像データをそれぞれ処理する。アドレス
発生部101と画像記憶部104、106、108はアドレス線13に
より接線されている。17は制御バスである。このバス17
はアドレス発生部101から画像記憶部104、106、108に対
し共通に供給され、アドレスバス上の情報が原画用アド
レスであるかまたは結果画用アドレスであるかのいずれ
かを表示する信号、読み出しアドレスであるかまたは書
き込みアドレスであるのかいずれかを表示する信号、及
び同期信号からなる。22、23、24は各データ処理部10
3、105、107から出力される制御信号で、読み出しまた
は書き込みの区別を行なうための信号である。この制御
信号はアドレス発生に同期して送出される。14、15及び
16はデータバスであり、画像記憶部104、106、108とデ
ータ処理部103、105、107とをそれぞれ接続する。信号
線18、19、20、21は境界情報用の経路である。
この装置は次のように動作する。
アドレス発生部101は、アドレス線11を介しプログラ
ムメモリ102に対して、実行すべき命令のアドレスを送
出する。この結果、プログラムメモリ102から実行すべ
き命令がデータ線12を介して出力され、このデータはア
ドレス発生部101、データ処理部103、105及び107に同時
に転送される。アドレス発生部101は、画像記憶部104、
106、108に格納されている画像のうち処理対象となる領
域のアドレスを発生し、アドレス線13を介して、画像記
憶部104、106及び108に送出する。
このとき、送出したアドレスが処理領域の左端または
右端の語に対するものである場合には、アドレス発生部
101は信号線18に特別の情報を出力する。即ち、送出ア
ドレスが左端、右端またはそれらのどちらでもない中間
の語のものである場合には、信号線18には、それぞれ1
0、01または00が出力される。この10及び01を以下それ
ぞれ左端フラグ、及び右端フラグと呼ぶ。また、両者を
総称して境界フラグと呼ぶことにする。
画像記憶部104、106、108はアドレスと同時にこの境
界フラグを受信し、アドレスと境界フラグとを対応付け
て保持する。この後、画像記憶部104、106、108からデ
ータ処理部103、105、107へ処理すべきデータを転送す
る段階に於て、画像記憶部104、106、108はこのデータ
に対するアドレスに対応付けられた境界フラグとこのデ
ータとを同期して出力し、処理すべきデータが処理領域
の境界である否かをデータ処理部103、105、107に教示
する。データ処理部103は、画像記憶部104からデータバ
ス15及び境界情報バス19を介してアドレスに応じた画像
データ及びデータに対応付けられた境界フラグを受信
し、前記実行命令により指示された処理を境界であるか
否かに応じて行い、結果画像データを得る。同様にデー
タ処理部105、107は、それぞれ画像記憶部106、108から
データバス15、16及び20、21を介して処理すべき画像デ
ータ及びデータに対応付けられた境界フラグを受信し、
データ処理部103に於ける処理と同一の処理を行い、結
果画像データを得る。
この結果得られた画像画像データは、前もってアドレ
ス発生部101から出力され画像記憶部104、106、108に保
持されていたところの結果画像を格納アドレスに書き込
まれる。
次に本実施例の装置により、画像データを処理する場
合の更に詳しい動作を第5図と第2図、第3図を用いて
説明する。
第2図は上述の処理におけるアドレス発生部101の動
作のフローチャートである。201では水平方向の終点を
含まない語数(整数部)を求め、Nに格納する。202で
は終点のビット位置を求め、BPEに格納する。203ではア
ドレスと左端フラグを発生する。204ではメモリアクセ
スをする。205では語数Nを1だけ減少する。206では語
数Nが0であるか否かを判定する。0でない場合には、
207でアドレスレジスタが1だけ増加される。208ではメ
モリアクセスする。以上の動作を語数Nが0になるま
で、204〜208をくり返す。206でNが0である場合、209
ではBPEが0であるか否かを判定する。BPEが0でない場
合は、210でがアドレスレジスタが1だけ増加される。2
11ではこのアドレスと右端フラグを発生する。212では
アドレスがメモリアクセスされる。213ではDyが1だけ
減少される。214ではDyが0であるか否かを判定する。D
yが0でなければ、215でアドレスレジスタを次の行の左
端に設定し、全体の動作をDyが0になるまでくり返す。
第5図における処理領域52の第1行目の処理は、上記
のフローチャートの動作と次のように対応する。201、2
02は初期値の設定であるため、画像データの各語の処理
とは直接関係ない。第1行目第1語目は左端であるの
で、第1語目のアドレス発生及び左端フラグの発生203
で行われる。204でメモリアクセスし、205、206では、
処理された後が右端であるか否かを判定している。従っ
て、207を経て、動作は208へ進行する。ここから第2語
目のアドレス発生の処理へ移る。同様に第3語目の処理
に対する208、204、205の処理が実行される。この後、
第4語が右端の語であるため、206の判定では209へ進行
する。右端の語のアドレス発生及び右端フラグ発生が21
0、211、212で行われ、214で最終行か否かが判定され
る。この後、205に進む。ここで第2行目の第1語目の
アドレス発生の処理に移る。以下、第2行目からの処理
は上記第1行目の第1語目からの動作をくり返し行って
いる。
第3図は、上述の処理に対応したデータ処理部103、1
05、あるいは107のフローチャートである。第3図にお
いて、301では入力した画像データに端点フラグが付加
されているか否かを判定する。端点フラグが付加されて
いる場合には、302に進む。302では焦点フラグが左端フ
ラグであるか否かを判定する。左端フラグである時には
303に進み、303ではBPSより左側のデータを破壊しない
ために、それに応じた左端の処理を行なう。302で右端
フラグである場合は、304に進み、304ではBPEより右側
のデータを破壊しないために、それに応じた右端の処理
を行う。301で端点フラグが付加されていない場合に
は、305に進み305では端点を含まない中間のデータ処理
を行う。以下、データを入力するたびに上記の動作をく
り返す。
以上の処理は、第5図における処理領域52の第1行目
の処理に対して、次にように対応する。第1行目の第1
語目は、左端の語であることは第5図よりあきらかであ
る。従って、この語の処理は301、302、303を経て、再
び301に戻る。ここから第2語目のデータ処理に入る。
この語は端点を含まない中間のデータであるから、30
1、305を経て、再び301に戻る。ここから第3語目のデ
ータ処理に入る。同様に3語目も中間のデータであるか
ら、301、305を経て301に戻る。ここから第4語目の処
理に入る。第4語目は右端の語であるから、301、302、
304を経て再び、301に戻る。以上で、第1行の処理を完
結し、再び301から第2行目の処理が開始される。
発明の効果 以上のように本発明は、アドレス発生手段が処理領域
の境界にあたるアドレスには境界情報を付加し、画像記
憶手段へ転送、データ処理手段が画像データを読み込む
際にデータと境界情報とが同期して、画像記憶手段から
データ処理手段へ転送されることにより、データ処理手
段の構造を簡単にすることができる。即ち、データ処理
手段には、始点のビット位置(BPS)と横軸のビット数
(Dx)を保持し、処理させる必要がない。
また、アドレス単位に境界情報が付加されるため、デ
ータ処理部においてもアドレス単位、即ち、ワード単位
の処理が可能となる。
更に、アドレス発生手段から出力される境界情報は画
像記憶手段経由でデータ処理手段に転送されるため、ア
ドレス発生手段とデータ処理手段とは同期して動作する
必要がなく、即ち、アドレス発生手段とデータ処理手段
とを同期させるための構成を設けることなく、同期待ち
の発生による処理速度の低下を減少させ、高速で柔軟な
処理を達成することができる。
【図面の簡単な説明】
第1図は本発明の一実施例における画像処理装置のブロ
ック結線図、第2図は同装置の要部であるアドレス発生
部の動作フローチャート、第3図は同装置の要部である
データ処理部の動作フローチャート、第4図は従来の画
像処理装置のブロック結線図、第5図は従来例と本発明
の一実施例における画像記憶部に格納された原画データ
と処理内容を説明するための概念図、第6図は同装置の
要部であるアドレス発生部の動作フローチャート、第7
図は同装置の要部であるデータ処理部の動作フローチャ
ートである。 101……アドレス発生部、102……プログラムメモリ、10
3、105、107……データ処理部、104、106、108……画像
記憶部、11、13……アドレス線、12……データ線、14、
15、16……データバス、17……制御バス、18、19、20、
21……境界情報用バス、22、23、24……制御信号用信号
線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 哲 川崎市多摩区東三田3丁目10番1号 松 下技研株式会社内 (56)参考文献 特開 昭59−57379(JP,A) 特開 昭60−245062(JP,A) 特開 昭62−260279(JP,A) 特公 昭60−14356(JP,B2)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】画像データを記憶する画像記憶手段と、処
    理の対象となる領域の前記画像データを読み書きするた
    めに必要なアドレスを発生するアドレス発生手段と、こ
    の画像データを処理し結果画像を得る画像処理手段と、
    前記アドレス発生手段と前記画像記憶手段との間で初期
    領域の境界情報を転送する第1の境界情報転送手段と、
    前記画像記憶手段と前記画像処理手段との間で初期領域
    の境界情報を転送する第2の境界情報転送手段とを有
    し、 上記アドレス発生手段が処理対象データのアドレスを発
    生する際に、これと同期して前記処理対象データが処理
    すべき領域の境界を含むか否かの情報を第1の境界情報
    転送手段を用いて前記画像記憶手段へ転送し、 前記画像処理手段が処理すべきデータを前記画像記憶手
    段から読み込む際に、これと同期して前記処理すべきデ
    ータが処理すべき領域の境界を含むか否かの情報を第2
    の境界情報転送手段を用いて前記画像記憶手段から取得
    し、画像処理手段が前記アドレス発生手段によるアドレ
    ス発生とは非同期に処理を実行することを特徴とする画
    像処理装置。
JP62001239A 1987-01-07 1987-01-07 画像処理装置 Expired - Fee Related JP2537830B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62001239A JP2537830B2 (ja) 1987-01-07 1987-01-07 画像処理装置
US07/137,028 US4860109A (en) 1987-01-07 1987-12-23 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62001239A JP2537830B2 (ja) 1987-01-07 1987-01-07 画像処理装置

Publications (2)

Publication Number Publication Date
JPS63168785A JPS63168785A (ja) 1988-07-12
JP2537830B2 true JP2537830B2 (ja) 1996-09-25

Family

ID=11495909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62001239A Expired - Fee Related JP2537830B2 (ja) 1987-01-07 1987-01-07 画像処理装置

Country Status (1)

Country Link
JP (1) JP2537830B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957379A (ja) * 1982-09-27 1984-04-02 Fujitsu Ltd 記憶装置
JPS6014356A (ja) * 1983-07-02 1985-01-24 Omron Tateisi Electronics Co デバツグ装置
JPS60245062A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd デ−タ転送装置

Also Published As

Publication number Publication date
JPS63168785A (ja) 1988-07-12

Similar Documents

Publication Publication Date Title
JPS61249175A (ja) 図形処理装置
JP2537830B2 (ja) 画像処理装置
JPH04328956A (ja) 画像デ−タの読出し方法
US6628289B1 (en) Rendering apparatus and method, and storage medium
EP0542317B1 (en) Apparatus for generating a character pattern for a serial printer
US6980701B1 (en) Image processing method and apparatus capable of rotating and reversing an input image
US4860109A (en) Image processing apparatus
JPS6249570A (ja) 画像処理装置
JPS63168784A (ja) 画像処理装置
JPH1093813A (ja) 記録装置
JPS6198479A (ja) 画像処理システム
JPS60136824A (ja) プリンタ制御装置
JPH01307877A (ja) 画像データ処理方式
JP3247441B2 (ja) 画像処理装置
JP2537851B2 (ja) 画像変倍処理装置
JP2969796B2 (ja) パターンメモリ付イメージ発生装置
JPS63292377A (ja) 横線ベクトルの高速描画方式
JPH0676051A (ja) 並列画像処理装置
JPH0316374A (ja) 画像処理指定領域情報計算装置
JPH0567983B2 (ja)
JPS6364474A (ja) 画像メモリ制御装置
JPH0247782A (ja) 画像信号処理装置
JPH10124036A (ja) 画像回転制御回路
JPH0195063A (ja) 出力データ回転方式
JPH04113772A (ja) フアクシミリ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees