JPS63292377A - 横線ベクトルの高速描画方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図形処理方式に係り、特に、横線ベクトルを
高速に処理して描画することのできる横線ベクトルの高
速描画方式に関する。

〔従来の技術〕

図形処理方式に関する従来技術として、例えば、日経コ
ンピュータ別冊「コンピュータグラフィックス」第８６
．８７頁（日経マグロウヒル社発行）に記載された技術
が知られている。この従来技術は、ディジタル直線を描
画するために、プレゼンハム法により１ビット毎の点を
順次描画することにより直線を発生させるものである。

〔発明が解決しようとする問題点〕

前記従来技術による直線描画は、線分を描画するとき、
その線分がどのような方向のものであっても、１ビット
毎に描画すべき位置を求め線分を点の集合として描くも
のであり、図形描画を高速に行うことが困難であるとい
う問題点があった。

本発明の目的は、横方向線分の描画を高速化することに
より、図形描画を高速化することが可能な横線ベクトル
の高速描画方式を提供することにある。

〔問題点を解決するための手段〕

本発明によれば、前記目的は、線分を描画すべきラスタ
位置を示すアドレスを記憶するラスタアドレスレジスタ
と、ラスタアドレスレジスタで示される１ラスタ（横線
はラスタ方向に引かれるものとする）をいくつかの区間
に分け、その区間毎に１ビットを対応させた横線区間レ
ジスタとを複数組備え、横方向線分の描画を検出した場
合、この横方向線分の前記区間に含まれる線分について
、前記ラスタアドレスレジスタと横線区間レジスタに情
報を設定し、これらのレジスタに設定された情報により
、プレインハム法を用いることなく横線描画を行うこと
により達成される。

〔作用〕

ラスタアドレスレジスタは、横線を描画するＹ方向位置
を指定する機能を有し、横線区間レジスタは、Ｙ方向位
置を検出したとき、１ラスク中のどの区間を黒とするか
を決定する機能を有する。

これにより、ビット毎に横線を描画する必要がなくなり
、図形描画の高速化を計ることができる。

なお、横線の分割区間長に満たない線分は、従来技術の
場合と同様に、プレインハム法により描画される。

〔実施例〕

以下、本発明による横線ベクトルの高速描画方式の一実
施例を図面により詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。第
１図において、１は制御プロセッサ、２はラスタアドレ
スレジスタ、３は横線区間レジスタ、４はラスタバッフ
ァ制御回路、５はＹ方向アドレスレジスタ、６はＸ方向
アドレスレジスタ、７はデータレジスタ、８はフルドツ
トメモリ、９はラスタバッファレジスタである。

本発明による横線ベクトルの高速描画方式の一実施例は
、第１図に示すように、図形データ処理の制御を行う制
御プロセッサ１と、本発明により横線描画の制御を行う
ためのラスタアドレスレジスタ（以下、Ｖ−ＡＤＲとい
う）２、横線区間レジスタ（以下、Ｖ−ＤＴＲという）
３及びラスタバッファ制御回路（以下、Ｒ−ＣＮＴとい
う）　４と、画像データを保持するフルドツトメモリ　
（以下、ＦＤＭという）８と、該ＦＤＭ８のアクセスア
ドレスを保持するＹ方向アドレスレジスタ（以下、Ｙ−
ＡＤＲという）５及びＸ方向アドレスレジスタ（以下、
Ｘ−ＡＤＲという）６と、ＦＤＭ８へのデータ設定用の
データレジスタ（以下、ＤＩＲという）と、ｌラスク分
の画像データを保持するラスタバッファレジスタ（以下
、Ｒ−ＢＵＦという）９とにより構成される。

第１図において、制御プロセッサ１は、その内部に備え
ている図形コマンドメモリから図形コマンドを読出し、
その図形コマンドに従い、例えば、円、その他のベクト
ル等の図形をＦＤＭＢ上に展開描画するプログラムを備
えている。Ｖ−ＡＤＲ２には、横方向の直線描画時に、
制御プロセッサ１からの指示により、その直線のＹ方向
（ラスタ）アドレスが格納される。また、このＶ−ＡＤ
Ｒ２と対となるＶ−ＤＴＲ３には、１ラスタ、例えば３
６００ビットを１０区間に分割した区間毎の画像の全体
の白（ビット＝“０”）、黒（ビット＝“ｌ”）を示す
１ビットの区間情報が制御プロセッサ１により指示され
て記憶される。第１図に示す実施例では、Ｖ−ＡＤＲ２
，Ｖ−ＤＴＲ３として、夫々Ｖ−ＡＤＲ２−１，２−２
と、Ｖ−ＤＴＲ３−１，３−２の２組が設けられている
が、Ｖ−ＡＤＲ２とＶ−ＤＴＲ３の組はさらに多数設け
られてもよい。

Ｒ−ＣＮＴ４は、ＦＤＭ８に展開描画されている画像情
報が１ラスク毎にＲ−ＢＵＦ９に読出されるとき、Ｙ−
ＡＤＲ５からのＹ方向アドレスと、Ｖ−ＡＤＲ２のアド
レスとを比較し一致した場合に、Ｒ−ＢＵＦ９にＶ−Ｄ
ＴＲ３内の区間情報を送出する制御を行う。Ｙ−ＡＤＲ
５とＸ−ＡＤＲ６は、ＦＤＭ８のアクセスアドレスを示
すアドレスレジスタであり、Ｙ−ＡＤＲ５は、ＦＤＭ８
上の１ラスク、３６００ビット毎のＹ方向アドレスを、
Ｘ−ＡＤＲ６は、１ラスタ、３６００ビットのビットア
ドレスを保持する。ＤＩＲ７は、１ビットレジスタであ
り、Ｘ−ＡＤＲ５，Ｙ−ＡＤＲ６で示されるＦＤＭ８の
アドレス位置に書込むデータが設定される。ＦＤＭ８は
、第１図の実施例ではＸ方向３６００ビット、Ｙ方向２
４００ビットの大きさを持つメモリである。Ｒ−ＢＵＦ
９は、ＦＤＭ＆のＹ方向アドレスを固定したＸ方向の全
データ（ラスタデータ）を格納するバッファレジスタで
あり、ＦＤＭ９からのラスタデータあるいはＲ−ＣＮＴ
４からの区間情報により３６０ビット単位に“１”　（
印刷時に黒となる）が設定されて、レーザビームプリン
タ等の出力装置へ１ラスクのデータを送出する。

前述のように構成された本発明の一実施例の動作を以下
に説明する。

制御プロセッサ１は、図形の描画処理を実行する場合、
図形コマンドをプログラム処理することにより、描画す
べきデータを１ビット単位に処理し、Ｙ−ＡＤＲ５，Ｘ
−ＡＤＲ６を制御して処理したデータを１ビットづつＤ
ＩＲ７を介して順次ＦＤＭＢ上に展開することにより、
ＦＤＭＴ上に画像データを生成する。この画像データの
展開中に、横方向の直線描画がある場合、制御プロセッ
サ１は、その直線のＹ方向アドレスをＶ−ＡＤＲ２の１
つ例えばＶ−ＡＤＲ２−１にセットするとともに、１ラ
スクを１０区間に分割した各区間の夫々１つの全領域に
前記直線が存在する区間を見付は出し、Ｖ−ＡＤＲ２−
１と対となっている１０ビット構成のＶ−ＤＴＲ３−１
の直線が存在する区間に対応するビットを“１“にセッ
トする区間情報の設定を行う０例えば、Ｙ方向アドレス
位置。

番地（１６進、以下の説明における番地表示は全て１６
進とする）、Ｘ方向アドレス１００番地がら４３７番地
までに横線ベクトルを描画する場合、制御プロセッサ１
内のプログラムは、まず、■−ＡＤＲ２−１に１００番
地を設定し、次に区間情報をＶ−ＤＴＲ３−１に設定す
る。Ｖ−ＤＴＲ３−１への区間情報の設定は、Ｘ方向ア
ドレスより明らかなように、区間Ｏ〜９のうち区間１．
２は全て黒として直線を描画しなければならないから、
Ｖ−ＤＴＲ３−１の０〜９の区間対応のビットは、“０
１１０００００００”と設定される。その後、制御プロ
セッサ１は、区間Ｏ内のアドレス１００番地から１６７
番地までの黒をＤＩＲ７に“１”ヲ立テ、Ｙ−ＡＤＲ５
に１００番地を設定し、Ｘ−ＡＤＲ６にもビットアドレ
ス１００番地へ１６７番地を順次設定することにより、
ＦＤＭ８へのビット書込みを行い、区間Ｏの一部の直線
の描画をＦＤＭ８に行う。

このような処理を進めることにより、制御プロセッサ１
は、ＦＤＭ８の全領域に画像データの展開描画を行うが
、横線ベクトルの描画が複数ある場合は、複数のＶ−Ａ
ＤＲ２とＶ−ＤＴＲ３（７）組を用いて、前述と同様に
横線ベクトルの描画のための区間情報がＶ−ＡＤＲ２及
びＶ−ＤＴＲ３内に設定される。もし、Ｖ−ＡＤＲ２及
びＶ−ＤＴＲ３に空きがない場合には、ＤＴＲ７に１″
をセットし、Ｙ−ＡＤＲ５にＹ方向アドレス、Ｘ−ＡＤ
Ｒ６にＸ方向アドレスを設定し、順次ＦＤＭ８に書込み
を行うことにより、ＦＤＭ８に横線ベクトルを描画する
。

前述のようにしてＦＤＭＢ内に展開描画された画像デー
タをレーザビームプリンタ等の出力装置に出力する場合
、図示しない読出し制御回路と、レーザビームプリンタ
制御回路等の出力制御回路とが制御プロセッサ１の指示
により動作し、ＦＤＭ８内のラスタ情報は、順次Ｒ−Ｂ
ＵＦ９へ読出され、Ｒ−ＢＵＦ９から出力装置に送出さ
れる。

このとき、先に設定しであるＶ−ＡＤＲ２−１内のラス
クアドレスと、読出し中のＦＤＭ８のＹ方向アドレスで
あるＹ−ＡＤＲ５のアドレスが一致すると、前述した例
の場合、１００番地のＹ方向アドレスとラスクアドレス
が読出されるとき、Ｒ−ＣＮＴ４は、Ｖ−ＤＴＲ３−１
内の区間情報（Ｒ−ＢＵＦ９でデータ取込みの判断を行
うための制御情報も含む）をＲ−ＢＵＦ９に送出する。

Ｒ−ＢＵＦ９は、この区間情報から前述の例では、区間
１，２に相当する合計７２０ビットを１”として、レー
ザビームプリンタ等の出力装置に送出する。

前述の実施例は、３６００ビットの１ラスクを１０区間
に分割しているので、横線ベクトルの描画時に、分割し
た区間に対応する区間情報を利用することにより、１区
間毎に３６０ビットのＦＤＭ８への書込みが不要となり
、その分ＦＤＭ８へのデータ展開時間を短縮することが
できる。また、前述した実施例では、ＦＤＭ８の大きさ
を横３６００ビット、１２４００ビットで構成し、横方
向を１０区間に分割して区間情報を生成するものとした
が、ＦＤＭ８の大きさは任意でよく、横方向の分割数も
任意でよい。

〔発明の効果〕

以上説明したように、本発明によれば、時間のかかるＦ
ＤＭへの画像データの展開を行うことなく、横線ベクト
ルの描画ができるので、画像描画処理の高速化を計るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １−・・・−制御プロセッサ、２−・−■アドレスレジ
スタ（Ｖ　−Ａ　Ｄ　Ｒ）　、３−−−−−−・横線区
間レジスタ（Ｖ−ＤＴＲ）　、４・・・・−ラスタバッ
ファ制御回路（Ｒ−ＣＮＴ）　、５・・−−−−Ｙ方向
レジスタ（Ｙ−ＡＤＲ）　、６−・−・Ｘ方向アドレス
レジスタ（Ｘ−ＡＤＲ）、７・・−・・−データレジス
タ（Ｄ　Ｉ　Ｒ）　、Ｌ−−フルドツトメモリ　（ＦＤ
Ｍ）　、９−−−−ラスタバッファレジスタ（Ｒ−ＢＵ
Ｆ）。

Claims (1)

1. 【特許請求の範囲】 １、描画すべき画像データを保持するフルドットメモリ
   と、該フルドットメモリから読出される１ラスタ分のデ
   ータを格納し、出力装置に送出するラスタバッファレジ
   スタと、前記フルドットメモリに対する画像データの書
   込み、読出しを制御する制御プロセッサとを備える図形
   処理装置において、横線ベクトルの存在するラスタアド
   レスを記憶するラスタアドレスレジスタ及び前記フルド
   ットメモリの１ラスタ分のビット列を複数区間に分割し
   た区間毎に１ビットの区間情報を割当てた区間数分のビ
   ット数を有する横線区間レジスタを対とした複数組のレ
   ジスタ対と、該レジスタ対の情報に従い、前記ラスタバ
   ッファレジスタに横線ベクトルのデータを書込むラスタ
   バッファ制御回路とを備えることを特徴とする横線ベク
   トルの高速描画方式。 ２、前記１ビットの区間情報は、その区間全体に横線が
   存在するとき“１”とされ、前記ラスタバッファ制御回
   路は、この区間情報が“１”である区間に対応する前記
   ラスタバッファレジスタ内の全ビットに“１”を強制的
   に書込むことを特徴とする特許請求の範囲第１項記載の
   横線ベクトルの高速描画方式。