JPS61131084A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、論理フィルタ機能により端点および交点な
どの特徴点抽出を行なう画像処理装置に関する。

［発明の技術的背景］ 画像処理装置に要求される処理機能の一つとして、文字
或は図形の特徴点を抽出する特徴抽出機能が知られてい
る。この種の特徴抽出には、一般に論理フィルタが用い
られる。論理フィルタとは、第２図に示すように、２値
の２次元入力画像メモリ１１から例えば３×３の画素領
域１２を順次切出して９ピツトのデータ１３に展開し、
このデータ１３によりテーブルメモリ１４を参照して対
応するテーブルデータを読出し、同テーブルデータを上
記画素領域の中心データとする機能である。そして、上
記画素領域の画素データ構造の特徴を示す特徴点データ
を、テーブルメモリ１４の対応番地に予め書込んでおく
ことにより、端点および交点などの特徴点を抽出できる
。例えば端点てあれば、“０Ｏ００１００１０”　（上
向きの端点の場合）で示されるテーブルメモリ１４のそ
のアドレスにその旨を示す特徴点データａを、交点であ
れば“’０１０１１１０１０″で示されるテーブルメモ
リ１４のそのアドレスにその旨を示す特徴点データｂを
、それぞれ書込んでおけばよい。

テーブルメモリ１４から読出される特徴点データは、出
力画像メモリ１５の対応する位置（該当画素領域の中心
画素と同一の座標位置）に書込まれる。

したがって、出力画像メモリ１５の全領域を例えばソフ
トウェア手段等によりスキャンすることにより、特徴点
の座標を知ることができる。

［背景技術の問題点］ しかし、出力画像メモリ１５の全領域をスキャンする従
来の画像処理では、特徴点の座標検出に長時間を要し、
画像処理の高速化が図れない欠点があった。

［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、論理フィルタ機能を用いた特徴点抽出において、特徴
点の座標が高速で求められる画像処理装置を提供するこ
とにある。

［発明の概要］ この発明によれば、２値画像、が格納された２次元画像
メモリからｎ行×ｍ列の画素領域を順次切出す切出し手
段と、この切出し手段によって切出された上記画素領域
の画素データ構造の特徴を示す特徴点データを出力する
テーブルメモリとを備え、論理フィルタ機能を用いた特
徴点抽出を行なう画像処理装置が提供される。この画像
処理装置には、上記画素領域の所定位置の画素の行方向
座標を示す第１カウンタと、同画素の列方向座標を示す
第２カウンタと、特徴点の座標を記憶する座　　　　）
標メモリと、この座標メモリのアドレスを指定するアド
レスカウンタと、座標メモリに対する書込み制御を行な
う制御手段とが設けられる・また・　　　　　、上記画
像処理装置には、上記テーブルメモリから出力された特
徴点データが予め指定されているデータであるか否かを
判断する判断回路が更に設けられる。上記制御手段は、
テーブルメモリから出力された特徴点データが予め指定
されたデータータであることが判断回路により判断され
た場合、上記第１および第２カウンタの内容を対応する
特徴点の座標として上記座標メモリに書込み、アドレス
カウンタを更新する。したがって、所望の、特徴点の座
標だけが座標メモリの連続領域に書込まれる。

［発明の実施例］ 第１図はこの発−明の一実施例に係る画像処理装置の構
成を示す。同図において、２１は画像データの転送路で
ある画像データバス、２２は画像データバス２１からの
画素データ（画像データ）をラッチする入力データレジ
スタ（以下、ＩＤレジスタと称する）、２３はＩＤレジ
スタ２２の出力に接続される２行分のラインバッファで
ある。ラインバッフ？２３は、シフトレジスタ２４．２
５を有する。シフトレジスタ２４．２５は、２１ｉ１画
像を格納する２次元画像メモリ（図示せず）のＸ方向の
画素弁（１ライン分）のデータ長をもつ。シフトレジス
タ２４の入力はＩＤレジスタ２２の出力に接続され、シ
フトレジスタ２４の出力はシフトレジスタ２５の入力に
接続される。

２６は３Ｘ３の画素領域の画素データを９ビツトのデー
タに展開する局所レジスタ、２１は局所レジスタ２６か
らの９ビツトデータを特徴点データに変換するテーブル
メモリである。端点或は交点などの特徴点を有する３Ｘ
３の画素領域の画素データの展開データ（９ビツト）で
示される、テーブルメモリ２７のアドレスには、その特
徴を示す固有の特徴点データ（多値データ）が予め書込
まれている。この例では、この種の特徴点データとして
、例えば端点であれば１、交点であれば２など、Ｏ以外
の値が用いられる。また、特徴点以外のテーブルメモリ
２７のアドレスには、０が書込まれている。なお、３Ｘ
３の画素領域を対象とする場合、上記端点は上向き、下
向きなどその向きにより８種類に分類される。したがっ
て、これら種類の異なる端点毎に固有の特徴点データを
割当てることも可能である。

２８はテーブルメモリ２７からの出力データをラッチす
る出力データレジスタ（以下、ＯＤレジスタと称する）
、２９は比較値が設定される比較値レジスタ（以下、Ｒ
Ｖレジスタと称する）、３０は比較器である。比較器３
０の六入力にはＯＤレジスタ２８の出力が、同じく８入
力にはＲＶレジスタ２９の出力がそれぞれ接続される。

３１はスタート信号３２およびラインエンド信号３３が
供給されるオアゲートである。スタート信号３２は特徴
点検出処理開始を示し、ラインエンド信号３３は画像メ
モリからの１ラインデータ読出し終了を示す。３４はＩ
Ｄレジスタ２２にラッチされた画素データの画像メモリ
内Ｘ方向アドレス（×座標、列方向座標）を示すＸアド
レスカウンタ（以下、ＸＡカウンタと称する）、３５は
Ｙ方向アドレス（Ｙ座標、行方向座標）を示すＹアドレ
スカウンタ（以下、ＹＡカウンタと称する）である。Ｘ
Ａカウンタ３４のクリア端子にはオアゲート３１からの
出力信号が供給され、同じくクロック端子には画素デー
タ転送周期と同一周期のクロック信号ＣＬＫが供給され
る。また、ＹＡカウンタ３５のクロック端子には上記ラ
インエンド信号３３が供給され、同じくクリア端子には
上記スタート信号３２が供給される。３６は特徴点の座
標を記憶する座標メモリ、３７は座標メモリ３６のアド
レスを指定するメモリアドレスカウンタ（以下、ＭＡカ
ウンタと称する）、３８は制御部である。制御部３８は
、ＸＡカウンタ３４およびＹＡカウンタ３５の各内容の
座標メモリ３６への書込みとＭＡカウンタ３７の更新と
を、比較器３０からの出力信号３９に応じて制御する。

ＭＡカウンタ３７のクリア端子には上記スタート信号３
２が供給される。なお、上、記した画像メモリ、画像処
理装置全体を制御するＣＰＵなとは省略されている。　
　　　１次に、第１図の構成の動作を説明する。入力画
像メモリに格納されている２値画像の特徴点検出を行な
う場合、まずＣＰＵからスタート信号３２が出力される
。このスタート信号３２はそのままＹＡカウンタ３５お
よびＭＡカウンタ３１の各クリア端子に供給されると共
に、オアゲート３１を介してＸＡカウンタ３４のクリア
端子に供給される。これによりＸＡカウンタ３４、ＹＡ
カウンタ３５およびＭＡカウンタ３７は“ＯＩＩクリア
される。また、ＲＶレジスタ２９には比較値が設定され
る。この例では、全ての特徴点の座標を求めるために、
上記比較値としては０が用いられる。次に、ＣＰＵによ
り画像メモリが起動され、画素データがラスクスキャン
動作で読出されれる。画像メモリから読出された画素デ
ータは、画像データバス２１を経由してＩＤレジスタ２
２に転送され、順次１０レジスタ２２にラッチされる。

画像データバス２１にラッチされた画素データは、ライ
ンバッファ２３に供給される。ラインバッファ２３のシ
フトレジスタ２４．２５においては、上記画素データの
転送（ＩＤレジスタ２２のラッチ動作）に同期して１画
素右シフトが行なわれる。これと同時に、ＩＤレジスタ
２２からの画素データがシフトレジスタ２４の左より入
力され、シフトレジスタ２４から出力された画素データ
がシフトレジスタ２５に入力される。また、１０レジス
タ２２からの画素データおよびシフトレジスタ２４．２
５から出力される各画素データは、局所レジスタ２６に
供給される。

しかして、１０レジスタ２２から、画像メモリにおける
座標（０，２）の画素データが供給されると、ラインバ
ッファ２３から局所レジスタ２６に対し、同画素データ
および座標＜０．１）、（０，０）の各画素データが供
給される。次のタイミングでは、座標（１，２）、（１
，１）、（１，０）の各画素データが、更に次のタイミ
ングでは座標（２゜２）、（２，１＞、（２，０）の各
画素データがラインバッフ？２３から局所レジスタ２６
に供給される。以下同様にして、連続する３行（ライン
）の各列の画素データが、ラインバッファ２３から局所
レジスタ２６に順次供給される。局所レジスタ２６にお
いては、ラインバッファ２３から順次供給される画素デ
ータに基づいて、３×３の画素領域の画素データ毎に９
ビツトのデータに変換される。

局所レジスタ２６から変換出力される９ビツトデータは
、テーブルメモリ２７に供給さ・れる。テーブルメモリ
２７は、局所レジスタ２６からの９ピットデ−タにより
アドレッシングされる。これにより、もし上記９ビツト
データが端点或は交点などの特徴点を中心画素とする３
Ｘ３の画素領域の展開データであれば、同特徴点を示す
特徴点データ（この例ではＯ以外の値）がテーブルメモ
リ２７から読出される。これに対し、中心に特徴点をも
たない３×３の画素領域の展開データであれば、テーブ
ルメモリ２７からＯが読出される。テーブルメモリ２７
からの読出しデータはＯＤレジスタ２８にラッチされる
。ＯＤレジスタ２８の内容は画像データバス２１経由で
図示せぬ出力画像メモリに転送され、同メモリの対応す
る位置（該当画素領域の中心画素と同一の座標位置）に
書き込まれる。以上が論理フィルタ機能の動作説明であ
り、この動作は既に第２図を参照して説明したように周
知である。

次に、この発明に直接関係する構成部分の動作を説明す
る。ＯＤレジスタ２８の内容は比較器３０の六入力にも
供給される。比較器３０のＢ入力には、ＲＶレジスタ２
９に設定されている比較値が供給されている。この比較
値は、前記したように０である。比較器３０は六入力の
内容と８入力の内容を比較し、Ａ＞８であれば、即ちＯ
Ｄレジスタ２８の内容が０でなければ論理“１″の信号
３９を出力する。

言替えれば、比較器３０はＯＤレジスタ２８の内容が特
徴点データであれば、特徴点の種類に無関係に論理“１
ｎの信号３９を出力する。比較器３０からの出力信号３
９は制御部３８に供給される。

ｌｉＩＩｗＪ部３８は、比較器３０からの出力信号３９
が論理“１ｎの場合（この例ではテーブルメモリ２１か
らｏＤレジスタ２８に読出されたデータが特徴点データ
である場合〉、前記した画素データの転送（ＩＤレジス
タ２２のラッチ動作）に同期して座標メモリ３６に書込
み信号を供給し、その時点におけるＸＡカウンタ３４お
よびＹＡカウンタ３５の各内容を、　　　　　）ＭＡカ
ウンタ３７で示される座標メモリ３６のそのアドレスに
書込む。そして、ＭＡカウンタ３７を１だけカウントア
ツプする。ＭＡカウンタ３１は、前記したように初期状
態において“０″クリアされて　　　　　＼いる。した
がって、座標メモリ３６への書込みは、０番地から順に
行なわれる。

さて、ＸＡカウンタ３４は、クロック信号ＣＬＫにより
画素データの転送（ＩＤレジスタ２２のラッチ動作）に
同期してカウントアツプする。更に、ＸＡカウンタ３４
は、画像データバス２１からのラインエンド信号３３が
オアゲート３１を介してそのクリア端子に供給されると
、即ち１ライン（行）分の画素データの転送が終了し次
の１ラインに入ると、“０”クリアされる。これにより
ＸＡカウンタ３４は、ＩＤレジスタ２２にラッチされた
画素の入力画像メモリ内Ｘ方向アドレスを示す。一方、
ＹＡカウンタ３５は上記ラインエンド信号３３によりカ
ウントアツプする。即ちＹＡカウンタ３５はライン（行
）が変わる毎にカウントアツプする。これによりＹＡカ
ウンタ３５は、ＩＤレジスタ２２にラッチされた画素の
入力画像メモリ内Ｙ方向アドレスを示す。

したがって、この例では、テーブルメモリ２７からＯＤ
レジスタ２８に特徴点データが読出されたことが比較器
３０によって検出される毎に、その時点においてＩＤレ
ジスタ２２にラッチされている画素の入力画像メモリ内
座標が、座標メモリ３６のＯ番地から始まる連続領域に
順次記憶される。以上の動作は、入力１ｉｉｉ＆メモリ
に格納されている２値画像について繰返し行なわれる。

このようにして、上記した処理が終了したものとする。

このとき、２値画像に含まれる特徴点の座標に対応する
出力画像メモリのアドレスには対応する特徴点データが
書込まれている。また、座標メモリ３６のＯ番地から始
まる連続領域には、上記特徴点が検出されたときにＩＤ
レジスタ２２にラッチされていた画素の座標が書込まれ
ている。座標メモリ３６に書込まれた座標は、同座標の
書込みに際して検出された特徴点の座標に対し、Ｘ、　
Ｙ方向に例えば１ずつ進んでいるなど、一定の関係があ
る。したがって、座標メモリ３６の内容をＯ番地から（
上記した処理の終了時においてＭＡカウンタ３７が示し
ていた番地の１つ前の番地まで）読出し、その読出しデ
ータをＸ、Ｙ座標についてそれぞれ補正する（例えば−
１する）ことにより、全ての特徴点の座標を短時間に求
めることができる。

なお、前記実施例では、ＸＡカウンタ３４は起動時と１
ラインエンド毎に“Ｏ”クリアされ、ＹＡカウンタ３５
は起動時に０”クリアされるものとして説明したが、こ
れに限るものではない。例えば０”クリアに代えて、上
記した座標のずれを補正するための補正値をロードする
ようにしてもよい。この場合、座標メモリ３６には特徴
点の座標が書込まれることになるので、座標メモリ３６
からの読出しデータに対する補正は不要となる。また、
前記実施例では、比較器３０はＡ＞８を検出するものと
して説明したが、これに限るものではない。

倒えば比較器３０をＡ−８の検出モードで使用すること
により、特定の特徴点だけを選択的に検出することがで
きる。この場合、ＲＶレジスタ２９には、検出対象特徴
点を示す特徴点データと値が同じ比較値を設定すればよ
い。また、テーブルメモリ２７からの特徴点データと、
特定の特徴点を示す特徴点データに一致する固定値とを
比較する比較器を特徴点の種類分設け、各比較器の比較
結果の論理和を特徴点検出信号として（前記した信号３
９に代えて）制御部３８に供給するようにしてもよい。

この際、各比較器を選択的にイネーブルすることにより
、所望の種類の特徴点だけを検出することができる。更
に、前記実施例では、３Ｘ３の画素領域を切出して特徴
抽出を行なう場合について説明したが、一般にｎ行ｘｍ
列の画素領域について同様に適用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、論理フィルタ機
能を用いた特徴点抽出において、出力画像メモリをサー
チすることなく特徴点の座標が求められるので、画像処
理の高速化が図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る画像処理袋　　　　
）置のブロック構成図、第２図は従来例を示す図である
。 ２１・・・画像データバス、２３・・・ラインバッファ
、２６・・・局所レジスタ、２７・・・テーブルメモリ
、２９・・・比較値レジスタ（ＲＶレジスタ）、３０・
・・比較器、３４・・・Ｘアドレスカウンタ（ＸＡカウ
ンタ）、３５・・・Ｙ７ドレスカウンタ（ＹＡカウンタ
）、３６・・・座標メモリ、３７・・・メモリアドレス
カウンタ　（ＭＡカウンタ）、３８・・・制御部。

Claims (1)

【特許請求の範囲】
1. ２値画像が格納された２次元画像メモリからｎ行×ｍ列
   の画素領域を順次切出す切出し手段と、この切出し手段
   によって切出された上記画素領域の画素データ構造の特
   徴を示す特徴点データを出力するテーブルメモリとを備
   え、論理フィルタ機能を用いた特徴点抽出を行なう画像
   処理装置において、上記画素領域の所定位置の画素の行
   方向座標を示す第１カウンタと、同画素の列方向座標を
   示す第２カウンタと、上記第１および第２カウンタの内
   容を記憶する座標メモリと、この座標メモリのアドレス
   を指定するアドレスカウンタと、上記テーブルメモリか
   ら出力された特徴点データが予め指定されているデータ
   であるか否かを判断する判断回路と、この判断回路の判
   断結果に応じて上記第１および第２カウンタの内容を上
   記座標メモリに書込み、上記アドレスカウンタを更新す
   る制御手段とを具備することを特徴とする画像処理装置
   。