JP2839026B1 - 並列画像処理装置 - Google Patents
並列画像処理装置Info
- Publication number
- JP2839026B1 JP2839026B1 JP9168588A JP16858897A JP2839026B1 JP 2839026 B1 JP2839026 B1 JP 2839026B1 JP 9168588 A JP9168588 A JP 9168588A JP 16858897 A JP16858897 A JP 16858897A JP 2839026 B1 JP2839026 B1 JP 2839026B1
- Authority
- JP
- Japan
- Prior art keywords
- value
- field
- propagation
- local memory
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Image Processing (AREA)
Abstract
【要約】
【課題】 １次元結合の分散メモリ型プロセッサアレイ
に基づく並列画像処理装置上で、多数点から並列に、そ
の８近傍方向へ値を伝搬する並列伝搬処理を高速化す
る。 【解決手段】 隣接ＰＥから直接読むことが可能な伝搬
処理用のレジスタＰを設け、その中に並列伝搬処理にお
ける隣接ＰＥからの情報、すなわち伝搬の有無を格納す
るフィールドＤ１〜Ｄ８、そして伝搬有の場合はさらに
伝搬値を格納するフィールドＶおよび伝搬位置を格納す
るフィールドＹを設けることで、全ＰＥが直接かつ同時
に自らの隣接ＰＥから伝搬に係わる情報を得ることを可
能にする。
に基づく並列画像処理装置上で、多数点から並列に、そ
の８近傍方向へ値を伝搬する並列伝搬処理を高速化す
る。 【解決手段】 隣接ＰＥから直接読むことが可能な伝搬
処理用のレジスタＰを設け、その中に並列伝搬処理にお
ける隣接ＰＥからの情報、すなわち伝搬の有無を格納す
るフィールドＤ１〜Ｄ８、そして伝搬有の場合はさらに
伝搬値を格納するフィールドＶおよび伝搬位置を格納す
るフィールドＹを設けることで、全ＰＥが直接かつ同時
に自らの隣接ＰＥから伝搬に係わる情報を得ることを可
能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、伝播処理を高速に
実行可能な１次元結合の分散メモリ型プロセッサアレイ
に基づく並列画像処理装置に関するものである。
実行可能な１次元結合の分散メモリ型プロセッサアレイ
に基づく並列画像処理装置に関するものである。
【０００２】
【従来の技術】画像中の幾つかの特徴的な画素を開始点
とし、その周りの画素へ次々と並列に処理対象とともに
データを伝播させるような処理方式（以降これを「並列
伝播処理」と呼ぶ）は、例えば画像中の複数の物体に異
なる番号を付けて区別するラベリング処理、あるいは物
体の形状情報を個々の物体の輪郭線を追跡して求める輪
郭トレース処理を、プロセッサアレイを用いて並列に実
現する場合に用いられる。１次元結合の分散メモリ型プ
ロセッサアレイの構成を持ち、各演算要素（ＰＥ）に１
列の画像データの処理が割り当てられる並列画像処理装
置において、上記並列伝播処理は、従来、伝播の中心と
なる画素位置からみた周辺各画素位置について、それぞ
れ以下のような伝播判断処理と伝播実行処理からなる反
復型の処理を行うことにより実現されていた。すなわ
ち、各PEは最初に、自分のローカルメモリ上に存在し、
かつ伝播の開始点となる画素を、バッファ手段に登録す
る。次に、各反復において各ＰＥは各自のバッファ手段
から中心画素を一つ取り出し、その中心画素の全ての周
辺画素位置について一つずつ、データを伝播すべきかを
判断するという伝播判断処理と、その結果に基づき、そ
の周辺画素をローカルメモリに持つＰＥへ伝播を行う場
合は、伝播データを伝播先のＰＥへ渡し、周辺画素位置
へライトしてもらい、かつ当該周辺画素をＰＥのバッフ
ァ手段に登録する、という伝播実行処理を行う。これ
を、全てのＰＥにおいて中心画素候補が無くなるまで繰
り返す。図４に、図３に示す８つの隣接画素位置１〜８
のうち、中心画素位置から隣接画素位置１へ伝播する場
合の、従来法に基づく処理の流れを示す。なお画素を伝
播する従来技術には他に、単一の画像プロセッサにより
あらかじめ決められた特定位置に存在する周辺画素へ中
心画素位置でのデータを伝播する画像処理装置（特開平
6-311367）、あるいは同一ライン上の離れた画素に同一
のラベル値を割り付けるためのラベリングプロセッサ
（特開昭62-182878 ）などがあるが、前者は誤差拡散
処理、後者はラベリング処理のための専用ハードウェア
構成を与えるものであり、一次元結合の分散メモリ型プ
ロセッサアレイ構成の汎用並列画像処理装置による並列
伝播機能を与える技術ではない。
とし、その周りの画素へ次々と並列に処理対象とともに
データを伝播させるような処理方式（以降これを「並列
伝播処理」と呼ぶ）は、例えば画像中の複数の物体に異
なる番号を付けて区別するラベリング処理、あるいは物
体の形状情報を個々の物体の輪郭線を追跡して求める輪
郭トレース処理を、プロセッサアレイを用いて並列に実
現する場合に用いられる。１次元結合の分散メモリ型プ
ロセッサアレイの構成を持ち、各演算要素（ＰＥ）に１
列の画像データの処理が割り当てられる並列画像処理装
置において、上記並列伝播処理は、従来、伝播の中心と
なる画素位置からみた周辺各画素位置について、それぞ
れ以下のような伝播判断処理と伝播実行処理からなる反
復型の処理を行うことにより実現されていた。すなわ
ち、各PEは最初に、自分のローカルメモリ上に存在し、
かつ伝播の開始点となる画素を、バッファ手段に登録す
る。次に、各反復において各ＰＥは各自のバッファ手段
から中心画素を一つ取り出し、その中心画素の全ての周
辺画素位置について一つずつ、データを伝播すべきかを
判断するという伝播判断処理と、その結果に基づき、そ
の周辺画素をローカルメモリに持つＰＥへ伝播を行う場
合は、伝播データを伝播先のＰＥへ渡し、周辺画素位置
へライトしてもらい、かつ当該周辺画素をＰＥのバッフ
ァ手段に登録する、という伝播実行処理を行う。これ
を、全てのＰＥにおいて中心画素候補が無くなるまで繰
り返す。図４に、図３に示す８つの隣接画素位置１〜８
のうち、中心画素位置から隣接画素位置１へ伝播する場
合の、従来法に基づく処理の流れを示す。なお画素を伝
播する従来技術には他に、単一の画像プロセッサにより
あらかじめ決められた特定位置に存在する周辺画素へ中
心画素位置でのデータを伝播する画像処理装置（特開平
6-311367）、あるいは同一ライン上の離れた画素に同一
のラベル値を割り付けるためのラベリングプロセッサ
（特開昭62-182878 ）などがあるが、前者は誤差拡散
処理、後者はラベリング処理のための専用ハードウェア
構成を与えるものであり、一次元結合の分散メモリ型プ
ロセッサアレイ構成の汎用並列画像処理装置による並列
伝播機能を与える技術ではない。
【０００３】
【発明が解決しようとしている課題】上記並列伝播処理
の後半部分の処理である伝播実行処理では、中心画素を
有するＰＥは、各中心画素の周辺画素の数だけ ・１）伝播を行うことになった周辺画素を保持するＰＥ
へ、伝播データおよび伝播データを書き込むアドレスを
渡す。伝播データを受け取った相手側ＰＥでは、 ・２)受け取った伝播データを、受け取ったアドレスに
書き込む。 ・３)受け取ったアドレスを、中心画素候補テーブルに
登録する。 からなる伝播実行処理を行う必要があった。各ＰＥが担
当する中心画素は当該ＰＥのローカルメモリ内に存在す
るが、その周辺画素は隣接ＰＥのローカルメモリに存在
するため、伝播実行処理は全部で左隣PEに対して３回
（図３での中心画素からみて位置３、５、８の各画素に
ついて）、右隣ＰＥに対して３回（図３での中心画素か
らみて位置１、４、６の各画素について）、そして自Ｐ
Ｅに対して２回（図３での中心画素からみて位置２、７
の各画素について）も繰り返さなければならず、全ＰＥ
が並列に動作するとはいえ、多くの処理手数がかかると
いう課題があった。
の後半部分の処理である伝播実行処理では、中心画素を
有するＰＥは、各中心画素の周辺画素の数だけ ・１）伝播を行うことになった周辺画素を保持するＰＥ
へ、伝播データおよび伝播データを書き込むアドレスを
渡す。伝播データを受け取った相手側ＰＥでは、 ・２)受け取った伝播データを、受け取ったアドレスに
書き込む。 ・３)受け取ったアドレスを、中心画素候補テーブルに
登録する。 からなる伝播実行処理を行う必要があった。各ＰＥが担
当する中心画素は当該ＰＥのローカルメモリ内に存在す
るが、その周辺画素は隣接ＰＥのローカルメモリに存在
するため、伝播実行処理は全部で左隣PEに対して３回
（図３での中心画素からみて位置３、５、８の各画素に
ついて）、右隣ＰＥに対して３回（図３での中心画素か
らみて位置１、４、６の各画素について）、そして自Ｐ
Ｅに対して２回（図３での中心画素からみて位置２、７
の各画素について）も繰り返さなければならず、全ＰＥ
が並列に動作するとはいえ、多くの処理手数がかかると
いう課題があった。
【０００４】本発明の目的は、並列伝播処理の後半部分
の処理である伝播実行処理をより高速に実行可能な、１
次元結合の分散メモリ型プロセッサアレイに基づく並列
画像処理装置を提供することである。
の処理である伝播実行処理をより高速に実行可能な、１
次元結合の分散メモリ型プロセッサアレイに基づく並列
画像処理装置を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、１次元結合の分散メモリ型プロセッサア
レイに基づく並列画像処理装置の各演算要素（ＰＥ）に
おいて、隣接ＰＥから直接読むことが可能であり、隣接
８方向のどの方向へ値を伝播したいかの情報を格納する
８つの１ビット程度のフィールドＤ１〜Ｄ８、値の伝播
を行う位置の情報を格納するフィールドＹ、そして実際
に伝播したい値を格納するフィールドＶで構成されるレ
ジスタＰと、中心画素位置を記憶するためのバッファ手
段と、バッファ手段が空でない場合だけバッファ手段か
ら中心画素位置情報を一つ取り出し、フィールドＹに書
き込むポップ手段と、両隣のＰＥと自ＰＥのレジスタＰ
を直接読み、 ・左隣ＰＥのＰのフィールドＤ１がＯＮならば、左隣Ｐ
ＥのＰのフィールドＹの値−１の値Ａを自ＰＥのバッフ
ァ手段に投入しかつＡが示す自ＰＥのローカルメモリ上
の画素位置に左隣ＰＥのＰのフィールドＶの値をライト
し、 ・左隣ＰＥのＰのフィールドＤ４がＯＮならば、左隣Ｐ
ＥのＰのフィールドＹの値Ａを自ＰＥのバッファ手段に
投入しかつＡが示す自ＰＥのローカルメモリ上の画素位
置に左隣ＰＥのＰのフィールドＶの値をライトし、 ・左隣ＰＥのＰのフィールドＤ６がＯＮならば、左隣Ｐ
ＥのＰのレジスタＹの値＋１の値Ａを自ＰＥのバッファ
手段に投入しかつＡが示す自ＰＥのローカルメモリ上の
画素位置に左隣ＰＥのＰのフィールドＶの値をライト
し、 ・自ＰＥのＰのフィールドＤ２がＯＮならば、自ＰＥの
ＰのフィールドＹの値−１の値Ａを自ＰＥのバッファ手
段に投入しかつＡが示す自ＰＥのローカルメモリ上の画
素位置に自ＰＥのＰのフィールドＶの値をライトし、 ・自ＰＥのＰのフィールドＤ７がＯＮならば、自ＰＥの
ＰのフィールドＹの値＋１の値Ａを自ＰＥのバッファ手
段に投入しかつＡが示す自ＰＥのローカルメモリ上の画
素位置に自ＰＥのＰのフィールドＶの値をライトし、 ・右隣ＰＥのＰのフィールドＤ３がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹの値−１の値Ａを自ＰＥのバッフ
ァ手段に投入しかつＡが示す自ＰＥのローカルメモリ上
の画素位置に右隣ＰＥのＰのフィールドＶの値をライト
し、 ・右隣ＰＥのＰのフィールドＤ５がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹの値Ａを自ＰＥのバッファ手段に
投入しかつＡが示す自ＰＥのローカルメモリ上の画素位
置に右隣ＰＥのＰのフィールドＶの値をライトし、 ・右隣ＰＥのＰのフィールドＤ８がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹ値＋１の値Ａを自ＰＥのバッファ
手段に投入しかつＡが示す自ＰＥのローカルメモリ上の
画素位置に右隣ＰＥのＰのフィールドＶの値をライトす
る、という一連の動作を任意の順番で行ってもよい並列
伝播手段とを備える。
め、本発明は、１次元結合の分散メモリ型プロセッサア
レイに基づく並列画像処理装置の各演算要素（ＰＥ）に
おいて、隣接ＰＥから直接読むことが可能であり、隣接
８方向のどの方向へ値を伝播したいかの情報を格納する
８つの１ビット程度のフィールドＤ１〜Ｄ８、値の伝播
を行う位置の情報を格納するフィールドＹ、そして実際
に伝播したい値を格納するフィールドＶで構成されるレ
ジスタＰと、中心画素位置を記憶するためのバッファ手
段と、バッファ手段が空でない場合だけバッファ手段か
ら中心画素位置情報を一つ取り出し、フィールドＹに書
き込むポップ手段と、両隣のＰＥと自ＰＥのレジスタＰ
を直接読み、 ・左隣ＰＥのＰのフィールドＤ１がＯＮならば、左隣Ｐ
ＥのＰのフィールドＹの値−１の値Ａを自ＰＥのバッフ
ァ手段に投入しかつＡが示す自ＰＥのローカルメモリ上
の画素位置に左隣ＰＥのＰのフィールドＶの値をライト
し、 ・左隣ＰＥのＰのフィールドＤ４がＯＮならば、左隣Ｐ
ＥのＰのフィールドＹの値Ａを自ＰＥのバッファ手段に
投入しかつＡが示す自ＰＥのローカルメモリ上の画素位
置に左隣ＰＥのＰのフィールドＶの値をライトし、 ・左隣ＰＥのＰのフィールドＤ６がＯＮならば、左隣Ｐ
ＥのＰのレジスタＹの値＋１の値Ａを自ＰＥのバッファ
手段に投入しかつＡが示す自ＰＥのローカルメモリ上の
画素位置に左隣ＰＥのＰのフィールドＶの値をライト
し、 ・自ＰＥのＰのフィールドＤ２がＯＮならば、自ＰＥの
ＰのフィールドＹの値−１の値Ａを自ＰＥのバッファ手
段に投入しかつＡが示す自ＰＥのローカルメモリ上の画
素位置に自ＰＥのＰのフィールドＶの値をライトし、 ・自ＰＥのＰのフィールドＤ７がＯＮならば、自ＰＥの
ＰのフィールドＹの値＋１の値Ａを自ＰＥのバッファ手
段に投入しかつＡが示す自ＰＥのローカルメモリ上の画
素位置に自ＰＥのＰのフィールドＶの値をライトし、 ・右隣ＰＥのＰのフィールドＤ３がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹの値−１の値Ａを自ＰＥのバッフ
ァ手段に投入しかつＡが示す自ＰＥのローカルメモリ上
の画素位置に右隣ＰＥのＰのフィールドＶの値をライト
し、 ・右隣ＰＥのＰのフィールドＤ５がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹの値Ａを自ＰＥのバッファ手段に
投入しかつＡが示す自ＰＥのローカルメモリ上の画素位
置に右隣ＰＥのＰのフィールドＶの値をライトし、 ・右隣ＰＥのＰのフィールドＤ８がＯＮならば、右隣Ｐ
ＥのＰのフィールドＹ値＋１の値Ａを自ＰＥのバッファ
手段に投入しかつＡが示す自ＰＥのローカルメモリ上の
画素位置に右隣ＰＥのＰのフィールドＶの値をライトす
る、という一連の動作を任意の順番で行ってもよい並列
伝播手段とを備える。
【０００６】以上説明してきたように、隣接ＰＥから直
接読むことが可能な伝播処理用のレジスタを設け、それ
に並列伝播処理における隣接ＰＥからの情報、すなわち
各周辺画素位置に対する伝播判断処理をまとめて行うこ
とによって得られた伝播の有無に関わる情報、そして伝
播有の場合はさらに伝播値および伝播位置にかかわる情
報を格納することで、全ＰＥが直接かつ同時に自らの隣
接ＰＥから伝播に係わる情報を得ることを可能にし、並
列伝播処理のうちの伝播実行処理の部分をより高速に実
行できるように機能する。
接読むことが可能な伝播処理用のレジスタを設け、それ
に並列伝播処理における隣接ＰＥからの情報、すなわち
各周辺画素位置に対する伝播判断処理をまとめて行うこ
とによって得られた伝播の有無に関わる情報、そして伝
播有の場合はさらに伝播値および伝播位置にかかわる情
報を格納することで、全ＰＥが直接かつ同時に自らの隣
接ＰＥから伝播に係わる情報を得ることを可能にし、並
列伝播処理のうちの伝播実行処理の部分をより高速に実
行できるように機能する。
【０００７】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係わる好適な実施例を詳細に説明する。
明に係わる好適な実施例を詳細に説明する。
【０００８】図１は、本発明の第１の実施例に係わる並
列画像処理装置の概略構成を示すブロック図である。符
号１は、並列画像処理装置の全体を制御するコントロー
ラ、符号２は、各演算要素（ＰＥ）のローカルメモリ、
３は、各ＰＥにおいて並列伝播処理における中心画素位
置情報を格納するためのバッファ手段、４は各ＰＥ、５
は、隣接ＰＥから直接リード可能なレジスタＰである。
なお、ＰはフィールドＤ１〜Ｄ８、Ｙ、そしてＶで構成
されている。
列画像処理装置の概略構成を示すブロック図である。符
号１は、並列画像処理装置の全体を制御するコントロー
ラ、符号２は、各演算要素（ＰＥ）のローカルメモリ、
３は、各ＰＥにおいて並列伝播処理における中心画素位
置情報を格納するためのバッファ手段、４は各ＰＥ、５
は、隣接ＰＥから直接リード可能なレジスタＰである。
なお、ＰはフィールドＤ１〜Ｄ８、Ｙ、そしてＶで構成
されている。
【０００９】次に、図２に示すフローチャートを参照し
て、本実施例に係わる並列画像処理装置における並列伝
播処理の手順を説明する。なおここでは、処理に先立っ
て処理対象の画像は、既に列毎にＰＥのローカルメモリ
２に蓄えられており、また、各ＰＥは既に何らかの方法
で自分のローカルメモリに格納された１列の画像より、
伝播の開始点となる画素位置（ＰＥのローカルメモリに
おける当該画素のアドレス情報）を求め、それをバッフ
ァ手段３に格納してあるとする。
て、本実施例に係わる並列画像処理装置における並列伝
播処理の手順を説明する。なおここでは、処理に先立っ
て処理対象の画像は、既に列毎にＰＥのローカルメモリ
２に蓄えられており、また、各ＰＥは既に何らかの方法
で自分のローカルメモリに格納された１列の画像より、
伝播の開始点となる画素位置（ＰＥのローカルメモリに
おける当該画素のアドレス情報）を求め、それをバッフ
ァ手段３に格納してあるとする。
【００１０】図２のステップＳ１では、全ＰＥ４がレジ
スタＰをクリアする。次に、ステックＳ２ではコントロ
ーラ１は全ＰＥのバッファ手段３が空であるかどうかを
調べ、処理終了か否かの判断をする。そして空でないバ
ッファ手段３を持つＰＥが存在すれば、ステップＳ３で
は各ＰＥ４は自分のバッファ手段３が空であるかどうか
を調べ、以降の処理に当該ＰＥが参加するかどうかを判
断する。ステップＳ３において、自分のバッファ手段３
が空でないことがわかったＰＥ４は、ステップＳ４にお
いてそのバッファ手段３から、自ＰＥの中心画素位置情
報を一つ取り出し、ＰのフィールドＹに書き込む。ステ
ップＳ５では、（ＰのフィールドＹに値が設定されてい
るＰＥ４のみが）Ｙの値が表す中心画素位置での画素
値、およびその各周辺画素の値の情報に基づき、ＰのＤ
１〜Ｄ８の各フィールドにＯＮまたはＯＦＦを書き込
む。そしてステップ６では、（ＰのフィールドＹに値が
設定されているＰＥ４のみが）伝播したい値をＰのフィ
ールドＶに書き込む。
スタＰをクリアする。次に、ステックＳ２ではコントロ
ーラ１は全ＰＥのバッファ手段３が空であるかどうかを
調べ、処理終了か否かの判断をする。そして空でないバ
ッファ手段３を持つＰＥが存在すれば、ステップＳ３で
は各ＰＥ４は自分のバッファ手段３が空であるかどうか
を調べ、以降の処理に当該ＰＥが参加するかどうかを判
断する。ステップＳ３において、自分のバッファ手段３
が空でないことがわかったＰＥ４は、ステップＳ４にお
いてそのバッファ手段３から、自ＰＥの中心画素位置情
報を一つ取り出し、ＰのフィールドＹに書き込む。ステ
ップＳ５では、（ＰのフィールドＹに値が設定されてい
るＰＥ４のみが）Ｙの値が表す中心画素位置での画素
値、およびその各周辺画素の値の情報に基づき、ＰのＤ
１〜Ｄ８の各フィールドにＯＮまたはＯＦＦを書き込
む。そしてステップ６では、（ＰのフィールドＹに値が
設定されているＰＥ４のみが）伝播したい値をＰのフィ
ールドＶに書き込む。
【００１１】続くステップＳ７〜ステップＳ９におい
て、以下で述べるように全ＰＥが一斉にデータ伝播を実
行する。
て、以下で述べるように全ＰＥが一斉にデータ伝播を実
行する。
【００１２】ステップＳ７では全ＰＥが一斉にそれぞれ
の左隣ＰＥのレジスタＰを読み、以下で述べる処理を並
列に行う。すなわち左隣ＰＥのＰのフィールドＹの値を
ＬＹ、フィールドＶの値をＬＶ、Ｄ１の値をＬ１、Ｄ４
の値をＬ４、Ｄ６の値をＬ６とすると、図５（ａ）に示
すように、Ｌ１がＯＮであれば図３左に示す隣接画素位
置１から、値の伝播が発生していると判断し、ＬＹ−１
を自分のバッファ手段に格納した上、ＬＶを自分のロー
カルメモリの位置ＬＹ−１にライトする。同時にＬ４が
ＯＮであれば図３に示す隣接画素位置４から、値の伝播
が発生していると判断し、ＬＹを自分のバッファ手段に
格納した上、ＬＶを自分のローカルメモリの位置ＬＹに
ライトする。同時にＬ６がＯＮであれば図３に示す隣接
画素位置６から、値の伝播が発生していると判断し、Ｌ
Ｙ＋１を自分のバッファ手段に格納した上、ＬＶを自分
のローカルメモリの位置ＬＹ＋１にライトする。
の左隣ＰＥのレジスタＰを読み、以下で述べる処理を並
列に行う。すなわち左隣ＰＥのＰのフィールドＹの値を
ＬＹ、フィールドＶの値をＬＶ、Ｄ１の値をＬ１、Ｄ４
の値をＬ４、Ｄ６の値をＬ６とすると、図５（ａ）に示
すように、Ｌ１がＯＮであれば図３左に示す隣接画素位
置１から、値の伝播が発生していると判断し、ＬＹ−１
を自分のバッファ手段に格納した上、ＬＶを自分のロー
カルメモリの位置ＬＹ−１にライトする。同時にＬ４が
ＯＮであれば図３に示す隣接画素位置４から、値の伝播
が発生していると判断し、ＬＹを自分のバッファ手段に
格納した上、ＬＶを自分のローカルメモリの位置ＬＹに
ライトする。同時にＬ６がＯＮであれば図３に示す隣接
画素位置６から、値の伝播が発生していると判断し、Ｌ
Ｙ＋１を自分のバッファ手段に格納した上、ＬＶを自分
のローカルメモリの位置ＬＹ＋１にライトする。
【００１３】ステップＳ８では全ＰＥが一斉に自ＰＥの
レジスタＰを読み、以下で述べる処理を並列に行う。す
なわち自ＰＥのＰのフィールドＹの値をＣＹ、フィール
ドＶの値をＣＶ、Ｄ２の値をＣ２、Ｄ７の値をＣ７とす
ると、図５（ｂ）に示すように、Ｃ２がＯＮであれば図
３に示す隣接画素位置２から、値の伝播が発生している
と判断し、ＣＹ−１を自分のバッファ手段に格納した
上、ＲＶを自分のローカルメモリの位置ＣＹ−１にライ
トする。同時ににＣ７がＯＮであれば図３に示す隣接画
素位置７から、値の伝播が発生していると判断し、値Ｃ
Ｙ＋１を自分のバッファ手段に格納した上、ＣＶを自分
のローカルメモリの位置ＣＹ＋１にライトする。
レジスタＰを読み、以下で述べる処理を並列に行う。す
なわち自ＰＥのＰのフィールドＹの値をＣＹ、フィール
ドＶの値をＣＶ、Ｄ２の値をＣ２、Ｄ７の値をＣ７とす
ると、図５（ｂ）に示すように、Ｃ２がＯＮであれば図
３に示す隣接画素位置２から、値の伝播が発生している
と判断し、ＣＹ−１を自分のバッファ手段に格納した
上、ＲＶを自分のローカルメモリの位置ＣＹ−１にライ
トする。同時ににＣ７がＯＮであれば図３に示す隣接画
素位置７から、値の伝播が発生していると判断し、値Ｃ
Ｙ＋１を自分のバッファ手段に格納した上、ＣＶを自分
のローカルメモリの位置ＣＹ＋１にライトする。
【００１４】ステップＳ９は全ＰＥが一斉にそれぞれの
右隣ＰＥのレジスタＰを読み、以下で述べる処理を並列
に行う。すなわち右隣ＰＥのＰのフィールドＹの値をＲ
Ｙ、フィールドＶの値をＲＶ、Ｄ３の値をＲ３、Ｄ５の
値をＲ５、Ｄ８の値をＲ８とすると、図５（ｃ）に示す
ように、Ｒ３がＯＮであれば図３に示す隣接画素位置３
から、値の伝播が発生していると判断し、ＲＹ−１を自
分のバッファ手段に格納した上、ＲＶを自分のローカル
メモリの位置ＲＹ−１にライトする。同時にＲ５がＯＮ
であれば図３に示す隣接画素位置５から、値の伝播が発
生していると判断し、ＲＹを自分のバッファ手段に格納
した上、ＲＶを自分のローカルメモリの位置ＲＹにライ
トする。同時にＲ８がＯＮであれば図３に示す隣接画素
位置８から、値の伝播が発生していると判断し、ＲＹ＋
１を自分のバッファ手段に格納した上、ＲＶを自分のロ
ーカルメモリの位置ＲＹ＋１にライトする。なお、上記
の説明ではステップＳ７〜Ｓ９をこの順で実行したが、
このステップＳ７〜Ｓ９の３つのステップのどれを先に
実行しても、あるいは同時に実行することもよい。
右隣ＰＥのレジスタＰを読み、以下で述べる処理を並列
に行う。すなわち右隣ＰＥのＰのフィールドＹの値をＲ
Ｙ、フィールドＶの値をＲＶ、Ｄ３の値をＲ３、Ｄ５の
値をＲ５、Ｄ８の値をＲ８とすると、図５（ｃ）に示す
ように、Ｒ３がＯＮであれば図３に示す隣接画素位置３
から、値の伝播が発生していると判断し、ＲＹ−１を自
分のバッファ手段に格納した上、ＲＶを自分のローカル
メモリの位置ＲＹ−１にライトする。同時にＲ５がＯＮ
であれば図３に示す隣接画素位置５から、値の伝播が発
生していると判断し、ＲＹを自分のバッファ手段に格納
した上、ＲＶを自分のローカルメモリの位置ＲＹにライ
トする。同時にＲ８がＯＮであれば図３に示す隣接画素
位置８から、値の伝播が発生していると判断し、ＲＹ＋
１を自分のバッファ手段に格納した上、ＲＶを自分のロ
ーカルメモリの位置ＲＹ＋１にライトする。なお、上記
の説明ではステップＳ７〜Ｓ９をこの順で実行したが、
このステップＳ７〜Ｓ９の３つのステップのどれを先に
実行しても、あるいは同時に実行することもよい。
【００１５】
【発明の効果】以上説明してきたように、本発明によれ
ば、隣接ＰＥから直接リード可能な伝播処理用のレジス
タを設け、それに並列伝播処理における隣接ＰＥからの
情報、すなわち伝播の有無、そして伝播有の場合はさら
に伝播値および伝播位置にかかわる情報を格納したこと
で、全ＰＥが直接かつ同時に自らの隣接ＰＥから伝播に
係わる情報を得ることが可能となり、伝播に係わる処理
の高速化を可能にしている。
ば、隣接ＰＥから直接リード可能な伝播処理用のレジス
タを設け、それに並列伝播処理における隣接ＰＥからの
情報、すなわち伝播の有無、そして伝播有の場合はさら
に伝播値および伝播位置にかかわる情報を格納したこと
で、全ＰＥが直接かつ同時に自らの隣接ＰＥから伝播に
係わる情報を得ることが可能となり、伝播に係わる処理
の高速化を可能にしている。
【図１】発明の画像処理装置の構成を示す図面(発明の
画像処理装置の構成要素図)
画像処理装置の構成要素図)
【図２】発明の画像処理装置の構成を示す図面(第１の
実施の形態のブロック図)
実施の形態のブロック図)
【図３】並列伝播処理における中心画素従来技術の構成
を示す図面
を示す図面
【図４】従来技術の構成を示す図面
【図５】発明の第１の実施例のステップS７〜S９での処
理を摸式的に表現した図面
理を摸式的に表現した図面
なし
Claims (3)
- 【請求項１】１次元結合の分散メモリ型プロセッサアレ
イの構成をとり、隣合う演算要素のローカルメモリには
それぞれ画像上で隣合う１列の画像データを、列内の隣
接関係を保ったまま格納する並列画像処理装置の各演算
要素において、自演算要素のローカルメモリ上での位置
を格納するフィールドY、その位置からみた隣接８個の
位置、すなわち左隣の演算要素のローカルメモリ上の３
つの位置、自演算要素のローカルメモリ上の２つの位
置、および右隣の演算要素のローカルメモリ上の３つの
位置の合計８つの位置の内の、どの位置へ値を伝播した
いかの情報を格納するフィールドＤ１〜Ｄ８、そして実
際に伝播する値を格納するフィールドＶから構成され
る、隣接演算要素から直接読むことが可能なレジスタＰ
と、中心画素位置を記憶するためのバッファ手段と、バ
ッファ手段が空でない場合だけバッファ手段から中心画
素位置情報を一つ取り出し、フィールドＹに書き込むポ
ップ手段と、両隣の演算要素と自演算要素のレジスタＰ
を次々と直接に読んでは、そのフィールドＤ１〜Ｄ８の
値に応じ、そのフィールドＹの値またはそれから１を減
じあるいは１を加算した値が表す自分のローカルメモリ
上の位置に、そのフィールドＶの値を書き込むという、
一連の動作を行う並列伝播手段とを備えることを特徴と
する画像処理装置。 - 【請求項２】前記バッファ手段を、各演算要素のローカ
ルメモリ内に設けることを特徴とする請求項１に記載の
画像処理装置。 - 【請求項３】前記レジスタＰの各フィールドを、別々の
レジスタで構成することを特徴とする請求項１に記載の
画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9168588A JP2839026B1 (ja) | 1997-06-25 | 1997-06-25 | 並列画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9168588A JP2839026B1 (ja) | 1997-06-25 | 1997-06-25 | 並列画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2839026B1 true JP2839026B1 (ja) | 1998-12-16 |
| JPH1115961A JPH1115961A (ja) | 1999-01-22 |
Family
ID=15870847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9168588A Expired - Fee Related JP2839026B1 (ja) | 1997-06-25 | 1997-06-25 | 並列画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839026B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116560A1 (ja) | 2006-03-30 | 2007-10-18 | Nec Corporation | 並列画像処理システムの制御方法および装置 |
-
1997
- 1997-06-25 JP JP9168588A patent/JP2839026B1/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116560A1 (ja) | 2006-03-30 | 2007-10-18 | Nec Corporation | 並列画像処理システムの制御方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1115961A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3312039B2 (ja) | データ駆動型情報処理装置 | |
| US7512290B2 (en) | Image processing apparatus with SIMD-type microprocessor to perform labeling | |
| JP2839026B1 (ja) | 並列画像処理装置 | |
| JPS6321694A (ja) | 画像処理装置 | |
| JP4482356B2 (ja) | Ｓｉｍｄプロセッサを用いた画像処理方法及び画像処理装置 | |
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| JP2812292B2 (ja) | 画像処理装置 | |
| JP4612352B2 (ja) | ラベリング処理装置及びラベリング処理方法 | |
| EP0549328A2 (en) | Labelling method and apparatus thereof | |
| JP2867482B2 (ja) | 画像処理装置 | |
| JPS6041790B2 (ja) | 図形の分割処理方式 | |
| JP2536183B2 (ja) | 画像処理方法および装置 | |
| JP2838556B2 (ja) | 画像処理装置 | |
| JPS61131084A (ja) | 画像処理装置 | |
| JPS6155694A (ja) | 色検出回路 | |
| JPH0344779A (ja) | パターン認識プロセッサ | |
| JPS6220077A (ja) | 距離変換方法及びその装置 | |
| JPH04276873A (ja) | 連結図形ラベリング装置 | |
| JPS61273686A (ja) | 連結成分抽出回路 | |
| JPS62133559A (ja) | メモリインタ−フエ−ス回路 | |
| JPH0547867B2 (ja) | ||
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPS6257079A (ja) | スム−ジング装置 | |
| JPS58140786A (ja) | 図形表示制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |