JPS6321694A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6321694A JPS6321694A JP61165393A JP16539386A JPS6321694A JP S6321694 A JPS6321694 A JP S6321694A JP 61165393 A JP61165393 A JP 61165393A JP 16539386 A JP16539386 A JP 16539386A JP S6321694 A JPS6321694 A JP S6321694A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- image memory
- color
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は図形処理装置に係り、特に処理温度を向上させ
るには好適な図形処理装置に関する。
るには好適な図形処理装置に関する。
従来の装置は、特願昭５８−２４６９８６号に記載のよ
うに、画像メモリのアドレスを指定するアドレス情報と
そのアドレスで指定された１語内の画素位置を指定する
画素位置指定情報とからなる画素アドレスを順次算出し
、この算出された画素アドレスのアドレス情報により指
定された１語の画像データを画像メモリから読み出し、
次に画素アドレスの画素位置指定情報を基にデコードし
て形成した指定画素位置に相当する複数ビット位置を指
定する情報をもって、読み出された画像データの１画素
を表わす所定のビットにのみ描画論理演算を行ない、こ
の論理演算の結果を再び画像メモリに書き込み、表示す
るように構成されていた。
うに、画像メモリのアドレスを指定するアドレス情報と
そのアドレスで指定された１語内の画素位置を指定する
画素位置指定情報とからなる画素アドレスを順次算出し
、この算出された画素アドレスのアドレス情報により指
定された１語の画像データを画像メモリから読み出し、
次に画素アドレスの画素位置指定情報を基にデコードし
て形成した指定画素位置に相当する複数ビット位置を指
定する情報をもって、読み出された画像データの１画素
を表わす所定のビットにのみ描画論理演算を行ない、こ
の論理演算の結果を再び画像メモリに書き込み、表示す
るように構成されていた。
上記従来技術は、画素メモリ内の１語の画像データにお
いて、１画素を構成するビット数にかかわらず処理性能
は２値画像と同等な性能がでるように考慮されているが
、画像メモリ内の１語の画像データが複数画素の情報を
有している場合、これらの複数画素と同時並列的に処理
する点について配慮がされておらず、１語中の複数画素
を連続して処理する際、画像メモリの同一アドレスの画
像データを複数回アクセスして処理しなければならず、
処理速度が遅くなるという問題があった。
いて、１画素を構成するビット数にかかわらず処理性能
は２値画像と同等な性能がでるように考慮されているが
、画像メモリ内の１語の画像データが複数画素の情報を
有している場合、これらの複数画素と同時並列的に処理
する点について配慮がされておらず、１語中の複数画素
を連続して処理する際、画像メモリの同一アドレスの画
像データを複数回アクセスして処理しなければならず、
処理速度が遅くなるという問題があった。
本発明の目的は、画像メモリの１語中に複数画素を有す
る場合においても、単一画素を有する場合とほぼ同一の
速い処理速度で描画することができる図形処理装置を提
供することにある。
る場合においても、単一画素を有する場合とほぼ同一の
速い処理速度で描画することができる図形処理装置を提
供することにある。
上記目的は、文字パターンを２値情報からなるフォント
データとして記憶すると共に、文字パターンの画像デー
タを表示する画像メモリと、この画像メモリに記憶され
たフォントデータの“０“および１”信号にそれぞれ対
応したカラー情報を保持する第１および第２のカラーレ
ジスタと、１画素を構成するビット数ｎに基づき、画像
メモリに記憶されたフォントデータの１ビットをｎピッ
８１語分同時に拡張するデータ拡張手段と、このデータ
拡張手段により拡張されたデータに基づき、第１および
第２のカラーレジスタに保持されたカラー情報をそれぞ
れ対応するビット単位に独立してマルチプレクスするマ
ルチプレクサと、このマルチプレクサによりマルチプレ
クスされた１語のデータと画像データとしてビット単位
にマスクして書き込む手段を備えることにより、達成さ
れる。
データとして記憶すると共に、文字パターンの画像デー
タを表示する画像メモリと、この画像メモリに記憶され
たフォントデータの“０“および１”信号にそれぞれ対
応したカラー情報を保持する第１および第２のカラーレ
ジスタと、１画素を構成するビット数ｎに基づき、画像
メモリに記憶されたフォントデータの１ビットをｎピッ
８１語分同時に拡張するデータ拡張手段と、このデータ
拡張手段により拡張されたデータに基づき、第１および
第２のカラーレジスタに保持されたカラー情報をそれぞ
れ対応するビット単位に独立してマルチプレクスするマ
ルチプレクサと、このマルチプレクサによりマルチプレ
クスされた１語のデータと画像データとしてビット単位
にマスクして書き込む手段を備えることにより、達成さ
れる。
データ拡張手段は画素メモリ内のデータを１語分同時に
拡張し、この拡張されたデータに基づき、マルチプレク
サはビット毎に独立してカラー情報をマルチプレクスす
る。それによって、本発明による図形処理装置は１語中
の複数画素を同時並列的に処理する。
拡張し、この拡張されたデータに基づき、マルチプレク
サはビット毎に独立してカラー情報をマルチプレクスす
る。それによって、本発明による図形処理装置は１語中
の複数画素を同時並列的に処理する。
以下図面を参照して本発明の一実施例について説明する
。
。
第２図は、本発明の一実施例による図形処理装置を示す
ブロック図である。処理装置１０は、−方で中央制御装
置（ＣＰＵ）１１に接続されると共に、他方でフォント
データ領域および表示領域からなる画像メモリ１２に接
続されている。この画像メモリ１２は、表示変換装置１
３を介して表示装置１４に接続されている。
ブロック図である。処理装置１０は、−方で中央制御装
置（ＣＰＵ）１１に接続されると共に、他方でフォント
データ領域および表示領域からなる画像メモリ１２に接
続されている。この画像メモリ１２は、表示変換装置１
３を介して表示装置１４に接続されている。
また処理装置１０は、画像メモリ１２のデータの読み出
し、書き換えおよび書き込みを行なう演算装置１００と
、この演算部！１ｇ１ｏｏを一定の順序で制御する制御
装置１１０とから構成されている。さらに演算装置１０
０は、論理アドレス演算部１２０と、物理アドレス演算
部１３０と、カラーデータ演算部１４０とに分割されて
いる。
し、書き換えおよび書き込みを行なう演算装置１００と
、この演算部！１ｇ１ｏｏを一定の順序で制御する制御
装置１１０とから構成されている。さらに演算装置１０
０は、論理アドレス演算部１２０と、物理アドレス演算
部１３０と、カラーデータ演算部１４０とに分割されて
いる。
そして画像メモリ１２のフォントデータ領域に記憶され
たデータは、処理装置１ｏの演算装置１００によって演
算処理される。すなわち論理アドレス演算部１２０にお
いては主として描画アルゴリズムに従って描画点が画面
のどこにあるかが演算算出され、物理アドレス演算部１
３０においてはアドレスが演算され、カラーデータ演算
部１４０においては画像メモリ１２に書き込むカラーデ
ータが算出される。演算装置１００による演算結果は、
中央制御装置（ＣＰＵ）１１の指示により再び画像メモ
リ１２の表示部に送られる。また画像メモリ１２のデー
タは、表示変換装置１３により表示データに変換され、
表示装置１４に送られる。
たデータは、処理装置１ｏの演算装置１００によって演
算処理される。すなわち論理アドレス演算部１２０にお
いては主として描画アルゴリズムに従って描画点が画面
のどこにあるかが演算算出され、物理アドレス演算部１
３０においてはアドレスが演算され、カラーデータ演算
部１４０においては画像メモリ１２に書き込むカラーデ
ータが算出される。演算装置１００による演算結果は、
中央制御装置（ＣＰＵ）１１の指示により再び画像メモ
リ１２の表示部に送られる。また画像メモリ１２のデー
タは、表示変換装置１３により表示データに変換され、
表示装置１４に送られる。
次に１本実施例による図形処理装置に関する基礎的な事
項を第３図ないし第５図を用いて説明する。第３図は画
像メモリ１２の各画素モードにおける１語のビット構成
を示す図、第４図は各画素モードに対応する画素アドレ
スを示す図、第５図は画像メモリ１２の空間的な配置を
示す図である。
項を第３図ないし第５図を用いて説明する。第３図は画
像メモリ１２の各画素モードにおける１語のビット構成
を示す図、第４図は各画素モードに対応する画素アドレ
スを示す図、第５図は画像メモリ１２の空間的な配置を
示す図である。
まず第１に、画素モードとして５通りの選択ができるよ
うになっている。すなわち第３図（ａ）ないしくｂ）に
示される各画素モードである。
うになっている。すなわち第３図（ａ）ないしくｂ）に
示される各画素モードである。
（ａ）１ビット／画素モード
これは、白黒画像のように１画素を１ビットで表現する
場合に用いられるモードであり、画像メモリ１２の１語
には連続する１６６画素データが格納されている。また
１画素を構成するビット数を示すＧＢＭ信号” ｏ ｏ
ｏ ”に対応している。
場合に用いられるモードであり、画像メモリ１２の１語
には連続する１６６画素データが格納されている。また
１画素を構成するビット数を示すＧＢＭ信号” ｏ ｏ
ｏ ”に対応している。
（ｂ）２ビット／画素モード
これは、１画素を２ビットで表現するものであり、４色
または４階調までの表示に用いられる。
または４階調までの表示に用いられる。
従って、画像メモリ１２の１語には連続する８画素のデ
ータが格納されている。またＧＢＭ信号は“ｏ ｏ ｏ
”である。
ータが格納されている。またＧＢＭ信号は“ｏ ｏ ｏ
”である。
（ｃ）４ビット／画素モード
これは、１画素を４ビットで表現するものであり、画像
メモリ１２の１語には連続する画素のデータが格納され
ている。またＧＢＭ信号は“０１０ ”である。
メモリ１２の１語には連続する画素のデータが格納され
ている。またＧＢＭ信号は“０１０ ”である。
（ｄ）８ビット／画素モード
これは、１画素を８ビットで表現するものであり、画像
メモリ１２の１語には２画素分のデータが格納されてい
る。またＧＢＭ信号は“０１１”である。
メモリ１２の１語には２画素分のデータが格納されてい
る。またＧＢＭ信号は“０１１”である。
（ｓ）１６ビット／画素モード
これは、１画素を１６ビットで表現するものであり、画
像メモリ１２の１ｍが１画素データに対応している。ま
たＧＢＭ信号は１′１００ ”である。
像メモリ１２の１ｍが１画素データに対応している。ま
たＧＢＭ信号は１′１００ ”である。
第２に１画素アドレスが採用されている。この画素アド
レスは、第４図に示されるように、画像メモリ１２のア
ドレスを指定するアドレス情報ＭＡＤと、そのアドレス
で指定された１語内のどの位置かを指定する画素位置指
定情報ＷＡＤとから構成されている。この画素位置指定
情報ＷＡＤは、画素アドレスの下位４ビットにビットア
ドレスすなわち物理アドレスとして設けられ、物理アド
レス演算部１３０により演算される。そして下位４ビッ
トの画素位置指定情報ＷＡＤは、ＩＴＦ４内の画素位置
を指定するために用いられ、各ビット／画素モードに応
じて動作する。また第５図における“米”印は、演算に
無関係なビットであることを示している。
レスは、第４図に示されるように、画像メモリ１２のア
ドレスを指定するアドレス情報ＭＡＤと、そのアドレス
で指定された１語内のどの位置かを指定する画素位置指
定情報ＷＡＤとから構成されている。この画素位置指定
情報ＷＡＤは、画素アドレスの下位４ビットにビットア
ドレスすなわち物理アドレスとして設けられ、物理アド
レス演算部１３０により演算される。そして下位４ビッ
トの画素位置指定情報ＷＡＤは、ＩＴＦ４内の画素位置
を指定するために用いられ、各ビット／画素モードに応
じて動作する。また第５図における“米”印は、演算に
無関係なビットであることを示している。
第３に、画素アドレスのアドレス情報ＭＡＤによって指
定された画像メモリ１２のアドレスにおける１語の画像
データが画像メモリ１２から読み出され、次に画素アド
レスの画素位置指定情報ＷＡＤと、１画素を構成するビ
ット数を示すＧＢＭ信号と、更新すべき画素数を示す情
報とに基づいて１画像データの所定のビット部分のみが
書き換えられ、さらにその書き換えた画像データが画像
メモリ１２の当該アドレスに書き込まれるようになって
おり、１画素あるいは複数画素分の複数ビットが同時並
列的に処理されるようになっている。
定された画像メモリ１２のアドレスにおける１語の画像
データが画像メモリ１２から読み出され、次に画素アド
レスの画素位置指定情報ＷＡＤと、１画素を構成するビ
ット数を示すＧＢＭ信号と、更新すべき画素数を示す情
報とに基づいて１画像データの所定のビット部分のみが
書き換えられ、さらにその書き換えた画像データが画像
メモリ１２の当該アドレスに書き込まれるようになって
おり、１画素あるいは複数画素分の複数ビットが同時並
列的に処理されるようになっている。
画素モードが４ビット／画素モードの場合の画像メモリ
１２の空間的な配置を、第５図に示す。
１２の空間的な配置を、第５図に示す。
画像メモリ１２のアドレスは、第５図（Ａ）のメモリマ
ツプに示されるように、リニアアドレスとして付けられ
ており、これが第５図ＣＢ）に示されるような２次元画
像として表示される１画面の横軸ＭＷは、画面の横幅が
何ビットで構成されているかを示している。従って、４
ビット／画素モードの場合、水平方向にＭＷ／４画素が
表示されることになる。また４ビットで１画素を表示し
ているので、１語のデータの場合は、第５図（ｃ）に示
されるように水平方向に連続する４画素分のデータとし
て表示される。
ツプに示されるように、リニアアドレスとして付けられ
ており、これが第５図ＣＢ）に示されるような２次元画
像として表示される１画面の横軸ＭＷは、画面の横幅が
何ビットで構成されているかを示している。従って、４
ビット／画素モードの場合、水平方向にＭＷ／４画素が
表示されることになる。また４ビットで１画素を表示し
ているので、１語のデータの場合は、第５図（ｃ）に示
されるように水平方向に連続する４画素分のデータとし
て表示される。
物理アドレスを水平方向に１画素分移動するには、１画
素を構成するビット数を加減算すればよく、垂直方向に
１画素分移動するには、ＭＷの値を加減算すればよい６
また、１語分の複数画素を処理するときは、１語のビッ
ト数を加減算すればよい。
素を構成するビット数を加減算すればよく、垂直方向に
１画素分移動するには、ＭＷの値を加減算すればよい６
また、１語分の複数画素を処理するときは、１語のビッ
ト数を加減算すればよい。
以上の基礎的な事項を踏まえて、本実施例による図形処
理装置の主要部について説明する。
理装置の主要部について説明する。
第１図および第６図は、それぞれ本実施例による図形処
理装置の主要部を示すブロック図である６第１図におい
て、画像メモリ１２のフォントデータ領域は、処理装５
１１０のカラーデータ演算部１４０の入力に接続され、
カラーデータ演算部１４０の出力は、画像メモリ１２の
表示部に接続されている。
理装置の主要部を示すブロック図である６第１図におい
て、画像メモリ１２のフォントデータ領域は、処理装５
１１０のカラーデータ演算部１４０の入力に接続され、
カラーデータ演算部１４０の出力は、画像メモリ１２の
表示部に接続されている。
また第６図において、カラーデータ演算部１４０は、フ
ォントデータレジスタ（ＦＤＲ）１４０１゜データ波数
回路１４０２．ソースラッチ（ＳＬＳＦＴ）１４０３．
バレルシフタ （ＢＡＲＲＥＬ ５ＦＴ）１４０４、デ
スティネーションラッチ１ （ＤＬＣＩ）１４０５、デ
スティネーションラッチ２ （ＤＬＣ２）１４０６、カ
ラーレジスタ０（ＣＬＯ）１４０７゜カラーレジスタ１
（ＣＬＩ）１４０８．マルチプレクサ（ＭＰＸ）１４
０９．グラフィックマスクレジ、ｌ （Ｇ ＭＡＳＫ
）１４１０． ドローイングモードレジスタ（ＤＭ）
１４１１．色データ比較器（ＣＬＣＭＰ ） １４１２
．一致検出回路１４１３゜条件判定回路１４１４．信号
拡張回路１４１５゜論理演算器（ＬＬ）１４１６．書き
込みデータバッファ（ＷＤＢＲ）１４１７．読み出しデ
ータバッファ（ＲＤＢＲ）１４１８、およびメモリアド
レスレジスタ（ＭＡＲ）１４１９から構成されている。
ォントデータレジスタ（ＦＤＲ）１４０１゜データ波数
回路１４０２．ソースラッチ（ＳＬＳＦＴ）１４０３．
バレルシフタ （ＢＡＲＲＥＬ ５ＦＴ）１４０４、デ
スティネーションラッチ１ （ＤＬＣＩ）１４０５、デ
スティネーションラッチ２ （ＤＬＣ２）１４０６、カ
ラーレジスタ０（ＣＬＯ）１４０７゜カラーレジスタ１
（ＣＬＩ）１４０８．マルチプレクサ（ＭＰＸ）１４
０９．グラフィックマスクレジ、ｌ （Ｇ ＭＡＳＫ
）１４１０． ドローイングモードレジスタ（ＤＭ）
１４１１．色データ比較器（ＣＬＣＭＰ ） １４１２
．一致検出回路１４１３゜条件判定回路１４１４．信号
拡張回路１４１５゜論理演算器（ＬＬ）１４１６．書き
込みデータバッファ（ＷＤＢＲ）１４１７．読み出しデ
ータバッファ（ＲＤＢＲ）１４１８、およびメモリアド
レスレジスタ（ＭＡＲ）１４１９から構成されている。
次に第７図ないし第９図を用いて動作を説明する。まず
、文字パターンが“０”および“１″信号からなる２値
のビットパターンすなわちフォントデータとして画像メ
モリ１２のフォントデータ領域に記憶されている。そし
てこのフォントデータが、フォントデータ領域からカラ
ーデータ演算部１４０に入力される。
、文字パターンが“０”および“１″信号からなる２値
のビットパターンすなわちフォントデータとして画像メ
モリ１２のフォントデータ領域に記憶されている。そし
てこのフォントデータが、フォントデータ領域からカラ
ーデータ演算部１４０に入力される。
入力されたフォントデータは、まずカラーデータ演算部
１４０の読み出しデータバッファ（ＲＤＢＲ）１４１８
に読み込まれ、さらにフォントデータレジスタ（ＦＤＲ
）１４０１に格納される。次に。
１４０の読み出しデータバッファ（ＲＤＢＲ）１４１８
に読み込まれ、さらにフォントデータレジスタ（ＦＤＲ
）１４０１に格納される。次に。
この格納されたフォントデータは、１画素を構成するビ
ット数を示すＧＢＭ信号に応じて、データ拡張回路１４
０２により（１語分同時に）拡張される６例えば第７図
に示されるように、フォントデータの各１ビットが４ピ
ツトに拡張され、そしてソースラッチ（ＳＬ ５ＦＴ
）１４０３に格納される。この拡張されたデータは、書
き込み先データとのビット揃えを行なうために、バレル
シフタ（ＢＡＲＲＥＬ ５ＦＴ） １４０４を用いて書
き込み先の画素アドレスが示すビット位置にシフトされ
る。
ット数を示すＧＢＭ信号に応じて、データ拡張回路１４
０２により（１語分同時に）拡張される６例えば第７図
に示されるように、フォントデータの各１ビットが４ピ
ツトに拡張され、そしてソースラッチ（ＳＬ ５ＦＴ
）１４０３に格納される。この拡張されたデータは、書
き込み先データとのビット揃えを行なうために、バレル
シフタ（ＢＡＲＲＥＬ ５ＦＴ） １４０４を用いて書
き込み先の画素アドレスが示すビット位置にシフトされ
る。
このシフトされた結果は、デスティネーションラッチ１
（ＤＬＣＩ）１４０５に一時記憶され、（Ｍ）と（Ｓ
）とのデータが合成されて書き込みデータに対応した情
報が生成される。
（ＤＬＣＩ）１４０５に一時記憶され、（Ｍ）と（Ｓ
）とのデータが合成されて書き込みデータに対応した情
報が生成される。
また、フォントデータは各１ビット毎に“０”信号か″
１′″信号かが判定され、′０”信号ならばカラーデー
タ０の値が ｕ １ ｎ信号ならばカラーデータ１の値
が選択され、それぞれカラーレジスタＯ（ＣＬＯ）１４
０７およびカラーレジスタ１ （ＣＬＩ）１４０８に格
納されている。そしてデスティネーションラッチ１ （
ＤＬＣＩ）１４０５において合成されたデータは、これ
らカラーレジスタＯ（ＣＬＯ）１４０７およびカラーレ
ジスタ１（ＣＬＩ）１４０８にそれぞれ格納されたカラ
ーデータ０およびカラーデータ１を選択するマルチプレ
クス信号として用いられる。第８図に示されるように、
１ビットを選択するマルチプレクサ１４ｏ９を１語分用
い、カラーレジスタＯ（ＣＬＯ）１４ｏ７およびカラー
レジスタ１ （ＣＬ １） １４０ｇにそれぞれ格納さ
れたカラーデータ０およびカラーデータ１と、デスティ
ネーションラッチ（ＤＬＣＩ）１４０５のデータとが対
応する各ビット毎に独立にマルチプレクサされ、これに
よって書き込みデータが得られる。
１′″信号かが判定され、′０”信号ならばカラーデー
タ０の値が ｕ １ ｎ信号ならばカラーデータ１の値
が選択され、それぞれカラーレジスタＯ（ＣＬＯ）１４
０７およびカラーレジスタ１ （ＣＬＩ）１４０８に格
納されている。そしてデスティネーションラッチ１ （
ＤＬＣＩ）１４０５において合成されたデータは、これ
らカラーレジスタＯ（ＣＬＯ）１４０７およびカラーレ
ジスタ１（ＣＬＩ）１４０８にそれぞれ格納されたカラ
ーデータ０およびカラーデータ１を選択するマルチプレ
クス信号として用いられる。第８図に示されるように、
１ビットを選択するマルチプレクサ１４ｏ９を１語分用
い、カラーレジスタＯ（ＣＬＯ）１４ｏ７およびカラー
レジスタ１ （ＣＬ １） １４０ｇにそれぞれ格納さ
れたカラーデータ０およびカラーデータ１と、デスティ
ネーションラッチ（ＤＬＣＩ）１４０５のデータとが対
応する各ビット毎に独立にマルチプレクサされ、これに
よって書き込みデータが得られる。
この書き込みデータは、書き込み先データと論理演算を
行なうために論理演算器（ＬＬ） Ｌ４１６に送られる
。この論理演算器（ＬＬ）１４１６は、ドローイングモ
ードレジスタ（ＤＭ）１４１１が指定するモードによっ
て論理演算の種類を選択することができると共に、ビッ
ト単位で無演算の指定が行なえるようになっている。こ
の無演算の場合、書き込み先データがそのまま出力され
る。従って無演算信号でもって書き換えを行なわないビ
ットを指定することにより、１語中に書き換えを行なわ
ないビットがある場合にも対応することができる。この
無演算信号は−ＧＢＭ信号および処理する画素数情報に
基づいて、制御袋＠１１０がグラフィックマスクレジス
タ（Ｇ ＭＡＳＫ）１４１０に設定している。論理演
算器（Ｌ Ｌ）１４１６の出力データは、書き込みデー
タバッファ（ＷＤＢＲ）１４１７にセットされ、画像メ
モリ１２の表示部に書き込まれる。
行なうために論理演算器（ＬＬ） Ｌ４１６に送られる
。この論理演算器（ＬＬ）１４１６は、ドローイングモ
ードレジスタ（ＤＭ）１４１１が指定するモードによっ
て論理演算の種類を選択することができると共に、ビッ
ト単位で無演算の指定が行なえるようになっている。こ
の無演算の場合、書き込み先データがそのまま出力され
る。従って無演算信号でもって書き換えを行なわないビ
ットを指定することにより、１語中に書き換えを行なわ
ないビットがある場合にも対応することができる。この
無演算信号は−ＧＢＭ信号および処理する画素数情報に
基づいて、制御袋＠１１０がグラフィックマスクレジス
タ（Ｇ ＭＡＳＫ）１４１０に設定している。論理演
算器（Ｌ Ｌ）１４１６の出力データは、書き込みデー
タバッファ（ＷＤＢＲ）１４１７にセットされ、画像メ
モリ１２の表示部に書き込まれる。
また無演算信号に対して、色データ比較器（ＣＬＣＭＰ
） １４１２、−数構出回路１４１．３．条件判定回路
１４１４および信号拡張回路１４１５から構成される色
条性比較器からの出力信号が接続され、書き込みデータ
と書き込み先データとが画素単位に１語分まとめて大小
判定をされ、ドローイングモードレジスタ（ＤＭ）１４
１１が指定する条件に一致しない画素の各ビットを無演
算信号とすることで１文字の背景色を損うことなく描画
することができる。
） １４１２、−数構出回路１４１．３．条件判定回路
１４１４および信号拡張回路１４１５から構成される色
条性比較器からの出力信号が接続され、書き込みデータ
と書き込み先データとが画素単位に１語分まとめて大小
判定をされ、ドローイングモードレジスタ（ＤＭ）１４
１１が指定する条件に一致しない画素の各ビットを無演
算信号とすることで１文字の背景色を損うことなく描画
することができる。
色条性比較器と論理演算器（ＬＬ）１４１６の関係は、
第９図に示されるように１色条件比較器の色データ比較
器（ＣＬＣＭＰ） １４１２が１画素中のビットをバイ
ナリ−コードと見なし、各画素単位に大小の判定を行な
い１条件が成立すれば“１”信号を、不成立ならば“０
”信号のビットを出力し、論理演算器（ＬＬ）１４１６
がこの判定出力ビットの“１”信号の部分のみ論理演算
を行ない、その結果を書き込み先に転送するようになっ
ている。
第９図に示されるように１色条件比較器の色データ比較
器（ＣＬＣＭＰ） １４１２が１画素中のビットをバイ
ナリ−コードと見なし、各画素単位に大小の判定を行な
い１条件が成立すれば“１”信号を、不成立ならば“０
”信号のビットを出力し、論理演算器（ＬＬ）１４１６
がこの判定出力ビットの“１”信号の部分のみ論理演算
を行ない、その結果を書き込み先に転送するようになっ
ている。
こうして画像メモリ１２の表示領域に転送されたデータ
は、画像メモリ１２のフォントデータ領域に記憶された
フオンテデータが２値であるのに対して、多値、例えば
第１図に示されるように４ビット／画素に変換されてい
る。
は、画像メモリ１２のフォントデータ領域に記憶された
フオンテデータが２値であるのに対して、多値、例えば
第１図に示されるように４ビット／画素に変換されてい
る。
このように本実施例によれば、１同の読み出し。
更新・書き込み処理によって１度に複数画素のデータを
処理することができるため、メモリアクセス効率のよい
描画が可能となる。また、１画素のビット長に応じてフ
ォントの拡張を制御できるため、汎用性の高い構成とな
っている。
処理することができるため、メモリアクセス効率のよい
描画が可能となる。また、１画素のビット長に応じてフ
ォントの拡張を制御できるため、汎用性の高い構成とな
っている。
本発明によれば、１回の読み出し、更新・書き込み処理
によって１語中の複数画素のデータを変更することがで
きるので、描画処理を高速化することができるという効
果がある。
によって１語中の複数画素のデータを変更することがで
きるので、描画処理を高速化することができるという効
果がある。
第１図は本発明の一実施例による図形処理装置の主要部
を示すブロック図、第２図は同実施例による図形処理装
置の全体構成を示すブロック図。 第３図は同実施例による図形処理装置に用いられる画像
データのビットレイアウトを示す図、第４図は同実施例
による図形処理装置に用いられる画素アドレスのビット
レイアウトを示す図、第５図は同実施例による図形処理
装置の動作を説明するための図、第６図は同実施例によ
る図形処理装置のカラーデータ演算部を示すブロック図
、第７図ないし第９図はそれぞれ同実施例による図形処
理装置の動作を説明するための図である。 １０・・・処理装置、１１・・・中央制御装置、１２・
・・画像メモリ、１３・・・表示変換装置、１４・・・
表示装置。 １００・・・演算装置、１１０・・・制御装置、１２０
・・・論理アドレス演算部、１３０・・・物理アドレス
演算部、１４０・・・カラーデータ演算部、１４０１・
・・フォントデータレジスタ、１４０２・・・データ拡
散回路、１４０３・・・ソースラッチ、１４０４・・・
バレルシフタ、１４０５・・・デスティネーションラッ
チ１．１４ｏ６・・・デスティネーションラッチ２．１
４０７・・・カラーレジスタ０．１４０８・・・カラー
レジスタ１．１４０９・・・マルチプレクサ、１４１０
・・・グラフィックマスクレジスタ、１４１１・・・ド
ローイングモードレジスタ、１４１２・・・色データ比
較器、１４１３・・・−数構出回路、１４１４・・・条
件判定回路、１４１５・・・信号拡張回路、１４１６・
・・論理演算器、１４１７・・・書き込みデータバッフ
ァ、１４１８・・・読み出しデータバッファ、１４１９
・・・メモリアドレスレジスタ。
を示すブロック図、第２図は同実施例による図形処理装
置の全体構成を示すブロック図。 第３図は同実施例による図形処理装置に用いられる画像
データのビットレイアウトを示す図、第４図は同実施例
による図形処理装置に用いられる画素アドレスのビット
レイアウトを示す図、第５図は同実施例による図形処理
装置の動作を説明するための図、第６図は同実施例によ
る図形処理装置のカラーデータ演算部を示すブロック図
、第７図ないし第９図はそれぞれ同実施例による図形処
理装置の動作を説明するための図である。 １０・・・処理装置、１１・・・中央制御装置、１２・
・・画像メモリ、１３・・・表示変換装置、１４・・・
表示装置。 １００・・・演算装置、１１０・・・制御装置、１２０
・・・論理アドレス演算部、１３０・・・物理アドレス
演算部、１４０・・・カラーデータ演算部、１４０１・
・・フォントデータレジスタ、１４０２・・・データ拡
散回路、１４０３・・・ソースラッチ、１４０４・・・
バレルシフタ、１４０５・・・デスティネーションラッ
チ１．１４ｏ６・・・デスティネーションラッチ２．１
４０７・・・カラーレジスタ０．１４０８・・・カラー
レジスタ１．１４０９・・・マルチプレクサ、１４１０
・・・グラフィックマスクレジスタ、１４１１・・・ド
ローイングモードレジスタ、１４１２・・・色データ比
較器、１４１３・・・−数構出回路、１４１４・・・条
件判定回路、１４１５・・・信号拡張回路、１４１６・
・・論理演算器、１４１７・・・書き込みデータバッフ
ァ、１４１８・・・読み出しデータバッファ、１４１９
・・・メモリアドレスレジスタ。
Claims (1)
- １、文字パターンを２値情報からなるフォントデータと
して記憶すると共に、前記文字パターンの画像データを
表示する画像メモリと、この画像メモリに記憶されたフ
ォントデータの２値情報にそれぞれ対応したカラー情報
を保持する第１および第２のカラーレジスタと、１画素
を構成するビット数ｎに基づき、前記画像メモリに記憶
されたフォントデータの１ビットをｎビットに１語分同
時に拡張するデータ拡張手段と、このデータ拡張手段に
より拡張されたデータに基づき、前記第１および第２の
カラーレジスタに保持されたカラー情報をそれぞれ対応
するビット単位にマルチプレクスするマルチプレクサと
、このマルチプレクサによりマルチプレクスされた１語
のデータを前記画像メモリに画像データとして書き込む
手段とを備えたことを特徴とする図形処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165393A JP2835719B2 (ja) | 1986-07-14 | 1986-07-14 | 画像処理装置 |
| EP87110099A EP0253352B1 (en) | 1986-07-14 | 1987-07-13 | Graphic data processing system |
| DE3750622T DE3750622T2 (de) | 1986-07-14 | 1987-07-13 | System zur Verarbeitung von graphischen Daten. |
| KR1019870007583A KR970004538B1 (ko) | 1986-07-14 | 1987-07-14 | 도형처리장치 |
| US07/565,910 US5159320A (en) | 1986-07-14 | 1990-08-10 | Graphic data processing system for extending font data into color data which is input into an image memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165393A JP2835719B2 (ja) | 1986-07-14 | 1986-07-14 | 画像処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013030A Division JP2824744B2 (ja) | 1995-01-30 | 1995-01-30 | 画像処理装置、データ処理装置およびデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6321694A true JPS6321694A (ja) | 1988-01-29 |
| JP2835719B2 JP2835719B2 (ja) | 1998-12-14 |
Family
ID=15811546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165393A Expired - Lifetime JP2835719B2 (ja) | 1986-07-14 | 1986-07-14 | 画像処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5159320A (ja) |
| EP (1) | EP0253352B1 (ja) |
| JP (1) | JP2835719B2 (ja) |
| KR (1) | KR970004538B1 (ja) |
| DE (1) | DE3750622T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540830A (ja) * | 1991-06-21 | 1993-02-19 | Fujitsu Ltd | ビツト拡張方法および装置 |
| JPH0926770A (ja) * | 1995-07-03 | 1997-01-28 | Sgs Thomson Microelectron Ltd | データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0422294A1 (en) * | 1989-10-12 | 1991-04-17 | International Business Machines Corporation | Display system |
| US6351263B1 (en) * | 1992-07-28 | 2002-02-26 | Canon Kabushiki Kaisha | Image processor which manually and independently designates processing parameters for character data and image data |
| CA2131414A1 (en) * | 1993-09-22 | 1995-03-23 | Michael Abrash | Fast drawing of 256-color character output with a vga-type adapter |
| US5764963A (en) * | 1995-07-07 | 1998-06-09 | Rambus, Inc. | Method and apparatus for performing maskable multiple color block writes |
| US6762770B1 (en) * | 1999-10-29 | 2004-07-13 | Apple Computer, Inc. | Method and system for the representation of color and other attributes in bitmap fonts |
| JP3816882B2 (ja) * | 2003-03-05 | 2006-08-30 | 株式会社東芝 | 表示用フォントメモリ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136793A (ja) * | 1983-12-26 | 1985-07-20 | 株式会社日立製作所 | 画像データ処理装置及び方法 |
| JPS6117189A (ja) * | 1985-04-19 | 1986-01-25 | 株式会社日立製作所 | 図形処理装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3573789A (en) * | 1968-12-13 | 1971-04-06 | Ibm | Method and apparatus for increasing image resolution |
| US3911418A (en) * | 1969-10-08 | 1975-10-07 | Matsushita Electric Ind Co Ltd | Method and apparatus for independent color control of alphanumeric display and background therefor |
| US3893100A (en) * | 1973-12-20 | 1975-07-01 | Data Royal Inc | Variable size character generator with constant display density method |
| JPS5810260A (ja) * | 1981-07-11 | 1983-01-20 | Takamasa Maeda | 電子絵画装置 |
| US4408200A (en) * | 1981-08-12 | 1983-10-04 | International Business Machines Corporation | Apparatus and method for reading and writing text characters in a graphics display |
| US4467322A (en) * | 1982-08-30 | 1984-08-21 | Sperry Corporation | Digital shade control for color CRT background and cursors |
| US4639721A (en) * | 1982-10-09 | 1987-01-27 | Sharp Kabushiki Kaisha | Data selection circuit for the screen display of data from a personal computer |
| US4555802A (en) * | 1983-01-10 | 1985-11-26 | International Business Machines Corporation | Compaction and decompaction of non-coded information bearing signals |
| US4591842A (en) * | 1983-05-26 | 1986-05-27 | Honeywell Inc. | Apparatus for controlling the background and foreground colors displayed by raster graphic system |
| EP0132415B1 (en) * | 1983-07-26 | 1988-11-02 | Oki Electric Industry Company, Limited | Printing system for a dot printer |
| US4862150A (en) * | 1983-12-26 | 1989-08-29 | Hitachi, Ltd. | Graphic pattern processing apparatus |
| JPS60165696A (ja) * | 1984-02-08 | 1985-08-28 | 株式会社アスキ− | デイスプレイコントロ−ラ |
-
1986
- 1986-07-14 JP JP61165393A patent/JP2835719B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-13 EP EP87110099A patent/EP0253352B1/en not_active Expired - Lifetime
- 1987-07-13 DE DE3750622T patent/DE3750622T2/de not_active Expired - Fee Related
- 1987-07-14 KR KR1019870007583A patent/KR970004538B1/ko not_active IP Right Cessation
-
1990
- 1990-08-10 US US07/565,910 patent/US5159320A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136793A (ja) * | 1983-12-26 | 1985-07-20 | 株式会社日立製作所 | 画像データ処理装置及び方法 |
| JPS6117189A (ja) * | 1985-04-19 | 1986-01-25 | 株式会社日立製作所 | 図形処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540830A (ja) * | 1991-06-21 | 1993-02-19 | Fujitsu Ltd | ビツト拡張方法および装置 |
| JPH0926770A (ja) * | 1995-07-03 | 1997-01-28 | Sgs Thomson Microelectron Ltd | データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ |
| US6100905A (en) * | 1995-07-03 | 2000-08-08 | Sgs-Thomson Microelectronics Limited | Expansion of data |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0253352A3 (en) | 1990-09-12 |
| DE3750622D1 (de) | 1994-11-10 |
| DE3750622T2 (de) | 1995-02-16 |
| KR880002094A (ko) | 1988-04-29 |
| EP0253352B1 (en) | 1994-10-05 |
| KR970004538B1 (ko) | 1997-03-28 |
| JP2835719B2 (ja) | 1998-12-14 |
| US5159320A (en) | 1992-10-27 |
| EP0253352A2 (en) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492992B2 (en) | Graphic pattern processing apparatus | |
| US6100905A (en) | Expansion of data | |
| US5854620A (en) | Method and apparatus for converting monochrome pixel data to color pixel data | |
| JPS6321694A (ja) | 画像処理装置 | |
| US5375198A (en) | Process for performing a windowing operation in an array move, a graphics computer system, a display system, a graphic processor and a graphics display system | |
| US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| JPH06100911B2 (ja) | 画像データ処理装置及び方法 | |
| JP2656754B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP2824744B2 (ja) | 画像処理装置、データ処理装置およびデータ処理システム | |
| JPH06187405A (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP3090644B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JPS648335B2 (ja) | ||
| JP2656753B2 (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JP2610858B2 (ja) | カラー画素情報処理装置 | |
| JP2767815B2 (ja) | 画像データ変換回路 | |
| JPH07325927A (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JPH06187406A (ja) | 画像データ処理システム | |
| JPH09230850A (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JPH02114295A (ja) | グラフィックディスプレイ装置 | |
| JP2575695B2 (ja) | 図形処理装置 | |
| JPH1091144A (ja) | カラービットマップメモリ装置 | |
| JP2675282C (ja) | ||
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH0869278A (ja) | 描画制御装置 | |
| JPH0497390A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |