JPH06187406A - 画像データ処理システム - Google Patents

Abstract

(57)【要約】 【目的】画像データの高速な処理システムを提供する。 【構成】システムメモリとデータプロセッサと１ワード
に複数画素データを有し、１画素データは複数ビットか
らなり、１ワード単位でアクセスされる画像データを保
持する画像メモリと、データプロセッサの処理を受け
て、上記画像メモリの画像データをアクセスし、描画処
理する画像プロセッサと、処理された画像データを上記
画像メモリから出力する出力装置とからなる画像データ
処理システム。 【効果】カラーデータ，階調データの高速な処理を可能
にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は図形処理装置に係り、特
に１画素分のデータの更新処理について、メモリから読
み出し、これを更新し、かつメモリに再書き込みをする
一連の処理をほぼ同時に行えるようにして処理速度を向
上させるに好適な画像処理装置に関する。

【０００２】

【発明の背景】従来よりグラフィック処理機能を集積回
路をもって実現した図形処理装置としては、１画素を１
ビットで表現する単一色の図形表示データを処理するも
のが知られていた。

【０００３】図１は、かかる従来の図形処理装置を多色
又は多階調の図形処理に応用した場合の例を示すブロッ
ク図である。

【０００４】図１において、１１は処理装置、１２はア
ドレスデコーダ、１３は複数のメモリである。

【０００５】ここで、１つの処理装置１１が出力するア
ドレス信号ＡＤをアドレスデコーダ１２でデコードし、
複数ある表示用メモリ１３の所定のものを選択し、処理
装置１１からのデータ信号ＤＴを、アドレス信号ＡＤで
指定されたメモリ１３の番地に書き込むことになる。

【０００６】また、所定のメモリ１３の所定の番地の記
憶内容を書き替えたい場合は、１つの処理装置１１が出
力するアドレス信号ＡＤをアドレスデコーダ１２でデコ
ードし、複数ある表示用メモリ１３の所定のものを選択
し、かつ処理装置１１で指定した番地内のデータＤＴを
処理装置１１内に読み込み、これを更新して、再び同一
メモリ１３の同一番地に書き込むようにしている。

【０００７】さらに、１つの処理装置１１が出力するア
ドレス信号ＡＤをアドレスデコーダ１２でデコードし、
複数ある表示用メモリ１３の所定のものを選択し、処理
装置１１からのアドレス信号ＡＤに基づいて映像信号Ｖ
Ｄ₁，ＶＤ₂，……，ＶＤ_n を得て、これらを合成し図示
しないディスプレイ装置で表示するものである。

【０００８】しかしながら、このような装置によると、
多色（ｎ色）又は多階調（ｎ階調）の処理に際して同一
の画像処理をｎ回繰り返したり、あるいは１ビットの１
画素を表示するためにもｎ回繰り返して画像処理をする
必要があった。

【０００９】このため、２値画像処理に比較してｎ倍の
処理時間が必要となるという不都合があった。

【００１０】また、図２に示すように、ｎ台の表示用メ
モリ１３に対して、それぞれ１台ずつの処理装置１１を
もって処理するような方式も提案された。

【００１１】このような方式によれば、処理時間は２値
画像の場合とほぼ同程度となるものの、装置が大型化複
雑化し、加えて中央処理装置の負担が増大してしまうと
いう不都合があった。

【００１２】さらに、このような処理を集積回路によっ
て行おうとする場合には、端子数が過大となり実現が困
難であるという不都合もあった。

【００１３】

【発明の目的】本発明は上記不都合な問題点に鑑みてな
されたものであり、その目的は、１画素が複数ビットで
表現される多色あるいは多階調の場合にも２値画像の場
合とほぼ同一の処理速度で描画し得る図形処理装置を提
供することにある。

【００１４】

【発明の概要】上記目的を達成するために、本発明は、
表示用メモリのアドレスと表示用メモリ中の１語の表示
用データ内の画素位置とを指定する情報からなる画素ア
ドレスを順次算出し、前記算出された画素アドレスにお
ける表示用メモリのアドレス情報から表示用メモリ中の
１語の表示データを読み出し、このように読み出された
表示データに対して、前記画素アドレスにおける画素位
置指定情報を基にデコードして形成した指定画素位置に
相当する複数ビット位置を指定する情報をもって、その
表示用データの所定の画素のビットにのみ描画論理演算
し、かかる論理演算した結果を再び前記表示用メモリに
書き込むようにしたことを特徴とするものである。

【００１５】本発明は、上述のようにしてなるので、２
値画像の場合と同一の処理速度をもって描画し得るもの
である。

【００１６】

【発明の実施例】以下、本発明の好適な実施例を図面に
基づいて説明するが、その前に本発明の基礎となった事
項について説明する。

【００１７】本発明の基礎となった事項を以下に説明す
る。

【００１８】本発明は次のようにしたものである。

【００１９】まず、第一に、１画素を、（ａ）１ビット
で表現するもの、（ｂ）２ビットで表現するもの、
（ｃ）４ビットで表現するもの、（ｄ）８ビットで表現
するもの、（ｅ）１６ビットで表現するもの、というよ
うに５通りの画素モードを選択できるようにしたこと
（図９参照）。

【００２０】第二に、画素アドレスを採用したこと。し
かして、この画素アドレスは、表示用メモリのアドレス
を指定するアドレス情報ＭＡＤと、そのアドレスで指定
された１語内のどの位置かを指定する１語内アドレス情
報ＷＡＤとから構成されていること（図１０参照）。

【００２１】第三に、画素アドレス中のアドレス情報で
指定された表示用メモリアドレスにおける１語の表示用
データを表示用メモリから読み出し、つぎに画素アドレ
ス中の１語内アドレス情報で指定された表示用データ中
の所定のビット部分のみを書き替えし、それを再び表示
用メモリの当該アドレス部に書き込むようにしたもので
あり、１画素分の複数ビットデータを同時処理し得るよ
うにしたことにある。次に本発明の実施例について説明
する。

【００２２】また、以下では同一の符号は同一の対象を
示すものとする。

【００２３】図３は本発明に係る図形処理装置が適用さ
れる装置の例を示すブロック図である。

【００２４】図３において、図形処理装置は、表示用メ
モリ１３内の表示データを書き込み，書き替え及び読み
出し制御する演算装置３０と、該演算装置３０を一定の
順序で制御する制御装置２０とから構成されている。ま
た、図形処理装置により表示用メモリ１３から読み出さ
れた表示用データが表示変換装置４０によって映像信号
にされて表示装置５０に表示される。

【００２５】上記演算装置３０は、表示用メモリ１３の
アドレスと表示用メモリ１３中の１語の表示データ内の
画素位置とを指定する情報からなる画素アドレスを順次
算出し、前記算出された画素アドレスにおける表示用メ
モリ１３のアドレス情報から表示用メモリ１３中の１語
の表示データを読み出し、このように読み出された表示
データに対して、前記画素アドレスにおける画素位置指
定情報を基にデコードして形成した指定画素位置に相当
する複数ビット位置を指定する情報をもって、その表示
データの所定の画素のビットにのみ描画論理算出し、か
かる論理演算した結果を再び前記表示用メモリ１３に書
き込むようにしたものである。

【００２６】尚、６０は外部計算機であり、この外部計
算機６０からの制御データに従って図形処理装置が動作
するものである。

【００２７】図４はこの発明に係る図形処理装置の実施
例を示すブロック図である。

【００２８】同図において、制御装置２０は、マイクロ
プログラムメモリ１００と、マイクロプログラムアドレ
スレジスタ１１０と、リターンアドレスレジスタ１２０
と、マイクロ命令レジスタ１３０と、マイクロ命令デコ
ーダ２００と、フラグレジスタ２１０と、パターンメモ
リ２２０と、命令制御レジスタ２３０とを含んで構成さ
れている。

【００２９】また、演算装置３０は、演算制御装置３０
０と、先入先出（First−In，First−Out(ＦＩＦＯ））
メモリ４００とから構成されている。

【００３０】各構成要素は通常のディジタル制御で用い
られるものであり、特に説明を要しない。ただし、この
実施例によれば、演算制御装置３００は、論理アドレス
演算部（Ａユニット）３１０と、物理アドレス演算部
（Ｂユニット）３２０と、カラーデータ演算部（Ｃユニ
ット）３３０とに分割されている。

【００３１】上記Ａユニット３１０では主として描画ア
ルゴリズムに従って描画点が画面中のどこにあるかを演
算算出し、Ｂユニット３２０では表示用メモリの必要な
アドレスを演算し、Ｃユニット３３０は表示用メモリに
書き込むカラーデータを算出するものである。

【００３２】図５には、１画素を４ビットで表示する表
示装置の構成例が示されており、図４の図形処理装置で
指定された表示用データが表示装置５０で表示される構
成が示されている。

【００３３】図５において、図形処理装置（図４）から
のアドレスＡＤ指令に基づいて、表示用メモリ１３から
読み出された表示用データＤＴのＤ₀，Ｄ₄，Ｄ₈，Ｄ₁₂
が表示変換装置４０内の４ビットの並列−直列変換器４
１０に供給される。この変換器４１０から映像信号ＡＤ
０が得られる。同様にして、表示用データＤＴのうちの
Ｄ₁，Ｄ₅，Ｄ₉，Ｄ₁₃ を表示変換装置４０内の並列−直
列変換器４２０に供給し、この変換器４２０から映像信
号ＡＤ１が得られる。表示用データＤＴのうちのＤ₂，
Ｄ₆，Ｄ₁₀，Ｄ₁₄を表示変換装置４０内の並列−直列変
換器４３０に供給し、この変換器４３０から映像信号Ａ
Ｄ２が得られる。また、表示用データＤＴのうちの
Ｄ₃，Ｄ₇，Ｄ₁₁，Ｄ₁₅を表示変換装置４０内の並列−直
列変換器４４０に供給し、この変換器４４０から映像信
号ＡＤ３が得られる。映像信号ＡＤ０〜ＡＤ３は表示変
換装置４０を構成するビデオインタフェース回路４５０
に送られ、色変換やＤＡ変換等の処理を経て表示装置５
０にて表示される。

【００３４】次に、演算制御装置３００の各ユニットの
具体的構成を図６乃至図８を参照しながら説明する。

【００３５】図６においてＡユニットである論理アドレ
ス演算部３１０は、図４に示すようであり、ＦＩＦＯバ
ッファ（ＦＢＵＦ）３１０１と、汎用レジスタ３１０２
と、領域管理レジスタ３１０３及び３１０５と、領域判
定比較器３１０４と、終了点レジスタ３１０６と、終了
判定比較器３１０７と、ソースラッチ３１０８及び３１
０９と、算術論理演算器（ＡＬＵ）３１１０と、ディス
ティネーションラッチ（ＤＬＡ）３１１１と、バススイ
ッチ３１１２と、読み出しバス（ＵＢＡ，ＵＢＢ）３１
１３及び３１１４と、書き込みバス（ＷＢＡ）３１１５
とを備えている。

【００３６】図７において、Ｂユニットである物理アド
レス演算部３２０は、ディスティネーションラッチ（Ｄ
ＬＢ）３２０１と、算術演算器（Ａ）３２０２と、ソー
スラッチ３２０３及び３２０４と、オフセットレジスタ
３２０５と、画面幅レジスタ３２０６と、コマンドレジ
スタ３２０７と、汎用レジスタ３２０８と、読み出しバ
ス(ＵＢＢ）３２０９と、書き込みバス(ＷＢＢ）３２１
０とを備えている。尚、汎用レジスタ３２０８は、画素
単位コマンドの現在アドレスレジスタ(ＤＰＨ,ＤＰＬ）
と、語単位コマンドのアドレスレジスタ（ＲＷＰＨ，Ｒ
ＷＰＬ）と、作業用レジスタ（Ｔ₂Ｈ，Ｔ₂Ｌ）とを備え
ている。

【００３７】さらに、図８において、Ｃユニットである
カラーデータ演算部３３０は、バレルシフタ３３０１
と、カラーレジスタ３３０２と、マスクレジスタ３３０
３と、カラー比較器３３０４と、論理演算器３３０５
と、書き込みデータバッファ3306と、パターンＲＡＭバ
ッファ３３０７と、パターンカウンタ３３０８と、パタ
ーン制御レジスタ３３０９と、読み出しデータバッファ
３３１０と、メモリアドレスレジスタ３３１１と、メモ
リ出力バス３３１２と、メモリ入力バス３３１３とを備
えている。尚マスクレジスタ３３０３は、レジスタ（Ｃ
ＭＳＫ）と、レジスタ（ＧＭＳＫ）とからなる。

【００３８】上述のように構成された実施例の作用を説
明する。

【００３９】まず、各要素の基本的動作を説明する。中
央処理装置など他の装置から送られてくる命令やパラメ
ータ等の制御データＣＤＴは、一方でメモリ４００に書
き込まれ、他方で命令制御レジスタ２３０に直接書き込
まれる。

【００４０】レジスタ２３０は、各種のグラフィックビ
ットモードを記憶させたものであり、後述するように、
この実施例によれば５つの画素モードのうちから１つを
選択できるようになっている。この選択は利用データＣ
ＤＴで行うことができる。

【００４１】メモリ４００は、いわゆる“First−In,Fi
rst−Out”(以下もＦＩＦＯとする)のメモリであり、該
メモリ４００に記憶された命令を演算制御部３００によ
り読み出し該演算制御装置３００内のレジスタに格納す
る。また、この命令情報の一部ＣＩＤはアドレスレジス
タ１１０に転送される。

【００４２】アドレスレジスタ１１０はマイクロプログ
ラムメモリ１００のアドレスを管理し、このアドレスは
クロックに同期して更新される。該アドレスレジスタ１
１０から出力されるアドレスに応じてマイクロプログラ
ムメモリ１００から図１３に示すようなマイクロ命令を
読み出す。メモリ１００から読み出された命令は、図１
３に示すように４８ビットからなり、＃０〜＃７通りの
制御モードが選択できるようになっている。しかして、
該命令はレジスタ１３０に一時記憶され、レジスタ２３
０の選択したモードに従って動作するデコーダ２００を
介して、所定の制御信号ＣＣＳを発生し演算制御装置３
００の各部を制御する。ここで、図１３のマイクロ命令
の各フィールドの機能を説明する。

【００４３】図１３において、「ＲＵ」はＵＢＡバス３
１１３に接続されるレジスタを指定する命令である。
「ＲＶ」はＶＢＡバス３１１４に接続されるレジスタを
指定する命令である。「ＲＷ」はＷＢＡバス３１１５上
のデータが書き込まれるレジスタを指定する命令であ
る。「ＦＵＮＣＡ」はＡユニットの算出論理演算器３１１
０の演算を指定する命令である。「ＳＦＴ」はリースラ
ッチ３１０８に付加されたシフタ（ＳＦＴＡ）のシフト
モードを指定する命令である。「ＡＤＦ−Ｌ」はマイク
ロプログラムアドレスレジスタ１１０に戻される次アド
レスの下位４ビットを指定する命命である。「ＡＣ」は
マイクロ命令の次アドレスを制御する命令である。「Ａ
ＤＦ−Ｈ」はマイクロプログラムアドレスレジスタ１１
０に戻される次アドレスの上位６ビットを指定する命令
である。また、＃４〜＃７の各マイクロ命令ではアドレ
スの上位６ビットは更新できない。「ＦＵＮＣＢ」はＢ
ユニットの算術演算器３２０２の演算モードを指定する
命令である。「ＥＣＤ」は演算の実行条件を指定する命
令である。「ＢＣＤ」は分岐の条件を指定する命令であ
る。「ＦＬＡＧ」はフラグレジスタ２１０へのフラグの
反映を指定する命令である。「Ｖ」は表示用メモリ１３
へのアクセス可否をテストするかどうかを指定する命令
である。「ＦＩＦＯ」はＦＩＦＯ４００への読み書きを
制御する命令である。「LITERAL」は８ビットのリテラル
データを指定する命令である。「ＬＣ」はリテラルデー
タの生成モードを指定する命令である。「ＦＦ」は各部
の特殊フリップフロップのセット，リセットを制御する
命令である。「Ｓ」は符号フラグの選択を指定する命令
である。「ＭＣ」は表示用メモリ１３のリード・ライト
を制御する命令である。「ＤＲ」はパターンＲＡＭの走
査を制御する命令である。

【００４４】「ＢＣ」はＢユニットの算術演算器３２０
２への入力経路を制御する命令である。「ＲＢ」はＢユ
ニットの読み出し，書き込みレジスタを選択する命令で
ある。マイクロ命令は上述の命令を有しており、これに
より制御装置２０が演算装置３０を制御する。

【００４５】尚、リターンアドレスレジスタ１２０はサ
ブルーチンの戻り番地を記憶する。フラグレジスタ２１
０は種々の条件フラグを記憶する。パターンメモリ２２
０は図形処理に用いる基本パターンを記憶する。

【００４６】それでは、画像データのメモリ格納する動
作について説明するが、その前に本実施例で用いる各デ
ータのビットレイアウトについて説明する。

【００４７】まず、グラフィックモードについて説明す
る。

【００４８】本実施例では、コマンド制御レジスタ２３
０に記憶されたグラフィックビットモード（ＧＢＭ）の
指定に従って５種類の異なる動作モードを選択できる。

【００４９】図９には各モードにおける表示用メモリの
１語のビット構成が示されている。 (ａ)．１ビット／画素モード（ＧＢＭ＝“０００”） これは、白黒画像のように１画素を１ビットで表現する
場合に用いるモードであり、表示用メモリの１語には連
続する１６画素のデータが格納されることになる。

【００５０】(ｂ)．２ビット／画素モード（ＧＢＭ＝０
０１） これは、１画素を２ビットで表現するものであり、４色
または４階調までの表示に用いることができる。したが
って、表示用メモリ１３の１語には連続する８画素のデ
ータが格納できることになる。

【００５１】(ｃ)．４ビット／画素モード（ＧＢＭ＝０
１０） これは、１画素を４ビットで表現するものであり、表示
用メモリの１語のデータには連続する４画素のデータが
格納できることになる。

【００５２】(ｄ)．８ビット／画素モード（ＧＢＭ＝０
１１） これは、１画素を８ビットで表現するものであり、表示
用メモリの１語には２画素分のデータが格納することが
できる。

【００５３】(ｅ)．１６ビット／画素モード（ＧＢＭ＝
１００） これは、１画素を１６ビットで表現するものであり、表
示用メモリの１語が１画素データに対応することにな
る。

【００５４】次に、画素アドレスについて説明する。

【００５５】図１０は、図９の各モードに対応する画素
アドレスを説明するものである。物理アドレス演算部の
レジスタ３２０８ではメモリアドレスの下位に４ビット
を付加したビットアドレス（物理アドレス）ＷＡＤを管
理している。下位４ビットの情報ＷＡＤは、１語内の画
素位置を指定するために用いられ、各ビット／画素モー
ドに応じて動作する。図において、“＊”印は演算に無
関係なビットを示している。

【００５６】図１１は、前記（ｃ）項の「４ビット／画
素モード」を例として表示用メモリの空間的な配置を示
したものである。メモリアドレスは図（Ａ）のメモリマ
ップに示すようにリニアアドレスとして付けられてお
り、これが図（Ｂ）に示すような２次元画像として表示
される。画面の横軸は図７の画面幅レジスタ（ＭＷ）３
２０６に記憶されており、このＭＷは、画面の横幅が何
ビットで構成されているかを示している。したがって、
４ビット／画素モードの場合では水平方向にＭＷ／４画
素が表示されることになる。また、４ビットで１画素を
表示しているので１語のデータの場合は、図１１（Ｃ）
で示すように水平方向に連続する４画素分のデータとし
て表示される。図７のオフセット発生回路２００１では
オフセット値として“４”を発生しオフセットレジスタ
に記憶されている。したがって、物理アドレスを水平方
向に１画素分移動するにはオフセット値を加減算すれば
よいことがわかる。また、垂直方向に１画素分移動する
にはレジスタ（ＭＷ）３２０６の値を加減算すればよ
い。

【００５７】以上のように本実施例で用いるデータのビ
ットレイアウトの例を説明した。

【００５８】次に、これらデータに用いて画像データを
表示用メモリ１３に格納する動作を説明する。

【００５９】外部の中央処理装置から送られてくる命令
やパラメータ等の制御データＣＤＴは、一方でメモリ４
００に書き込まれると共に、他方では命令制御レジスタ
230に書き込まれる。

【００６０】ここで、命令制御レジスタ２３０に記憶さ
れ指定されたグラフィックビットモード（ＧＢＭ）が、
例えば４ビット／１画素モード（ＧＢＭ＝０１０）の場
合について説明することにする。

【００６１】命令制御レジスタ２３０によってグラフィ
ックビットモード（ＧＢＭ）が４ビット／１画素に指定
されると、以後表示用メモリ１３内の１語のデータは図
９に示すように４ビット毎に分割されたものとして取り
扱われることになる。

【００６２】外部の中央処理装置からの命令やパラメー
タ等ＣＤＴは、メモリ４００に次々と格納される。該メ
モリ４００に記憶されたデータをＡユニット３１０のFI
FOバッファ３１０１に取り込まれる。以下にＡユニット
３１０の動作を説明する。このＦＩＦＯバッファ３１０
１に取り込まれたデータは内部バス３１１３との間でや
り取りをし、それぞれ必要なレジスタに記憶させる。こ
れはバスからリースラッチ３１０９を介して論理演算器
３１１０に入力され所定の演算をされてその結果が一時
ディスティネーションラッチ（ＤＬＡ）３１１１に格納
される。この結果は、汎用レジスタ３１０２に記憶され
る。この汎用レジスタ３１０２にはパラメータのメータ
座標空間での現在の座標点を記憶している。

【００６３】汎用レジスタ３１０２にある現在のＸ−Ｙ
座標が読み出しバス３１１３，3114のいずれかから読み
出されて、それが算出幅現演算器（ＡＬｕ）３１１０に
入力される。この演算器（ＡＬｕ）３１１０にて演算さ
れた結果は、ディスティネーションラッチ（ＤＬＡ）３
１１１，書き込みバス３１１５を介して汎用レジスタ３
１０２に再び記憶される。これら一連の動作は図１３に
示すマイクロプログラムの命令に従って実行されること
になる。

【００６４】また、書き込みバス３１１５上のデータは
領域管理レジスタ３１０３及び3105に入力される。かか
る領域管理レジスタ３１０３及び３１０５に入力された
データは領域判定比較器３１０４で比較される。これら
データから比較器３１０４では、Ｘ軸の最小値か又はＸ
軸最大値かが、Ｙ軸の最小値又はＹ軸の最大値かが判定
され、その判定結果はフラッグレジスタ２１０に送られ
る。

【００６５】さらに、書き込みバス３１１５のデータは
終了点レジスタ３１０６に記憶され、これを介して終了
判定比較器３１０７に入力される。終了判定比較器３１
０７では、あらかじめこの比較器３１０７に記憶された
Ｘ軸及びＹ軸の終了点と、上記データとを比較し、その
終了点と上記データとが一致しているか否かの検出を行
う。その比較検出結果はフラッグレジスタ２１０に反映
される。

【００６６】上述したように比較器３１０４及び３１０
７，演算器３１１０の結果はフラッグレジスタ２１０に
集められて、マイクロ命令デコーダ２００に入力され、
マイクロプログラムの流れを変えることに用いられるこ
とになる。

【００６７】以上のようにＡユニット３１０は動作し
て、パラメータで与えられたＸ−Ｙ座標値を解読して、
それぞれ例えば線を引くとか、円を書くとかの命令解釈
をするのである。

【００６８】次に、Ｂユニット３２０の動作について説
明する。

【００６９】Ａユニット３１０で解釈されたデータはレ
ジスタ３２０８に入力される。レジスタ３２０８のデー
タが読み出しバス３２０９及びリースラッチ３２０４を
介して演算器（ＡＬＬ）３２０２に入力される。この演
算器３２０２で演算された結果はディスティネーション
ラッチ３２０１で一時記憶されて、各バス３１１３，３
１１４，３２０９及び３２１０に出力できる。ここで
は、バス３２１０を経由て該レジスタ３２０８に書き込
まれる。該レジスタ３２０８は、１６ビット１ワードの
ものが２本で１語構成になっており、合計３２ビット１
語で物理アドレスを記憶する。該レジスタ３２０８は前
記３２ビットのレジスタが３種あり、３種のデータを記
憶することができる。すなわち、該レジスタ３２０８の
レジスタＤＰが現在の描画点Ｘ−Ｙに対応する実際の描
画点の物理アドレスを記憶する。しかして、Ａユニット
３１０のレジスタ３１０２のＸＹ座標が移動すると、こ
れに対応してレジスタＤＰの物理アドレスが移動する。

【００７０】物理アドレスを変更することは、Ｘ軸方向
については元の物理アドレスに可変設定可能な所定の値
(オフセット値×移動したい点までの値)を加減算すれば
よく、またＹ軸方向は所定の値を加減算すればよい。す
なわち、該レジスタ２００１によって指定された画像モ
ードに基づいてオフセットレジスタ３２０５には、画素
アドレスを水平方向に１画素分移動する際の定数が設定
される。この定数とデータとを演算器３２０２で演算す
ることにより水平方向の移動物理アドレスが算出され
る。例えば、画素モードが「１ビット／画素モード」の
ときは定数は１でよく、１画素移動させると１ビットず
れるだけである。これが「４ビット／画素モード」のと
きは定数は４となり、１画素移動させると４ビット分ず
れることになる。

【００７１】また、ここで垂直に１画素分移動させるた
めには、画面幅レジスタ３２０６に設定された定数を用
いて演算すれば、１画素分の移動可能となる。もちろん
例えば、４画素分移動させるには、４ビット分を加えれ
ばその分移動することになる。

【００７２】そして、以上のようにＢユニット３２０は
動作して上記Ａユニット３１０で決定されるＸ−Ｙ座標
に対応して実際の物理アドレスを得るのである。

【００７３】最後に、Ｃユニット３３０の動作について
説明する。

【００７４】Ｃユニット３３０は図１１に示す表示用メ
モリ１３に対して出力バス３３１２と入力バス３３１３
とで接続されている。出力バス３３１２にはＣユニット
330からまずアドレス情報ＡＤが出力され、次いでデー
タＤＴが出力される。

【００７５】まず、アドレス情報ＡＤはＢユニット３２
０を経由し、かつＵＢＢバス3209を介してメモリアドレ
スレジスタ３３１１に書き込まれ、メモリアドレスレジ
スタ３３１１の(ＭＡＲＬ）及び(ＭＡＲＨ）に記憶され
る。このレジスタ３３１１に記憶されたメモリアドレス
が出力バス３３１２を介して表示用メモリ１３に送られ
ると、表示用メモリ１３から入力バス３３１３を介して
該メモリ１３の指定された１語の表示用データＤＴが読
み出される。読み出された表示用データＤＴは読み出し
データバッファ３３１０に記憶される。ここで表示用デ
ータＤＴが図形を描く場合は演算器３３０５に入力され
る。

【００７６】次に、マスクレジスタ３３０３からのマス
ク情報（１語のうちのどのビットをマスクするかを指定
する情報）を演算器３３０５に入力する。尚、マスク情
報は、ＷＢＢバス３２０１から直接書き込まれるレジス
タ（ＣＭＳＫ）、または１語内のアドレスデコーダ２０
０２によって生成されるデータを記憶するレジスタ（Ｇ
ＭＳＫ）から送出される。

【００７７】加えて、色情報をカラーレジスタ３３０２
で選択して演算器３３０５に与える。そして、演算器３
３０５では、上記データＤＴ，マスク情報及び色情報に
基づいて論理演算して、その演算結果を書き込みレジス
タ３３０６に出力する。尚、色情報及びパターン情報
は、パターンカウンタ３３０８及び描画パターンレジス
タ３３０９で形成されたアドレス信号によって指定され
ることにより、パターンＲＡＭ２２０からパターンＲＡ
Ｍバッファ３３０７に記憶される。これをカラーレジス
タ３３００に取り込んだり、または直接演算器３３０５
に入力する。

【００７８】このようにＣユニット３３０は動作して色
情報に対して変換処理することになる。

【００７９】次に描画演算の手法を説明する。図１２は
４ビット／画素モードの場合の１画素の描画演算の流れ
を模式的に示したものである。

【００８０】描画パターンレジスタ３３０９及びパター
ンレジスタ３３０８で指定されたアドレスによりパター
ンＲＡＭ２２０から描画カラーデータ（Ｃ０，Ｃ１）が
読み出され、パターンＲＡＭバッファ３３０７を介して
カラーレジスタ３３０２に記憶させる。また、表示用メ
モリ１３から読み出したデータ(Ｃ_a，Ｃ_b，Ｃ_c，Ｃ_d)は
読み出しデータバッファ３３１０に記憶される。これに
カラーデータ及びデータなどは、それぞれ４ビットの色
情報あるいは階調情報である。パターンメモリ２２０か
らは１ビットのパターン情報が読み出されており、その
データの“０”，“１”に応じてカラーレジスタ０また
はカラーレジスタ１が選択され論理演算器３３０５に供
給される。メモリアドレスレジスタ３３１１に記憶され
た物理アドレス情報の下位４ビットは図では“１０＊
＊”となっており、この情報は１語内アドレスデコーダ
２００２を得てマスタレジスタ３３０３でマスク情報GM
SKを発生する。一方、メモリアドレスレジスタ３３１１
の下位４ビットを除く上位フィールドは表示用メモリア
ドレスとして出力され表示用メモリ１３の１語が読み出
される。論理演算器３３０５ではマスクレジスタ３３０
３のＧＭＳＫの“１”のビットで指定された部分にのみ
論理演算が施され書き込みデータＣｙを得て書き込みバ
ッファ３３０６に記憶させる。ここで、演算器３３０５
の論理演算の種類としては、カラーレジスタの値への書
き換え、論理演算(ＡＮＤ,ＯＲ,ＥＯＲ），条件付描画
（読み出しカラーが所定の条件を満足する場合のみ描
画）などがある。ビット／画素モードが他のモードの場
合には発生されるＧＭＳＫ情報が異なるのみで同様の演
算が施される。しかして、再びアドレス情報ＡＤ及びデ
ータＤＴの順にアドレスレジスタ３３１１及びレジスタ
３３０６から出力バス３３３１２に送出され表示用メモ
リ１３の所定のアドレスに書き込まれる。

【００８１】このように本実施例によれば、１回の読み
出し，更新・書き込み処理によって１度に１画素分のデ
ータを更新できるため、処理効率のよい描画が可能とな
る。また、１６ビット／画素モード以外の場合にも、複
数画素のデータを１６ビット長に詰め込んで処理するた
め、メモリの使用効率が良く、他の機器と表示用メモリ
間のデータ転送効率も良い。さらに、本実施例では画素
当りのビット長の異なる５種類に対する動作モードを設
けているため汎用性の高い構成となっている。

【００８２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、１回の読み出し，更新・書き込み処理によって１
画素分の全データを変更できるので、描画処理を高速化
できるという効果がある。

【図面の簡単な説明】

【図１】従来の図形処理装置を示すブロック図。

【図２】従来の図形処理装置を示すブロック図。

【図３】本発明に係る図形処理装置が適用される装置を
示すブロック図。

【図４】本発明に係る図形処理装置の実施例を示すブロ
ック図。

【図５】同実施例が適用される表示装置を示すブロック
図。

【図６】図４の図形処理装置の詳細を示すブロック図。

【図７】図４の図形処理装置の詳細を示すブロック図。

【図８】図４の図形処理装置の詳細を示すブロック図。

【図９】同実施例で用いる表示用データのビットレイア
ウトを示す説明図。

【図１０】同実施例で用いる画素アドレスのビットレイ
アウトを示す説明図。

【図１１】画像メモリと表示装置間の構成を示すブロッ
ク図。

【図１２】同実施例の描画演算動作を説明するために示
す説明図。

【図１３】同実施例で用いるマクロ命令の形式を示す説
明図。

【符号の説明】

２０…制御装置、３０…演算装置、３００…演算制御装
置、３１０…論理アドレス演算部、３２０…物理アドレ
ス演算部、３３０…カラーデータ演算部、2002…１語内
アドレスデコーダ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶原 久志 茨城県日立市幸町３丁目２番１号 日立エ ンジニアリング株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】命令，プログラム及びデータを保持するシ
   ステムメモリと、 外部からまたは上記システムメモリから与えられる命令
   またはプログラムに従って処理を行うデータ処理装置で
   あって、上記命令またはプログラムによって画像データ
   の処理に関する命令または情報を生成するデータ処理装
   置と、 １ワード内に複数の画素データを有し、１つの上記画素
   データは複数ビットから構成され、上記画素データは１
   ワード単位でアクセスされる画像データであって、上記
   画像データを保持する画像メモリと、 上記データ処理装置からの命令または情報に基づいて、
   上記画像メモリをアクセスする画像データ処理装置であ
   って、読みだした上記画像データを処理して、上記画像
   メモリに書き込む画像データ処理装置と、 上記画像データ処理装置で処理され、上記画像メモリに
   保持されている画像データを出力する出力装置とを有す
   ることを特徴とする画像データ処理システム。
2. 【請求項２】請求項１において、 １画素が少なくとも１ビットで構成されるパターンデー
   タであって、上記パターンデータを保持するパターンメ
   モリ手段と、 画素データを複数保持するレジスタ手段と、上記パター
   ンメモリ手段から与えられるパターンデータの内容に応
   じて、上記レジスタ手段に保持される画素データを選択
   する選択手段と、上記選択された画素データを上記メモ
   リ手段に書き込む書き込み手段とからなる画像データ処
   理装置とを有し、パターンデータを複数ビットから構成
   される画素データに拡張することを特徴とする画像デー
   タ処理システム。
3. 【請求項３】請求項１において、 １画素が少なくとも１ビットで構成されるパターンデー
   タであって、上記パターンデータを保持するパターンメ
   モリ手段と、 画素データを複数保持するレジスタ手段と、上記パター
   ンメモリ手段から与えられるパターンデータの内容に応
   じて、上記レジスタ手段に保持される画素データを選択
   する選択手段と、指定されたアドレスによって上記メモ
   リ手段に保持された画素データを読み出す読み出し手段
   と、上記選択された画素データと上記読み出された画素
   データとから論理演算を行う論理演算手段と、上記論理
   演算された画素データを上記メモリ手段の指定されたア
   ドレスに書き込む書き込み手段とからなる画像データ処
   理装置とを有し、上記パターンデータを複数ビットから
   構成される画素データに拡張し、描画のための演算処理
   をすることを特徴とする画像データ処理システム。
4. 【請求項４】請求項３において、 上記論理演算は、上記読み出された画素データを上記選
   択された画素データに置き換える置き換え演算，ＡＮＤ
   演算，ＯＲ演算，ＥＯＲ演算，読み出し画素データが所
   定の条件を満たすときに演算を行う条件つき演算のうち
   少なくとも１つの演算を実行することを特徴とする画像
   データ処理システム。
5. 【請求項５】請求項３において、 上記読み出し手段は、上記メモリ手段に格納されている
   上記画像データの１ワードを指定するメモリアドレス
   と、上記メモリアドレスによって指定された１ワード内
   の画素データ位置を指定する画素アドレスとから物理ア
   ドレスを生成する物理アドレス処理手段を有し、上記メ
   モリアドレスによって読み出すべき上記画素データを含
   む１ワードを上記メモリ手段から読み出し、上記画素ア
   ドレスによって上記読み出すべき画素データを特定する
   画像データ処理装置を有することを特徴とする画像デー
   タ処理システム。
6. 【請求項６】命令，プログラム及びデータを保持するシ
   ステムメモリと、 外部からまたは上記システムメモリから与えられる命令
   またはプログラムに従って処理を行うデータ処理装置で
   あって、上記命令またはプログラムによって画像データ
   の処理に関する命令または情報を生成するデータ処理装
   置と、 １ワード内に複数の画素データを有し、１つの上記画素
   データは複数ビットから構成され、上記画素データは１
   ワード単位でアクセスされる画像データであって、上記
   画像データを保持する画像メモリと、 上記データ処理装置からの命令または情報に基づいて、
   上記画像メモリをアクセスする画像データ処理装置であ
   って、表示画像の形状を表す少なくとも１ビットから構
   成されるパターンデータであって、上記パターンデータ
   に基づく第１の形状値と第２の形状値に対応する階調ま
   たは色を表す第１のデータ値と階調または色を表す上記
   第１のデータ値とは異なった第２のデータ値をそれぞれ
   保持する第１のレジスタと第２のレジスタと、上記パタ
   ーンデータに基づく形状値に応じて上記第１のレジスタ
   か第２のレジスタかを選択し、上記選択されたレジスタ
   に保持されたデータ値を上記パターンデータの拡張され
   た画素データとする拡張手段とからなる画像データ処理
   装置と、 上記画像データ処理装置で処理され、上記画像メモリに
   保持されている画像データを出力する出力装置とを有す
   ることを特徴とする画像データ処理システム。
7. 【請求項７】請求項６において、 上記レジスタのそれぞれは、複数の画素データを保持す
   ることを特徴とする画像データ処理システム。
8. 【請求項８】請求項６において、 上記拡張手段は、ビットマップ上の複数のビットを複数
   がその拡張された画像データに、１度に拡張することを
   特徴とする画像データ処理システム。